一种使片上系统进入测试模式的装置及方法

摘要

本发明适用于集成电路领域，提供了一种使片上系统进入测试模式的装置及方法，所述测试装置包括：接测试模式选择信号发生单元，用于产生一测试模式选择信号；以及测试模式信号解析单元，用于对所述测试模式选择信号发生单元产生的测试模式选择信号进行解析，并根据解析结果控制待测SoC进入相应的测试模式，其内置于待测SoC中。本发明中，在测试模式下可以通过一个复用的或独立的输入引脚接收测试模式选择信号，根据该测试模式选择信号的电平变化次数或占空比来达到设定测试模式的目的，从而实现了使用较少的pin来控制SoC的测试模式，大大减少了测试模式下的pin成本，通用性、可操作性强，简单易用，提高了测试效率。

权利要求

1.一种使片上系统进入测试模式的装置，其特征在于，所述装置包括：测试模式选择信号发生单元，用于产生一测试模式选择信号；以及测试模式信号解析单元，通过待测SoC的一复用的输入引脚接收所述测试模式选择信号发生单元产生的测试模式选择信号；用于获取所述测试模式选择信号的占空比信息，根据所述占空比信息控制待测SoC进入相应的测试模式；所述测试模式信号解析单元预先存储有不同的占空比与不同的测试模式之间的对应信息。

2.如权利要求1所述的装置，其特征在于，所述装置进一步包括：SoC工作模式切换单元，用于根据外部切换信号控制SoC在正常工作模式和测试模式之间切换。

3.一种使片上系统进入测试模式的方法，其特征在于，所述方法包括以下步骤：产生一测试模式选择信号；

待测SoC通过一复用的输入引脚接收所述测试模式选择信号，设置不同的占空比与不同的测试模式之间的对应信息，获取所述测试模式选择信号的占空比信息，根据所述占空比信息控制待测SoC进入相应的测试模式。

4.如权利要求3所述的方法，其特征在于，在所述产生一测试模式选择信号的步骤之前，所述方法进一步包括：根据外部切换信号控制SoC在正常工作模式和测试模式之间切换。

说明书

一种使片上系统进入测试模式的装置及方法

技术领域

[0001] 本发明属于集成电路领域，尤其涉及一种使片上系统进入测试模式的装置及方法。

背景技术

[0002] 近年来，片上系统(System on Chip，SoC)逐渐发展成为一种业界产品的设计趋势，特别是在消费类电子领域，SoC由于集成装置级产品的大部分或全部功能，使得装置级成品更适于便携，同时也大大降低了成本。如图1所示的SoC就集成了CPU、数字信号处理器(Digital Signal Processor，DSP)、直接内存访问(Direct Memory Access，DMA)、存储器(MEM)、音频编解码器(AUDIO CODEC)、视频加速器(Video Processing Accelerator，VPA)等等，然而复杂的装置使得测试/调试也更加复杂且耗时长久。

[0003] 为了测试方便，降低测试复杂度，往往需要把测试分为多种模式，每种模式用来测试特定的模块或者特定的测试项，如图2所示，可以在tmode1来专门测试CPU，在tmode2专门测试DSP，在tmode3专门测试memory，而在tmode4专门做scan链方面的测试等等，这样多测试模式越来越成为SoC测试装置中的必选，而且随着SoC集成功能的增多，测试模式的增多也是必然。

[0004] 随着测试模式的增多，我们往往需要装置提供更多的input pin(输入引脚)来支持进入各个独立的测试模式，图3示出了一种最直观的控制测试模式的方式，即通过对pin1/pin2/pin3/pin4做逻辑译码来控制进入TESTMODE(测试模式)tmode1/tmode2/tmode3/tmode4中的一种，其中最简单的一种实现如下：

[0005] wire tmode1＝pin1；

[0006] wire tmode2＝pin2；

[0007] wire tmode3＝pin3；

[0008] wire tmode4＝pin4；

[0009] 很明显该方式随测试模式的增多大量消耗本不富裕的pin资源，特别在小尺寸封装时这是一个非常严重的问题。

[0010] 业界现在常用的一种方法是通过增加一测试控制pin TEST来控制其他pin复用为TESTMODE选择信号，这样明显的好处是将pin的测试模式与正常工作模式独立开来。如图4所示，pin1/pin2/pin3/pin4在TEST＝1时用逻辑译码器decode控制tmode1/tmode2/tmode3/tmode4；而在TEST＝0时此4个pin对应其正常功能，即该SoC正常工作时各个pin的功能，实现如下。

[0011] wire tmode1＝test&pin1；

[0012] wire tmode2＝test&pin2；

[0013] wire tmode3＝test&pin3；

[0014] wire tmode4＝test&pin4；

[0015] 但是此方法虽然通过复用来实现了减少pin的数目，但同时其相应pin的控制也较复杂，对高速pin不利；而且随着TESTMODE的增多，仍然会需要越来越多的pin，此外我们需要找更多适于复用的pin也是一个难事。

发明内容

[0016] 本发明实施例的目的在于提供一种使片上系统进入测试模式的装置及方法，以实现使用较少的pin来控制SoC的测试模式。

[0017] 本发明实施例是这样实现的，一种使片上系统进入测试模式的装置，所述装置包括：

[0018] 测试模式选择信号发生单元，用于产生一测试模式选择信号；以及[0019] 测试模式信号解析单元，通过待测SoC的一复用的输入引脚接收所述测试模式选择信号发生单元产生的测试模式选择信号；用于获取所述测试模式选择信号的占空比信息，根据所述占空比信息控制待测SoC进入相应的测试模式；所述测试模式信号解析单元预先存储有不同的占空比与不同的测试模式之间的对应信息。

[0020] 进一步地，所述装置进一步包括：

[0021] SoC工作模式切换单元，用于根据外部切换信号控制SoC在正常工作模式和测试模式之间切换。

[0022] 本发明实施例的另一目的在于提供一种使片上系统进入测试模式的方法，所述方法包括以下步骤：

[0023] 接收外部输入的测试模式选择信号；

[0024] 待测SoC通过一复用的输入引脚接收所述测试模式选择信号，设置不同的占空比与不同的测试模式之间的对应信息，获取所述测试模式选择信号的占空比信息，根据所述占空比信息控制待测SoC进入相应的测试模式。

[0025] 进一步地，在所述产生一测试模式选择信号的步骤之前，所述方法进一步包括：

[0026] 根据外部切换信号控制SoC在正常工作模式和测试模式之间切换。

[0027] 本发明实施例中，在测试模式下可以通过一个复用或独立的输入引脚接收测试模式选择信号，根据该测试模式选择信号的电平变化次数或占空比来达到设定测试模式的目的，从而实现了使用较少的pin来控制SoC的测试模式，大大减少了测试模式下的pin成本，通用性、可操作性强，简单易用，提高了测试效率。

附图说明

[0028] 图1是现有技术提供的一款SoC的结构原理图；

[0029] 图2是现有技术提供的SoC的测试模式划分示意图；

[0030] 图3是现有技术提供的第一种SoC的测试原理示意图；

[0031] 图4是现有技术提供的第二种SoC的测试原理示意图；

[0032] 图5是本发明实施例提供的使片上系统进入测试模式的方法的实现流程图；

[0033] 图6是本发明实施例提供的使片上系统进入测试模式的装置的结构原理图；

[0034] 图7是图6中测试模式信号解析单元的一种实现方式示意图。

具体实施方式

[0035] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

[0036] 本发明实施例中，在测试模式下通过一个复用的输入引脚接收测试模式选择信号，根据该测试模式选择信号的电平变化次数来达到设定测试模式的目的。

[0037] 图5示出了本发明实施例提供的使片上系统进入测试模式的方法的实现流程，详述如下：

[0038] 在步骤S501中，接收外部输入的测试模式选择信号。

[0039] 本发明实施例中，可以通过一个独立输入引脚接收该测试模式选择信号，也可以通过一个复用的输入引脚在SoC测试模式下接收测试模式选择信号，而在SoC正常工作模式下，该输入引脚为其正常功能。

[0040] 在步骤S502中，对所述测试模式选择信号进行解析，并根据解析结果进入相应的测试模式。

[0041] 在步骤S502之前，还可以包括一步骤：根据外部切换信号控制SoC在正常工作模式和测试模式之间切换。

[0042] 本发明实施例中，可以计算测试模式选择信号由高电平向低电平的跳变次数，也可以计算测试模式选择信号由低电平向高电平的跳变次数，根据计算结果控制进入相应的测试模式，如次数1表示进入tmode1；次数2表示进入tmode2；次数3表示进入tmode3；次数4表示进入tmode4；次数n表示进入tmoden等等，从而可以很容易地实现依次进入多个测试模式，其中可以通过一计数器进行计数，当需要更多地测试模式时，只需增加计数器的位宽即可，而不再需要多占用任何额外的引脚，为避免毛刺，计数器可以为移位计数器。

[0043] 应当理解，具体实施时还可以采用其他的对测试模式选择信号的解析方式来控制进入相应的测试模式，例如获取测试模式选择信号电平的每一次的跳变次数信息，获取测试模式选择信号的占空比信息等，后者通过设置不同的占空比对应不同的测试模式来实现，即需要预先设置不同的占空比与不同测试模式之间的对应信息。

[0044] 然后就可以对该测试模式对应的测试项进行测试。

[0045] 图6示出了本发明实施例提供的片上系统的测试装置的结构原理，为了便于描述，仅示出了与本实施例相关的部分，其中SoC工作模式切换单元61和测试模式选择信号发生单元63可以为软件单元、硬件单元或者软硬件结合的单元。

[0046] SoC工作模式切换单元61根据外部切换信号控制SoC 62在正常工作模式和测试模式之间切换，当SoC工作模式切换单元61切换为测试模式(TEST)后，测试模式选择信号发生单元63产生一测试模式选择信号并输入至SoC 62，本发明实施例中，SoC 62可以通过一个复用的输入引脚PINM在SoC测试模式下接收测试模式选择信号，而在SoC正常工作模式下，该输入引脚为其正常功能。SoC 62中的测试模式信号解析单元621对测试模式选择信号进行解析，并根据解析结果进入相应的测试模式，然后对该测试模式对应的测试项进行测试。

[0047] 作为本发明的一个实施例，测试模式信号解析单元621可以为一计数器，通过计算测试模式选择信号由高电平向低电平的跳变次数，或者计算测试模式选择信号由低电平向高电平的跳变次数，根据计算结果控制进入相应的测试模式，如次数1表示进入测试模式tmode1；次数2表示进入测试模式tmode2；次数3表示进入测试模式tmode3；次数4表示进入测试模式tmode4；次数n表示进入测试模式tmoden等等，从而可以很容易地实现依次进入多个测试模式，当需要更多地测试模式时，只需增加该计数器的位宽即可，而不再需要多占用任何额外的引脚，为避免毛刺，该计数器可以为移位计数器。

[0048] 作为本发明的另一个实施例，测试模式信号解析单元621还可以通过获取测试模式选择信号的占空比信息来控制进入不同的测试模式，测试模式信号解析单元621中预先存储有不同的占空比与不同的测试模式之间的对应信息。

[0049] 图7示出了图6中测试模式信号解析单元621的一种实现方式，为采用低电平有效，测试模式信号解析单元621为一移位计数器。该移位计数器由多个级连的寄存器和一或非门6211组成，其移位脉冲输入端与测试模式选择信号发生单元63连接，控制端与SoC工作模式切换单元61连接，其各级寄存器输出端与SoC的各个测试模式触发端一一连接。当进入测试模式之前，移位寄存器被初始化为0；当SoC工作模式切换单元61切换为测试模式后，测试模式选择信号发生单元63产生一测试模式选择信号，当该测试模式选择信号跳变次数为1时，通过或非门6211往移位寄存器中的第一寄存器DFF1存入1，此时进入与第一寄存器DFF1输出端相连接的测试模式tmode1；当该测试模式选择信号跳变次数为2时，移位寄存器中的第二寄存器DFF2被移入1，此时进入与第二寄存器DFF2输出端相连接的测试模式tmode2，依此类推。

[0050] 本发明实施例中，在测试模式下通过一个复用的输入引脚接收测试模式选择信号，根据该测试模式选择信号的电平变化次数或占空比来达到设定测试模式的目的，从而实现了使用较少的pin来控制SoC的测试模式，大大减少了测试模式下的pin成本，通用性、可操作性强，简单易用，提高了测试效率。

[0051] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。