液晶显示装置及其制造方法和驱动方法

摘要

一种液晶显示装置及其制造方法和驱动方法，液晶显示装置包括：一绝缘衬底；一硅层，形成于衬底上；一栅极绝缘膜，覆盖硅层；一栅电极，形成于栅极绝缘膜上；和一存储电极，形成于栅极绝缘膜上，其中硅层包括一掺杂的源极区、一掺杂的漏极区、位于源极区和漏极区之间的未掺杂的沟道区、邻接沟道区且与其隔开的未掺杂的存储区以及邻接存储区而接至漏极区的第一掺杂区，其中存储电极位于存储电极的对面。

权利要求

1.一种液晶显示装置，包括：

一绝缘衬底；

一硅层，形成于衬底上，并且包括一掺杂的源极区、一掺杂的漏极区、位于源极区和漏极区之间的未掺杂的沟道区；

一栅极绝缘膜，覆盖硅层；

一栅电极，形成于栅极绝缘膜上并且位于沟道区对面；

第一存储电极，形成于栅极绝缘膜上；

一存储电容器的第一层间绝缘膜，覆盖第一存储电极；

第二存储电极，形成于第一层间绝缘膜上；和

一像素电极，它电连接到漏极区上，并且与第二存储电极相接触，其中对第一层间绝缘膜和第二存储电极制作图案，使它们具有第一存储电极的形状。

2.根据权利要求1的液晶显示装置，还包括：第二层间绝缘膜，它覆盖栅电极、第二存储电极和栅极绝缘膜；和一源电极以及一漏电极，它们通过形成于层间绝缘膜和栅极绝缘膜中的第一接触孔和第二接触孔分别接至源极区和漏极区。

3.根据权利要求2的液晶显示装置，还包括：一钝化膜，它覆盖源电极和漏电极，其中该钝化膜和第二层间绝缘膜具有露出漏电极的第三接触孔和露出第二存储电极的一个通孔，像素电极通过第三接触孔接至漏电极，而通过通孔接至第二存储电极。

4.根据权利要求3的液晶显示装置，其中把第二存储电极制成一个双叠层结构或者一个多层结构，双叠层结构或者多层结构的最上层具有比钝化膜和层间绝缘膜更低的蚀刻率。

5.根据权利要求4的液晶显示装置，其中最上层由Mo、Cr或Nd制成。

6.根据权利要求5的液晶显示装置，其中源电极和漏电极由Ti或TiN制成。

7.根据权利要求1的液晶显示装置，其中第一层间绝缘膜的厚度是

8.根据权利要求7的液晶显示装置，其中第一层间绝缘膜具有一个双 叠层结构，它包括一SiO2膜和一SiNx膜。

9.根据权利要求7的液晶显示装置，其中第一层间绝缘膜具有一个三叠层结构，它包括一SiO2膜、一SiNx膜和一SiO2膜。

10.根据权利要求2的液晶显示装置，其中栅电极和第一存储电极包括一个Al制成的下层和一个Ti制成的上层。

11.一种液晶显示装置的制造方法，包括以下步骤：在一绝缘衬底上形成一硅层；

形成一栅极绝缘膜，它覆盖硅层；

按顺序淀积一选通导线的第一金属膜、第一层间绝缘膜和一存储电容器的第二金属膜；

对第一金属膜、第一层间绝缘膜和第二金属膜同时制作图案，以形成包括第一电极、第一层间绝缘膜图案和第二电极以及一栅电极的存储电容器，第一层间绝缘膜图案形成于第一电极上，第二电极形成于第一层间绝缘膜图案上；

通过用栅电极作为掩模将离子注入硅层中来形成一掺杂的源极区和一掺杂的漏极区；

以及

形成电连接到存储电容器和漏极区上的像素电极。

12.根据权利要求11的液晶显示装置的制造方法，还包括以下步骤：淀积第二层间绝缘膜，它覆盖栅电极和存储电容器；

蚀刻第二层间绝缘膜，以形成露出源极区和漏极区的接触孔；

形成一源电极和一漏电极，它们通过上述接触孔接至源极区和漏极区；

淀积一钝化膜，它覆盖源电极和漏电极；以及

蚀刻一钝化膜，以露出漏电极。

13.根据权利要求12的液晶显示装置的制造方法，其中第二层间绝缘膜由具有与钝化膜相同蚀刻率的材料制成。

14.根据权利要求13的液晶显示装置的制造方法，其中在蚀刻钝化膜的步骤中，蚀刻第二电极对面的第二层间绝缘膜。

15.根据权利要求14的液晶显示装置的制造方法，其中将第二金属膜制成多叠层结构，该多叠层结构最上层的蚀刻率比第二层间绝缘膜和钝化膜的蚀刻率低。

16.根据权利要求15的液晶显示装置的制造方法，其中多叠层膜的最 上层由Cr、Mo或Nd制成。

17.根据权利要求11的液晶显示装置的制造方法，其中第一层间绝缘膜图案具有双叠层结构，它包括一SiO2膜和一SiNx膜。

18.根据权利要求17的液晶显示装置的制造方法，其中第一层间绝缘膜图案的厚度是

19.根据权利要求11的液晶显示装置的制造方法，其中第一层间绝缘膜图案是三叠层结构，它包括一SiO2膜、一SiNx膜和SiO2膜。

20.根据权利要求19的液晶显示装置的制造方法，其中第一层间绝缘膜图案的厚度是

21.根据权利要求11的液晶显示装置的制造方法，其中第一金属膜是双叠层结构，它包括一铝膜和一钛膜。

22.根据权利要求12的液晶显示装置的制造方法，其中形成露出源极区和漏极区的接触孔的步骤包括以下步骤：蚀刻钝化膜，形成第一接触孔、第二接触孔和第三接触孔，它们分别露出源极区、漏极区和栅电极；

蚀刻栅电极对面的第二金属膜，形成含第三接触孔的第四接触孔；以及蚀刻源极区和漏极区对面的栅极绝缘膜，并蚀刻栅电极对面的第一层间绝缘膜，形成第五接触孔、第六接触孔和第七接触孔，第五接触孔、第六接触孔和第七接触孔分别包括第一接触孔、第二接触孔和第三接触孔。

23.根据权利要求12的液晶显示装置的制造方法，其中源电极和漏电极由Ti或TiN制成。

说明书

液晶显示装置及其制造方法和驱动方法

[0001] 本申请为申请日为1998年12月30日、申请号为200410062132.3、发明名称为“液晶显示装置及其制造方法和驱动方法”的申请案的分案申请。

技术领域

[0002] 本发明涉及含存储电容器的液晶显示装置及其制造方法和驱动方法。

背景技术

[0003] 通常，薄膜晶体管液晶显示装置(TFT-LCD)包括传输显示信号的数据线、传输扫描信号的选通线、作为开关器件的薄膜晶体管(TFT)、液晶电容器和存储电容器。根据存储电容器的结构可将TFT-LCD分为两种模式。一种模式有一接至存储电极的隔离存储线，而另一种模式将存储电容器接至前一条选通线。

[0004] 以下将描述在前一模式下驱动LCD的原理和一种传统结构。

[0005] 图1是一传统LCD的等效电路图。

[0006] 多条选通线G1和G2与多条数据线D1、D2和D3分别沿水平方向和垂直方向延伸。选通线G1和G2与数据线D1、D2和D3相交以限定多个像素。存储线COM1和COM2穿过各像素，每个像素中形成一个TFT。TFT的栅电极(g)接至选通线G1和G2，该TFT的源电极和漏电极(s和d)分别接至数据线和液晶电容器(LC)。漏电极(d)接至存储线COM1或COM2以形成存储电容器(STG)。

[0007] 若通过选通线G1将选通电压加到TFT的栅电极(g)上，则经TFT把来自数据线的显示信号电压传输给像素并在液晶电容器(LC)和存储电容器(STG)中充电。保持该充电电压，直到将下一帧中下一个选通电压加到像素中为止。通常，当栅极电压从开电平转到关电平时，充电电压稍有下降。存储电容器减小这一压降。

[0008] TFT具有作为有源层的非晶硅层或多晶硅层，根据栅电极和有源层之间的相对位置，将它们分为上栅极模式和下栅极模式。在TFT具有多晶硅层的情况下，主要采用上栅模式。

[0009] 传统多晶硅TFT-LCD的一种存储电容器包括硅层中的掺杂存储区、与该存储区相交叠的存储电极和夹在二者之间的栅极绝缘膜。另外，用存储电极、与存储电极相交叠的像素电极和含夹在像素电极与存储电极之间的层间绝缘膜和钝化膜的电介质形成另一种存储电容器。但是，像素电极和存储电极之间的电容较小，可忽略不计，原因在于层间绝缘膜和钝化膜各自约为5000 的厚度远大于栅极绝缘膜500～3000 的厚度。

[0010] 在该传统结构中，要求增加离子注入步骤以形成存储区。换句话说，要求有以下步骤，即：淀积感光膜；利用掩模对感光膜制作图案以形成开口；通过开口将离子注入硅层和对注入的离子进行热处理。

发明内容

[0011] 因此，本发明的一个目的在于，通过在形成TFT和存储电容器的步骤中去掉光刻和离子注入的步骤来减少制造步骤。

[0012] 本发明的另一个目的在于得到一个足够大的存储电容。

[0013] 本发明还一目的在于减少像素间的存储电容差。

[0014] 本发明的再一目的在于减小存储区中的有效电阻，存储区用作存储电容器的一个电极。

[0015] 为实现这些目的，根据本发明的一种LCD的硅层包括：掺杂的源极区，掺杂的漏极区，未掺杂的沟道区和未掺杂的存储电容器区。沟道区位于源极区和漏极区之间，存储电容器区邻接漏极区。在硅层上形成栅极绝缘膜，在沟道区对面的栅极绝缘膜上形成栅电极，在存储电容器区对面形成一存储电极。换句话说，一存储电容器包括存储电容器区、存储电极和夹在其间的栅极绝缘膜。由于存储电容器区未掺杂，所以通过向存储电极施加等于或大于TFT阈值电压与显示信号电压最大值之和的电压，可以使用该存储电容器。

[0016] 通过形成一硅层和一栅极绝缘膜、形成一栅电极和一存储电极以及用栅电极和存储电极作为掩模将离子注入硅层来制造LCD。

[0017] 为实现上述目的，在根据本发明的另一种LCD中，形成一源电极的金属图案和存储电极的金属图案，在两图案上形成一硅层。掺杂接触这些图案的硅层各区，使它们变成源极区和漏极区。在硅层和存储电极的金属图案上形成一栅极绝缘膜，在存储电极金属图案对面的栅极绝缘膜上形成一存储电极。换句话说，一存储电容器包括存储电极的金属图案、存储电极和夹在其间的栅极绝缘膜。

[0018] 由于在存储电极上形成一钝化膜，并且在存储电极对面的钝化膜上形成一像素电极，所以可以形成包括像素电极、存储电极和钝化膜的另一存储电容器。

[0019] 像素电极可以接触硅层的漏极区和存储电极的金属图案。

[0020] 在该制造方法中，通过形成由数据导线的金属制成的存储电极金属图案，然后在存储电极的金属图案上形成一硅层，就省去了形成接触孔以便将一硅层连接到存储电极的金属图案上的步骤。

[0021] 为实现上述目的，在根据本发明的另一LCD中，在一栅极绝缘膜上形成一栅电极和一存储电极，该栅极绝缘膜形成于一绝缘衬底上，一个层间绝缘膜覆盖栅电极和存储电极。在层间绝缘膜上形成一钝化膜。由于去除了钝化膜的特定厚度以及存储电极上的层间绝缘膜，所以可以使存储电容器的电介质厚度更薄，即，可以使电容增大。

[0022] 可以对层间绝缘膜采用双叠层结构或三叠层结构，以使厚度均匀。这样，最上层由具有与钝化膜类似蚀刻率的材料制成，而下层由具有比最上层更小蚀刻率的材料制成，以便去除最上层，而在去除存储电极之上的钝化膜的步骤中保留其它层。

[0023] 为实现上述目的，根据本发明的LCD的硅层包括：一掺杂的源极区和漏极区、一未掺杂的沟道区、一掺杂的存储电容器区和分区。沟道区位于源极区和漏极区之间，存储区邻接漏极区而与沟道区隔开，分区邻接存储电容器区的边缘并接至漏极区。在硅层上形成一栅极绝缘膜，在各个沟道区和存储电容器区对面的栅极绝缘膜上形成一栅电极和一存储电极。换句话说，一存储电容器包括存储电容器区、存储电极和夹在其间的栅极绝缘膜。由于未掺杂，所以在截止状态下不能将存储电容器区用作一存储电容器的一个电极，但在导通状态下可将其用作一存储电容器的一个电极，其中在导通状态下，把等于或大于TFT阈值电压与图像信号最大值之和的电压施加到存储电极上。在该结构中，由于分区变成传输电荷路径的一部分，所以累积层的电阻减小。

[0024] 通过形成一硅层和一栅极绝缘膜、于其上形成一栅电极和一存储电极、以及然后用栅电极和存储电极作为掩模将离子注入硅层中，可以制造这种LCD。

[0025] 为实现上述目的，在本发明的另一种LCD中，在一绝缘衬底上形成一硅层，一栅极绝缘膜覆盖该硅层，该硅层包括一掺杂的源极区和漏极区以及夹在源极区与漏极区之间的未掺杂的沟道区。在沟道区对面的栅极绝缘膜上形成一栅电极，并且形成一存储电容，该存储电容包括：由选通导线的金属制成的下存储电容器电极；该存储电容器电极上的绝缘膜和该绝缘膜上的上存储电容器电极。把上存储电容器电极接至一透明像素电极。

[0026] 要求形成上、下存储电容器电极和具有同样图案的绝缘膜。

[0027] 此外，上、下存储电容器电极和夹在其间的绝缘膜中的每一个都可以是双叠层或多叠层。

[0028] 在以上LCD的制造方法中，通过以下步骤制造存储电容器：按顺序淀积一选通导线的金属膜、存储电容器的绝缘膜和存储电容器的金属膜；对三层膜制作图案以形成一存储电容器和包括栅电极的选通导线；用栅电极作为掩模将离子注入一硅层中以形成一源极区和一漏极区；以及形成与存储电容器金属相接触的透明像素电极。

[0029] 可以在存储电容器之上淀积一层间绝缘膜和一钝化膜。最好是通过把层间绝缘膜和钝化膜作为具有相同蚀刻率的材料同时去除层间绝缘膜和钝化膜的一部分，以露出存储电容器的金属膜。存储电容器的金属膜在蚀刻步骤中起阻蚀刻层的作用。

[0030] 如上所述，由于存储电容器由上、下存储电容器电极和厚度较薄的绝缘膜构成，所以可以获得足够大的存储电容。由于像素中绝缘膜的厚度均匀，所以可以减小像素间的存储电容差。此外，由于无需将离子注入硅层以形成一存储电极，所以制造过程变得简单。

[0031] 本发明提供一种液晶显示装置，包括：一绝缘衬底；一硅层，形成于衬底上；一栅极绝缘膜，覆盖硅层；一栅电极，形成于栅极绝缘膜上；和一存储电极，形成于栅极绝缘膜上，其中硅层包括一掺杂的源极区、一掺杂的漏极区、位于源极区和漏极区之间的未掺杂的沟道区、邻接沟道区且与其隔开的未掺杂的存储区以及邻接存储区而接至漏极区的第一掺杂区，其中存储电极位于存储电极的对面。

[0032] 本发明还提供一种液晶显示装置，包括：一绝缘衬底；一硅层，形成于衬底上，并且包括一掺杂的源极区、一掺杂的漏极区、位于源极区和漏极区之间的未掺杂的沟道区；一栅极绝缘膜，覆盖硅层；一栅电极，形成于栅极绝缘膜上并且位于沟道区对面；第一存储电极，形成于栅极绝缘膜上；一存储电容器的第一层间绝缘膜，覆盖第一存储电极；第二电极，形成于第一层间绝缘膜上；和一像素电极，它电连接到漏极区上，并且与第二存储电极相接触。

[0033] 本发明还提供一种液晶显示装置的制造方法，包括以下步骤：在一绝缘衬底上形成一硅层；形成一栅极绝缘膜，它覆盖硅层；按顺序淀积一选通导线的第一金属膜、第一层间绝缘膜和一存储电容器的第二金属膜；对第一金属膜、第一层间绝缘膜和第二金属膜同时制作图案，以形成包括第一电极、第一层间绝缘膜图案和第二电极以及一栅电极的存储电容器，第一层间绝缘膜图案形成于第一电极上，第二电极形成于第一层间绝缘膜图案上；通过用栅电极作为掩模将离子注入硅层中来形成一掺杂的源极区和一掺杂的漏极区；以及形成电连接到存储电容器和漏极区上的像素电极。

附图说明

[0034] 图1是一传统液晶显示装置(LCD)的等效电路图；

[0035] 图2是根据本发明第一实施例的LCD布局图；

[0036] 图3是沿图2中的线III-III′所取的断面图；

[0037] 图4表示在根据第一实施例的LCD中形成一存储电容器的原理；

[0038] 图5A至5J是根据第一实施例图2和3中所示LCD中间结构的断面图；

[0039] 图6是根据本发明第二实施例的LCD布局图；

[0040] 图7是沿图6中的线VII-VII′所取的断面图；

[0041] 图8是沿图6中的线VIII-VIII′所取的断面图；

[0042] 图9是根据本发明第三实施例的LCD布局图；

[0043] 图10是沿图9中的线X-X′所取的断面图；

[0044] 图11A到11H是根据第二实施例图6和7所示LCD的中间结构断面图；

[0045] 图12是根据本发明第四到第六实施例的LCD布局图；

[0046] 图13到15是沿分别根据第四到第六实施例的图12中的线XIII-XIII′所取的断面图；

[0047] 图16A到16H是根据本发明第四实施例图13所示的LCD中间结构断面图；

[0048] 图17A到17F是根据本发明第五实施例图14所示的LCD中间结构断面图；

[0049] 图18A到18D是根据本发明第六实施例图15所示的LCD中间结构断面图；

[0050] 图19是根据本发明第七实施例的LCD布局图；

[0051] 图20是沿图19中的线XX-XX′所取的断面图；

[0052] 图21是仅示出图19中一层硅层、一条存储线和一个栅电极的布局图；

[0053] 图22是根据本发明第八实施例的LCD布局图；

[0054] 图23是沿图22中的线XXII-XXII′所取的断面图；

[0055] 图24是根据第八实施例的LCD断面图，其中示意性地表示出形成存储电容器的原理；

[0056] 图25和26示出施加到根据第八实施例的LCD上的信号电压波形；

[0057] 图27说明作为存储电压函数的存储电容的变化；

[0058] 图28说明当在第八实施例中显示信号电压的最大值是10V而TFT的阈值电压是3.5V时，10V和14V存储电压下存储电容器的充电特性；

[0059] 图29A到29J是根据第八实施例图22和23所示的LCD中间结构断面图；

[0060] 图30是根据本发明第七和第八实施例的LCD等效电路图；

[0061] 图31是一布局图，它示出根据本发明第九实施例的LCD的一层硅层、一条存储线和一个栅电极；

[0062] 图32说明根据图21和31所示第七和第九实施例的像素充电特性；

[0063] 图33是根据本发明第九实施例的LCD等效电路图；

[0064] 图34是根据本发明第十实施例的LCD布局图；

[0065] 图35是沿图34中的线XXXV-XXXV′所取的断面图；

[0066] 图36是根据本发明第十一实施例的LCD布局图；

[0067] 图37是沿图36中的线XXXVII-XXXVII′所取的断面图；

[0068] 图38是根据本发明第十一实施例的LCD等效电路图；

[0069] 图39和40是根据本发明第十二和十三实施例的LCD布局图；

[0070] 图41是根据本发明第十四实施例的LCD布局图；

[0071] 图42是沿图41中的线XLII-XLII′所取的断面图；

[0072] 图43是根据本发明第十五实施例的LCD布局图；

[0073] 图44是沿图43中的线XLIV-XLIV′所取的断面图；

[0074] 图45是根据本发明第十六实施例的LCD布局图；

[0075] 图46是沿图45中的线XLVI-XLVI′所取的断面图；

[0076] 图47是根据本发明第十七实施例的LCD布局图；

[0077] 图48是沿图47中的线XLVIII-XLVIII′所取的断面图；

[0078] 图49是图48中部分P的放大图；

[0079] 图50是根据本发明第十八实施例的LCD布局图；

[0080] 图51是沿图50中的线LI-LI′所取的断面图；

[0081] 图52A到52K是根据本发明第十七实施例图47和48所示的LCD中间结构断面图；

[0082] 图53A到53C是图52G中所示结构的中间结构断面图。

具体实施方式

[0083] 下文将参照附图更完整地描述本发明，附图中示出本发明的优选实施例。不过，本发明可以以不同的方式实现，而并不应把本发明视为限定于这里所述的实施例。更确切地说，提供这些实施例以便使本公开内容详尽和完整，对于本领域的那些技术人员来说，这些实施例完全地表达了本发明的范围。附图中，为清楚起见，扩大了层和区的厚度。

[0084] 以下将描述根据第一实施例的液晶显示装置(LCD)的结构和驱动方法。

[0085] 在第一实施例中，位于存储电极对面的硅层保持未掺杂状态，起存储电容器的一个电极的作用。

[0086] 图2是根据本发明第一实施例的LCD布局图，图3是沿图2中的线III-III′所取的断面图。

[0087] 如图2和3所示，在绝缘衬底100上形成多晶硅层200，在衬底100上形成SiO2或SiNx制成的栅极绝缘膜300，厚度为500～ 在栅极绝缘膜300上形成包括Al、Cr或MoW制成单层或双层的选通线400，它沿水平方向延伸。选通线400与硅层200相交，选通线400与硅层200相交的部分410起一栅电极的作用。由与选通线400相同的层制成的存储电极线430平行于选通线400延伸，与硅层200相交。存储电极线430与硅层200相交的部分420起一存储电极的作用。

[0088] 位于栅电极410对面的硅层200的部分220未掺杂，而位于未掺杂区220外部的源极区210和漏极区230掺杂有n型掺杂物。与漏极区230邻接且位于存储电极420之下的区域240未受到掺杂，称之为“存储区”。

[0089] 由SiO2或SiNx制成的层间绝缘膜500覆盖住含选通线400和存储电极线430的选通导线，其厚度为3000～10000 将接触孔C1和C2做在栅极绝缘膜300和层间绝缘膜500中，露出源极区210和漏极区230。

[0090] 由Cr或Mo制成的数据线600形成于层间绝缘膜500，沿垂直方向延伸。源电极610从数据线600伸出，与硅层200的源极区210相交叠，而漏电极620形成于层间绝缘膜
500上，相对于选通线400位于源电极610的对侧，并与漏极区240相交叠。源电极610和漏电极620分别通过接触孔C1和C2接至源极区210和漏极区230。

[0091] 由SiO2或SiNx制成的钝化膜700覆盖住含数据线600和源电极610及漏电极620的数据导线，其厚度为3000～10000 由铟锡氧化物制成的透明像素电极800形成于其上，并位于数据线600和选通线400所包围的区域中。像素电极800通过做在钝化膜700中的通孔C3接至漏电极620，与存储电极线430相交叠。在反射型LCD的情况下，像素电极800可以不透明。

[0092] 在包括存储区240、存储电极420和栅极绝缘膜300的存储电容器的结构中，由于存储区240未掺杂，所以需要一种专门的驱动方法来得到该存储电容器。

[0093] 图4是一断面图，示意性示出把等于或大于TFT阈值电压Vth与显示信号电压之和的电压V加到存储电极上的情况。

[0094] 若将一选通电压加到栅电极410上，则在源极区210和漏极区230之间产生传递电子的沟道，通过该沟道将一显示信号电压加到像素电极800上。将一直流或交流V加到存储电极420上。

[0095] 在施加到存储电极420上的电压V等于或大于TFT阈值电压Vth与显示信号电压最大值之和的情况下，电荷累积层241形成于未掺杂的存储区240的表面附近。因此，该累积层241即使电阻很大也可导电，起存储电极的作用。

[0096] 如上所述，由于未掺杂的硅区240可用作存储电容器的一个电极，所以可在LCD制造过程中减少一个掺杂步骤。

[0097] 下面，将参照图2、5A到5J描述根据第一实施例的LCD制造方法。

[0098] 图5A至5J是根据第一实施例的图2和3中所示LCD中间结构的断面图。

[0099] 如图2和图5A所示，多晶硅层200形成于绝缘衬底100上。可对硅层200进行热处理或激光热处理以改善硅层200的结晶质量。

[0100] 如图2和图5B所示，将SiO2或SiNx层淀积至500～3000 厚，形成栅极绝缘膜300。

[0101] 如图2和图5C所示，淀积选通导线的导电层并以其制作图案以形成选通线400、栅电极410、存储电极线430和存储电极420。如上所述，把作为选通线400一部分的栅电极410和作为存储电极线430一部分的存储电极420置于硅层200之上。

[0102] 如图5D所示，借助作为注入掩模的导线400、410、420和430将离子注入硅层200，然后离子扩散，限定源极区210和漏极区230。位于栅电极410和存储电极420对面的未掺杂区分别是沟道区220和存储区240。存储区240与漏极区230邻接。

[0103] 如图5E所示，形成层间绝缘膜500以使栅电极410与以后形成于其上的源电极和漏电极相绝缘。

[0104] 如图5F所示，去除覆盖在硅层200的源极区210和漏极区230之上栅极绝缘膜300和层间绝缘膜500的那部分，以形成接触孔C1和C2。

[0105] 如图2和图5G所示，淀积象Al、Cr、Mo或MoW这样的数据导线金属层并对其制作图案，以形成数据线600和源电极610以及漏电极620。

[0106] 如图5H和5I所示，淀积和蚀刻一钝化膜，以在漏电极620之上形成通孔C3。

[0107] 如图2和图5J所示，淀积诸如铟锡氧化物这样的材料制成的透明导电层并对其制作图案，以形成与存储电极420相交叠的像素电极800。像素电极800通过通孔C3接至漏电极。

[0108] 如上所述，由于在存储电极420的电压受到有效控制的情况下，存储区240可用作存储电容器的一个电极，所以存储区240无需受掺杂。

[0109] 下面，将描述根据本发明第二实施例的LCD。第二实施例中，不用硅层的一部分，而是将一附加金属图案用作存储电容器的一个存储电极，在最下层中形成一数据导线的金属图案和该附加金属图案。

[0110] 图6是根据本发明第二实施例的LCD布局图，图7是沿图6中的线VII-VII′所取的断面图，图8是沿图6中的线VIII-VIII′所取的断面图。

[0111] 如图6到8所示，数据线600形成于绝缘衬底100上并沿垂直方向延伸，源电极611从数据线600伸出。由与数据线600相同的层制成的存储电极金属图案621形成于绝缘衬底100上并平行于数据线600延伸。硅层200从源电极611伸至存储电极621的金属图案上，并与源电极611和存储电极图案621接触。由SiO2或SiNx制成的栅极绝缘膜300形成于其上，厚度为500～3000

[0112] 选通线400形成于栅极绝缘膜300上并和源电极611与存储电极金属图案621之间的硅层220相交叠。选通线400的相交叠部分410起一栅电极作用。栅电极410对面硅层200的区220未掺杂，成为沟道区。硅层200的两个掺杂区210和230相对于沟道区220而相对设置。位于源电极611之上的一个区210是源极区，而位于源电极621之上的另一区230是漏极区。

[0113] 由与选通线400相同层制成的存储电极线430形成于栅极绝缘膜300上并平行于选通线400延伸。存储电极420、存储电极线430的一部分与存储电极金属图案621相交叠，形成一存储电容器。

[0114] 由SiO2或SiNx制成的钝化膜700形成于栅极绝缘膜300、栅电极410和存储电极金属图案420上，厚度为3000～10000 由铟锡氧化物制成的像素电极800形成于钝化膜700上，并位于选通线400和数据线600所包围的像素区内。像素电极800通过做在钝化膜
700和栅极绝缘膜300内的接触孔C4与漏极区230相接触。

[0115] 如上所述，由于源极区210和漏极区230分别直接与漏电极611和像素电极800相接触，所以无需附加层间绝缘膜和用来将源电极和漏电极接至源极区和漏极区的接触孔。

[0116] 如图8所示，在只将栅极绝缘膜300置于数据线600和选通线400之间的情况下，可能在两线600和400之间发生短路故障。因此，可以在线600和400交会处设置硅图案201，以减少短路故障。

[0117] 图9和10分别是根据本发明第三实施例的LCD布局图和断面图。根据第三实施例的LCD具有与根据第二实施例的LCD基本相同的结构，不同点在于其像素电极直接与存储电极金属图案而不是硅层相接触。

[0118] 也就是说，根据第三实施例的LCD在TFT和存储电极方面具有与根据第二实施例的LCD相类似的结构。不过，像素电极800并不接触漏极区230，而是通过做在钝化膜700和栅极绝缘膜300内的接触孔C5接触存储电极金属图案621。

[0119] 在第二和第三实施例中，设置了含金属图案621、栅极绝缘膜300和存储电极420的一个存储电容器，还设置了含存储电极420、钝化膜700和像素电极800的另一存储电容器。由于这些存储电容器的电介质300和700的厚度比传统结构的厚度薄，所以可以得到足够大的存储电容。

[0120] 接着，以下将参照图6和图11A至11H描述根据第二和第三实施例的LCD制造方法。

[0121] 图11A至11H是根据第二实施例的LCD中间结构断面图。

[0122] 如图6和11A所示，将一数据导线的金属层淀积在绝缘衬底100上，并对其制作图案以形成数据线600、源电极611和存储电极金属图案621。

[0123] 如图6和11B所示，将一硅层淀积于其上并对其制作图案以形成硅层200，它与源电极611、存储电极金属图案621相接触，还与源电极611和存储电极金属图案621之间衬底100的一部分相接触。可进行热处理或激光热处理以改善硅层200的结晶特性。此外，硅图案201和202可保持在导线的交会处，以防止数据线600与选通线400或存储电极线420之间发生短路故障。

[0124] 如图6和11D所示，形成由SiO2或SiNx制成的栅极绝缘膜300，淀积一选通导线的金属层并对其制作图案以形成选通线400、栅电极410和存储电极。

[0125] 如图11E所示，借助作为注入掩模的栅电极410将离子注入硅层200中，以形成源极区210和漏极区230。可进行热处理或激光热处理以使注入的离子扩散。

[0126] 如图11F和11G所示，淀积钝化膜700，去除存储淀积金属图案621和漏极区230之上钝化膜700和栅极绝缘膜300的部分，形成接触孔C4和C5。

[0127] 接着，如图6和11H所示，淀积一铟锡氧化物层并对其制作图案，以形成像素电极800。该像素电极通过接触孔C4直接接至漏极区230。

[0128] 其间，像素电极800可通过接触孔C5直接接至存储电极金属图案621、[0129] 如上所述，由于硅层就形成于数据导线上，所以无需传统的用来形成接触孔的蚀刻步骤。此外，也除去了淀积一层间绝缘膜的步骤和用来形成一存储电极的掺杂步骤。

[0130] 下面，将描述根据本发明第四到第六实施例的LCD。在这些实施例中，把一存储电极和一像素电极用于一存储电容器，夹在该存储电极和像素电极之间的电介质厚度较薄。

[0131] 图12是一布局图，表示出根据第四到第六实施例的TFT和存储电容器，图13到15分别是根据第四到第六实施例沿图12中的线XIII-XIII′所取的断面图。

[0132] 如图12和13所示，将部分掺杂的多晶硅层200形成于绝缘膜100上，而使SiO2或SiNx制成的栅极绝缘膜300形成于其上。选通线400形成于栅极绝缘膜300上并沿水平方向延伸，选通线400的一部分410起一栅电极的作用。沟道区220--硅层200位于栅电极410对面的部分未掺杂，而位于沟道区220之外的源极区210和漏极区230受到掺杂。

[0133] 存储电极线430形成于栅极绝缘膜300上并平行于选通线400延伸，存储电极线430的一部分420起一存储电极的作用。

[0134] SiO2或SiNx制成的层间绝缘膜500形成于栅极绝缘膜300、栅电极410、选通线400、存储电极420和存储电极线430上，厚度为3000～10000 在栅极绝缘膜300和层间绝缘膜500内形成接触孔C6和C7，它们露出源极区210和漏极区230。数据线600和源电极610以及漏电极620形成于层间绝缘膜500上，漏电极610和漏电极620分别通过接触孔C6个C7接至源极区210和漏极区230。

[0135] 钝化膜700形成于层间绝缘膜500和源电极610以及漏电极620上。在钝化膜700中形成露出漏电极620的接触孔C8，去除存储电极420之上钝化膜700的一部分和层间绝缘膜500的上部以形成孔C9。

[0136] 铟锡氧化物像素电极800形成于钝化膜700上，并通过接触孔C8接至漏电极。

[0137] 如上所述，存储电容器包括像素电极800、存储电极420和夹在两电极420与800之间的层间绝缘膜500。由于除了电极420和800相交叠部分之上钝化膜700的部分，并且层间绝缘膜500的厚度在该部分变得很小，所以存储电容增大。

[0138] 但是，很难保持层间绝缘膜500局部去除部分的厚度均匀。

[0139] 图14和15表示根据第五和第六实施例的结构，其中存储电极之上层间绝缘膜500的厚度均匀。

[0140] 如图14和15所示，除层间绝缘膜是双叠层的一点不同之外，第五实施例的结构与第四实施例相同。该层间绝缘膜包括作为下层的第一膜510和作为上层的第二膜520，前者厚度为500～3000 而后者厚度为3000～ 去除存储电极420之上第二膜520的那部分。

[0141] 如图15所示，与第五实施例相同，第六实施例具有一双叠层层间绝缘膜511和520，但第一膜511仅形成于含栅电极410和存储电极420的选通导线之上。象在第五实施例中那样，去除存储电极420之上第二膜520的部分。

[0142] 与第四实施例一样，在第五和第六实施例的结构中，可以通过减少存储电容器的电介质厚度来增大存储电容器。另外，可以实现电介质厚度均匀。

[0143] 以下描述根据第四到第六实施例的LCD制造方法。

[0144] 在这些方法中，由于未将一掺杂硅图案用作存储电容器的电极，所以省去了用来形成存储电容器的硅图案离子掺杂步骤，并且也不需要用来蚀刻层间绝缘膜的额外光刻步骤。

[0145] 图16A到16H是根据第四实施例LCD的中间结构断面图。

[0146] 如图12和16A所示，硅层200形成于绝缘衬底100上。象在前述实施例中那样，可以进行热处理或激光热处理以改善硅层200的结晶特性。栅极绝缘膜300形成于其上，厚度为500～3000 淀积一选通导线的金属并对其制作图案以形成选通线400、栅电极410和存储淀积420。

[0147] 如图16B所示，借助作为注入掩模的栅电极410对硅层200进行离子掺杂，以形成源极区210和漏极区230。

[0148] 如图16C和16D所示，淀积层间绝缘膜500，然后去除源极区210和漏极区230之上的栅极绝缘膜300和层间绝缘膜500，以形成接触孔C6和C7。

[0149] 如图12和16E所示，淀积一数据导线的金属层并对其制作图案，以形成数据线600、源电极610和漏电极620。源电极610和漏电极620分别通过接触孔C6和C7接至源极区210和漏极区230。

[0150] 如图16F所示，淀积一钝化膜700。钝化膜700由具有与层间绝缘膜500相同的蚀刻率的材料制成。

[0151] 接着，如图16G所示，蚀刻钝化膜700以分别形成接触孔C8和C9，它们露出存储电极420之上的漏电极620和层间绝缘膜500。在该过程中，所暴露的层间绝缘膜511的厚度变小。因此，需要控制蚀刻时间以使层间绝缘膜的厚度保持在500～3000[0152] 如图12和16H所示，淀积铟锡氧化物层并对其制作图案，以形成像素电极800。像素电极800通过接触孔C8接至漏电极620，并与存储电极420相交叠。

[0153] 如上所述，在去除一漏电极620之上的钝化膜700的步骤中，通过部分去除层间绝缘膜来控制存储电极420之上的层间绝缘膜511的厚度，使其厚度较薄。但是，很难控制厚度达到均匀。

[0154] 图17A到17F是根据第五实施例LCD的中间结构断面图。在第五实施例中，层间绝缘膜是双叠层，而各层的蚀刻率相互不同。

[0155] 通过图16A和16B所示的同样步骤，形成源极区210和漏极区230，栅极绝缘膜300、选通线400、栅电极410和存储电极420。

[0156] 然后，如图17A所示，依次淀积第一膜510和第二膜520，二者厚度分别达500～3000 和3000～10000 第一膜510和第二膜520的蚀刻选择率优选足够大，第一膜510由蚀刻率比第二膜520小得多的材料制成。

[0157] 如图17B所示，同时蚀刻和去除源极区210与漏极区230之上的栅极绝缘膜300、第一膜510和第二膜520的部分，以形成接触孔C6和C7。

[0158] 如图12和17C所示，淀积一数据导线的金属层并对其制作图案，以形成数据线600、源电极610和漏电极620。源电极610和漏电极620分别通过接触孔C6和C7接至源极区210和漏极区230。

[0159] 如图17D和17E所示，淀积蚀刻率与第二膜520相同的材料层，以形成钝化膜700，对钝化膜700制作图案以形成接触孔C8和通孔C9，接触孔C8露出漏电极620，通孔C9露出第二膜520。之后，去除第二膜520的暴露部分，以形成通孔C9。如上所述，由于第一膜510的蚀刻率比第二膜520的蚀刻率小得多，而第二膜与钝化膜700具有基本相同的蚀刻率，所以仅去除了第二膜520。

[0160] 如图2和17F所示，淀积铟锡氧化物并对其制作图案，以形成像素电极800，像素电极800通过接触孔C8接至漏电极620并盖住通孔C9。

[0161] 如上所述，由于层间绝缘膜含具有不同蚀刻率的双层，所以剩下的层间绝缘膜的厚度均匀。

[0162] 图18A到18D是根据第六实施例LCD的中间结构断面图。在第六实施例中，双膜511和520具有与第五实施例不同的蚀刻率，但对下膜连同选通线一起制作图案。

[0163] 如图12和18A所示，硅层200形成于绝缘衬底100上，而将栅极绝缘膜300淀积于其上。接着，按顺序淀积一选通导线和厚度为500～3000 的第一膜511，并且同时对它们制作图案。换句话说，只剩下在含选通线400、栅电极410和存储电极420之上的第一膜511。

[0164] 如图18B和18C所示，借助作为注入掩模的栅图案400、410和420将离子注入硅层200中，以形成源极区210和漏极区230，并且淀积第二膜520。第二膜520的蚀刻率大于第一膜511的蚀刻率，而与钝化膜700的蚀刻率相同。

[0165] 接着，用与第五实施例相同的方法形成数据线600、源电极610和漏电极620以及钝化膜700。在蚀刻步骤中，保留具有小蚀刻率的第一膜511，而去除存储电极420之上的第二膜520和钝化膜700。

[0166] 如图12和18D所示，像素电极800形成于钝化膜700和第一膜511上，一存储电容器由像素电极800、存储电极420和夹在电极800与420之间的第一层间绝缘膜511形成。

[0167] 在第五和第六实施例中，将第一膜510和511用作过度蚀刻保护层。可以将第一膜510和511制成多层。

[0168] 在以上实施例中，已经以具有隔离存储线的模式描述了LCD及其制造方法。这些实施例可用于其中将以前一选通线的一部分用作存储电容器一个电极的模式。此外，半导体层可以是非晶硅层。

[0169] 下面，描述根据本发明第七实施例的结构。第七实施例，不需为一存储区掺杂硅层，但硅层可通过一特定的驱动方法起到存储电容器一个电极的作用。

[0170] 图19是根据本发明第七实施例的LCD布局图，图20是沿图19中的线XX-XX′所取的断面图，图21是仅表示出一条存储电极线、一硅层和一个栅电极的放大布局图。

[0171] 如图19和20所示，多晶硅层200形成于绝缘膜100上并沿垂直方向延伸，而SiO2或SiNx制成的栅极绝缘膜300形成于衬底100和硅层200上，厚度为500～3000[0172] 选通线400形成于栅极绝缘膜300上并沿水平方向延伸。选通线400扩展以形成栅电极410、栅电极410与硅层200的一部分220相交叠。由与选通线400相同层制成的存储电极线430形成于栅极绝缘膜300上并平行于选通线400延伸。存储电极线430与硅层200的一部分240相交叠，而存储电极线430与硅层200相交叠的部分420是一存储电极。

[0173] 如图21所示，硅层200包括有一小宽度且与栅电极410相交叠的一部分，还包括位于栅电极410右侧有一大宽度且与存储电极420交叠长度为L的另一部分。存储电极420向上和向下扩展以增大总交叠面积，存储电极420的两边位于硅层200的外部。在该实施例中，存储电极420的宽度W1大于硅层200的宽度W0，而存储电极420的长度L大于宽度W1。

[0174] 其间，硅层200与栅电极410和存储电极420相对的部分未掺杂，而硅层200的其余部分掺杂有n型掺杂物。相对于栅电极410和存储电极420将掺杂部分分成几个区。与栅电极相对的未掺杂部分是沟道区220，与存储电极相对的未掺杂部分是存储区240，而关于沟道区220对应于两侧的掺杂部分是源极区210和漏极区230。漏极区230邻接存储区240。此外，因硅层200和存储电极420之间在长度和宽度上的差而产生的分区250和260形成于存储电极420的外部。掺杂分区250、260，它们邻接存储区240而与漏极区230分开。

[0175] 层间绝缘膜500覆盖住含选通线400、栅电极410和存储电极线430的选通导线，在栅极绝缘膜300和层间绝缘膜500内形成暴露源极区210和漏极区230的接触孔C1和C2。

[0176] 数据线600形成于层间绝缘膜500上，沿垂直方向延伸，与选通线400和存储电极线430相交。数据线600通过接触孔C1接至源极区210。数据导线的金属制成的漏电极620关于数据线600形成于对面，并且通过接触孔C2接至漏极区230。

[0177] 钝化膜700覆盖数据线600和层间绝缘膜500，露出漏电极620的通孔C3形成于钝化膜700内。铟锡氧化物制成的像素电极800形成于钝化膜700上，并且位于数据线600和选通线400所包围的像素区内部。像素电极800通过通孔C3接至漏电极620，与存储电极420相交叠。

[0178] 其间，漏极区230可直接接至像素电极800。以下参照图22和23进行描述。

[0179] 图22是根据本发明第八实施例LCD的布局图，图23是沿图22中的线XXIII-XXII′所取的断面图。在该实施例中，无需漏电极的金属图案。

[0180] 如图22和23所示，除了以下一点之外，第八实施例结构与第七实施例相同，这一点是：露出漏极区230的接触孔C10形成于钝化膜700、层间绝缘膜500和栅极绝缘膜300内，像素电极800通过接触孔C10直接接至漏极区230。

[0181] 如上所述，一存储电容器包括存储区240、存储电极420和夹在其间的栅极绝缘膜300。由于存储区240未掺杂，所以它不能起存储电容器一个电极的作用。因此，需要施加专门的电压。

[0182] 图24是根据第八实施例的LCD断面图，它示意性地表示出当将电压施加到一存储电极上时形成存储电容器的原理。施加到存储电极上的电压V等于或大于TFT阈值电压Vth与显示信号电压之和。

[0183] 若将选通电压施加到栅电极410上，则一沟道形成于位于源极区210和漏极区230之间的沟道区220内。通过该沟道把来自数据线600的显示信号电压从源极区210传输到漏极区230，并施加到像素电极800上。

[0184] 若施加到存储电极420上的电压Vst等于或大于阈值电压Vth与显示信号电压Vds的最大值之和，则由于存储电极420起一场效应晶体管栅电极的作用，所以电荷累积层241产生于未掺杂存储区240的表面之下，未掺杂区240邻接漏极区230。电荷累积层241变得能导电并且起一存储电极的作用。

[0185] 图25和26表示施加到LCD上的信号电压波形。将一栅极电压Vg和一显示信号电压Vds分别施加到一选通线和一数据线上，将一公共电压Vcom施加到一公共电压上，而将一存储电压Vst施加到一存储电极线和一存储电极上。

[0186] 在一帧之内，把栅极电压Vg的高电平电压-选通电压按顺序施加到选通线上，将显示信号电压通过数据线施加到接至施加选通电压的选通线的像素上，对像素的液晶电容器充电。数据电压Vds相对于公共电压Vcom的极性可周期性翻转。

[0187] 逐帧重复该过程。

[0188] 如图25和26所示，施加到一条选通线上的栅极电压Vg具有周期性上升的脉冲，而施加到数据线上的显示信号电压Vds相对于公共电压Vcom周期性的翻转其极性。

[0189] 其间，公共电压Vcom是如图25中的直流电压或是如图26中那样具有与栅极电压Vg相同翻转周期的交流电压。根据公共电压Vcom的类型，存储电压Vst的波形可改变。换句话说，若公共电压Vcom是如图5中的直流电压，则存储电压Vst是直流电压，而若公共电压是如图26中的交流电压，则存储电压Vst是交流电压。在后一情况下，最好在公共电压Vcom有低值时存储电压Vst有低值，而在公共电压Vcom有高值时存储电压Vst有高值。

[0190] 在图25和26所示的两种情况下，施加到存储电极420上的存储电压Vst等于或大于阈值电压Vth和显示信号电压Vds最大值之和。

[0191] 图27表示0V、5V和10V显示信号电压下电容Cst随存储电压Vst的变化情况。

[0192] 在显示信号电压是0V的情况下，若存储电压Vst等于或大于TFT的阈值电压3.5V，则形成一存储电容器。该存储电容器的电容是575法拉，它几乎与用金属电极情况下的电容相同。在显示信号电压是5V和10V的情况下，当存储电压Vst分别等于或大于8.5V和13.5V时，形成存储电容Cst，8.5V和13.5V是各个显示信号电压与3.5V之和。与显示电压是0V的情况不同，存储电容Cst的值受存储电压Vst变化的影响。也就是说，当所施加的存储电压Vst具有比3.5V加上显示信号电压Vds更大的值时，存储电容Cst大大增加。
随着存储电压Vst的增大，存储电容Cst的增长率降低，该存储电容接近0V显示信号电压的值。

[0193] 图28表示当显示信号电压Vds是10V、TFT阈值电压是3.5V时10V和14V存储电压Vst的存储电容器充电特性。在施加选通电压的时刻T1开始对像素充电，像素电压Vpixel在很短的时间内达到最大值。像素电压Vpixel在施加截止电压的时刻T2骤然下降。压降△V1和△V2是一反冲电压。

[0194] 如图28所示，若施加到存储电极420上的存储电压Vst是10V，则较之存储电压Vst是14V的情况，像素迅速充电，达到最大值。但是，10V存储电压Vst的压降△V1大于14V存储电压Vst的压降△V2。

[0195] 因此，若存储电压等于或大于TFT阈值电压与显示信号电压最大值之和，则形成存储电容，从而使充电时间延迟，反冲电压减小。

[0196] 如上所述，由于通过施加充分的电压而使未掺杂存储区240可用作存储电容器的一个电极，所以不需要对存储区240进行的额外掺杂步骤。

[0197] 下面，将参见图19到23和图29A到29J描述根据第七和第八实施例的LCD的制造方法。

[0198] 如图29A所示，多晶硅层200形成于绝缘衬底100上。然后，可执行热处理或激光热处理，以改善硅层200的结晶特性。

[0199] 如图29B所示，形成SiNx或SiO2制成的栅极绝缘膜300，其厚度为500～3000[0200] 如图19和29C所示，淀积一条导线的导电层，并对其制作图案，以形成含选通线400、栅电极410、存储电极线430和存储电极420的选通导线。如上所述，从选通线400伸出的栅电极410和从存储电极线430伸出的存储电极420位于硅层200之上。

[0201] 如图21和29D所示，借助作为注入掩模的导线400、410、420和430将离子注入硅层200，使离子扩散以形成源极区210和漏极区230。在该步骤中，形成沟道区220--硅层200与栅电极410相对的部分，并形成存储区240-硅层200与存储电极相对的那部分。沟道220和存储区240未掺杂，存储区240邻接漏极区230。此外，形成邻接存储区240而与漏极区230隔开的分区250和260。

[0202] 如图19和29E所示，形成将要使选通线400、栅电极410、存储电极420和存储电极线430与数据线和极相绝缘的层间绝缘膜500。

[0203] 接着，如图29F所示，去除源极区210和漏极区230之上的栅极绝缘膜300和层间绝缘膜500，以形成接触孔C2。在第八实施例的情况下，无需接触孔C2。

[0204] 如图19和29G所示，淀积象Cr和Mo这样的数据线金属层，并对其制作图案以形成数据线和漏电极620。数据线600和漏电极620分别通过接触孔C1和C2接至源极区210和漏极区230。在第八实施例的情况下，无需漏电极。

[0205] 如图29H和29I所示，淀积钝化膜700，然后蚀刻钝化膜700以形成露出漏电极620的通孔C3。在第八实施例的情况下，去除栅极绝缘膜300、层间绝缘膜500和钝化膜700，以形成露出漏极区230的接触孔C4。

[0206] 如图19和29J所示，淀积由象铟锡氧化物这样的材料制成的透明导电层，并对其制作图案以形成像素电极800。像素电极800与存储电极420相交叠并且通过通孔C3接至漏电极620。在第八实施例的情况下，像素电极800通过接触孔C4直接接至漏极区230。

[0207] 如上所述，由于通过控制施加到存储电极420上的电压可将存储区240用作存储电容器的一个电极，所以存储区240无需掺杂。因此掩模数目减少。

[0208] 参照图28再次论及充电过程，要花费一定时间对像素充电以使其具有最大电压。这可能是由导线和存储电容器的电阻以及存储电容引起的。

[0209] 图30是根据上述第七和第八实施例的等效电路图。只考虑存储区240的电阻。

[0210] 如图21和30所示，选通线G与数据线D相交并与它相绝缘。TFT的栅极端和源极端(g和s)分别接至选通线G和数据线D。液晶电容器LC和存储电容器STG并联接至TFT的漏极端(d)，电阻Rst1接在漏电极(d)和存储电容器STG之间。

[0211] 电阻Rst1取决于电荷运动路径的长度。

[0212] 若将任意电压施加到漏极区230和存储电极420上，则电荷移动到并累积到存储区240。电荷从漏极区230移动到存储区240的距离是存储电极的长度L。由于电阻Rst1正比于该距离而存储电容器的充电时间正比于电阻Rst1，所以需要减少电荷移动距离。

[0213] 下面，将参照图31描述用来减小该长度的实施例。

[0214] 图31是根据本发明第九实施例的LCD布局图，其中仅示出一硅层、一存储电极线、一存储电极和一栅电极。

[0215] 如图31所示，存储电极420的宽度W3小于硅层200的宽度W2，存储电极420的边缘位于硅层200内部。为获得与图21中所示第七实施例结构中相同的存储电容，存储电极420的长度L保持与第七实施例相同，而存储电极420的宽度W3等于图21中硅层200的宽度W0。

[0216] 在该结构中，掺杂后的分区250和260形成于硅层200内而其上、下边位于存储区240的外部。一个分区250接至漏极区230，而另一个分区260与漏极区230隔开。

[0217] 若将存储电压Vst施加到存储电极420上，则电荷累积层240形成于存储区240的表面之下。由于掺杂后的分区250具有比电荷累积层241更小的电阻，所以漏极区230的电荷首先移入分区250，然后沿垂直方向移过累积层241。假定移动距离是存储电极420的宽度W3，由于宽度W3比长度L小，所以电荷移动距离更短，存储区240中的电阻比图21所示第七实施例中的电阻更小。

[0218] 图32表示根据图21中第七实施例和图31中第九实施例的像素充电特性。虚线(a)代表第七实施例中的充电特性，实线(b)代表第九实施例中的充电特性。在存储电容和反冲电压方面两实施例之间无差别，但(b)的充电时间比(a)的充电时间短。

[0219] 图33是第九实施例的等效电路图。

[0220] 如图33所示，分区240的电阻R1接在存储区240的电阻Rst2和TFT的漏电极(d)之间。在该实施例中，存储区240的电阻Rst2因上述原因而减小，而分区240的电阻R1加到电阻Rst2上。

[0221] 即使比存储区240电阻的减少量小，也需减小分区250的电阻R1以缩短充电时间。

[0222] 下面，将参照图34到38描述用来减小分区电阻的实施例。

[0223] 图34是根据本发明第十实施例LCD的布局图，图35是沿图34中的线XXXV-XXXV′所取的断面图。除以下各点不同以外，第十实施例的结构与第九实施例基本相同，这些不同点即为：露出分区250的多个接触孔C11形成于栅极绝缘膜300、层间绝缘膜500和钝化膜700之中并沿水平方向设置，而分区250通过接触孔C11接至ITO像素电极800。

[0224] 在该结构中，由于像素电极800的电阻比掺杂后的分区250小，电荷通过像素电极800在短时间内移至整个分区250，然后移入存储区240。因此，使分区250的电阻较小并且充电时间缩短。

[0225] 图36是根据本发明第十一实施例的LCD布局图，图37是沿图36中的线XXXVII-XXXVII′所取的断面图。除以下各点不同以外，第十一实施例的结构与第九实施例基本相同，这些不同点是：接触孔C12形成于栅极绝缘膜300、层间绝缘膜500和钝化膜700之中，而下侧位于存储区240外部的掺杂后的分区260通过接触孔C12接至像素电极800。

[0226] 在该结构中，电荷通过低电阻像素电极800移向分区250和260。然后，电荷在几乎相同的时间从上分区250和下分区260移至存储区240。因此，电荷移动距离变成存储区240宽度的一半，电阻减小，充电时间缩短。

[0227] 图38是根据第十一实施例的等效电路图，表示出一存储电容器STG和电阻元件。

[0228] 在图38中，R2和R3是上分区的电阻和下分区的电阻，Rst3和Rst4是存储区240上半区的电阻和存储区240下半区的电阻。假定图36中的结构与图31中的结构相同，则Rst3＝Rst4＝1/2Rst2，而R2＝R1。假定下分区260的电阻类似上分区250的电阻，则R3＝R2＝R1，总电阻变成1/2R1+1/4rST2。因此，第十一实施例中的总电阻相对于第九实施例中的电阻充分减小。

[0229] 下面，将参照图39和40描述根据第十二和第十三实施例的结构。在这些结构中，分区250和260的电阻变得低于以上实施例的电阻。

[0230] 图39和40是根据本发明第十二和第十三实施例的LCD布局图。

[0231] 如图39所示，露出掺杂后下分区260的多个接触孔C13形成于栅极绝缘膜300、层间绝缘膜500和钝化膜700之中，并且沿水平方向设置，分区260通过接触孔C13接至ITO像素电极800。

[0232] 其间，在图40中，露出上分区250的多个接触孔C11和露出下分区260的多个接触孔C13形成于栅极绝缘膜300、层间绝缘膜500和钝化膜700之中。掺杂后的上分区250和下分区260通过接触孔C11和C13接至ITO像素电极800。

[0233] 如上所述，由于其电阻低于分区250和260电阻的像素电极800变成电荷移动路径，所以可以减小电阻。

[0234] 如41和46表示具有将分区接至像素电极的金属图案的结构。在这些结构中，将电荷引至电阻比分区低的金属图案上。

[0235] 图41是根据本发明第十四实施例LCD的布局图，图42是沿图41中的线XLIII-XLII′所取的断面图。第十四实施例的结构类似于第十三实施例的结构。

[0236] 如图41所示，金属图案630形成于层间绝缘膜500上，并与掺杂后分区250和260以及存储电极420相交叠。金属图案630通过多个接触孔C14和C15接至上分区250和下分区260，多个接触孔C14和C15做在栅极绝缘膜300和层间绝缘膜500之中。在该实施例中，像素电极并不与存储电极420和金属图案630相交叠。

[0237] 由于金属图案630的电阻比像素电极800的小，所以该实施例的总电阻小于第十三实施例的总电阻。此外，由于存储电极420、层间绝缘膜500和金属图案630形成又一存储电容器，所以总存储电容增大。

[0238] 图43和44是根据本发明第十五实施例的LCD布局图和断面图。

[0239] 如图43和44所示，金属图案640和650形成于掺杂后的分区250和260之后，并且分别通过多个接触孔C14和C15接至上分区250和下分区260，多个接触孔C14和C15制作于栅极绝缘膜300和层间绝缘膜500之中。

[0240] 在该实施例中，分区250和260的电阻可象第十四实施例那样减小。但是，由于金属图案640和650并未与存储电极420相交叠，所以无法由存储电极420与金属图案640和650形成额外的存储电极。

[0241] 图45是根据本发明第十六实施例的LCD布局图，图46是沿图45中的线XLVI-XLVI′所取的断面图。

[0242] 若ITO像素电极800与存储电极240相交叠，则第十六实施例中的结构和作用与第十四实施例基本相同。

[0243] 除以下不同点之外，根据第九到第十六实施例的LCD制造方法与根据第一到第八实施例的方法相同，不同点在于：存储电极420形成于硅层200边缘的内部，而在形成数据线600的步骤中形成金属图案630、640和650。

[0244] 图47是根据本发明第十七实施例的LCD布局图，图48是沿图47中的线XLVIII-XLVIII′所取的断面图。

[0245] 如图47和48所示，多晶硅层200形成于绝缘衬底100上，SiO2或SiNx制成的栅极绝缘膜300形成于硅层200和衬底100上，厚度为500～3000

[0246] 与硅层200相交的选通线400形成于栅极绝缘膜300上并且沿水平方向延伸。与硅层200相交的选通线400的一部分410是一栅电极。由与选通线400相同的层制成的存储电极线430形成于栅极绝缘膜300上并且平行于选通线400设置。存储电极线430的一部分变成存储电极420。

[0247] 可将选通线400、栅电极410、存储电极420和存储电极线430制成双叠层膜或多叠层膜。

[0248] 将硅层200分为几个区。硅层200位于栅电极410对面的未掺杂部分是沟道区220，硅层200位于沟道区220两侧的掺杂部分是源极区210和漏极区230。

[0249] 厚度为500～2500 的第一绝缘膜51和52形成于含选通线400、栅电极410、存储电极420和存储电极线430的导线上。第一绝缘膜51和52可以是多叠层膜。

[0250] 金属图案61和62形成于绝缘膜51和52上。形成于与存储电极420相对的第一绝缘膜52上的金属图案62起存储电容器另一电极的作用。对第一绝缘膜51和52以及金属图案61和62制作图案，形状与导线400、410、420和430的相同。

[0251] 第二绝缘膜，即层间绝缘膜500形成于第一绝缘膜51和52以及栅极绝缘膜300上，而露出源极区210和漏极区230的接触孔C1和C2形成于层间绝缘膜500和栅极绝缘膜500之内。

[0252] Ti或TiN制成的数据线600形成于层间绝缘膜500上并沿垂直方向设置。源电极610从数据线600伸出，并且通过接触孔C1接至源极区210。漏电极620形成于源电极610对面，并且通过接触孔C2接至漏极区230。

[0253] 钝化膜700覆盖数据线600、源电极610和漏电极620，并且有一露出漏电极620的接触孔C3。露出存储电容器金属图案62的通孔C16形成于钝化膜700和层间绝缘膜500之中。

[0254] 透明像素电极800形成于钝化膜700并且位于数据线600和选通线400所包围的一个像素内部。像素电极800通过接触孔C3接至漏电极620，而通过通孔C16接至一存储电容器的金属图案62。

[0255] 可以把存储电极420、第一绝缘膜52和金属图案62制成一多叠层膜。以下将参照图49来描述它。

[0256] 图49是图48中部分P的放大断面图，表示该多叠层结构。

[0257] 如图49所示，由一选通导线的金属制成并且形成于栅极绝缘膜300上的存储电极420是一个双叠层膜，它包括铝膜421和钛膜422。

[0258] 形成于存储电极420上的第一绝缘膜52具有包括SiO2膜152和SiNx膜252多叠层结构，或具有包括SiO2膜152、SiNx膜252和SiO2膜352的三叠层结构。

[0259] 此外，形成于第一绝缘膜52上的金属图案62具有含一下膜162和一上膜262的双叠层结构，或具有多叠层结构。双叠层结构的上膜262或多叠层结构的最上层膜由蚀刻率比第一绝缘膜500和象Cr、Mo或Nd这样钝化膜700小的材料制成。

[0260] 金属图案62接触像素电极800。

[0261] 上述结构可用于这样一种模式，其中前一像素的选通线与一像素电极相交叠，并且起一存储电容器一个电极的作用。以下将参照图50和51描述它。

[0262] 图50是根据本发明第十八实施例的LCD布局图，图51是沿图50中的线LI-LI′所取的断面图。

[0263] 在该实施例中，前一选通线的一部分起一存储电极的作用。

[0264] 如图50和51所示，一存储电容器包括第一存储电极440、存储电容器的绝缘膜54和第二存储电极64，第一存储电极440是前一选通线401的一部分，绝缘膜54形成于第一存储电极440上。像素电极800通过通孔C16接至第二像素电极64，通孔C16形成于钝化膜700和绝缘膜500之中。

[0265] 除了以下不同点之外，本实施例的结构与第十七实施例的结构相同，不同点在于：前一选通线401和像素电极800相互交叠，形成一存储电容器。

[0266] 由于一存储电容器的绝缘膜54厚度为500 所以存储电容器可增大。

[0267] 下面，将参照图47、52A到52K描述根据本发明第十七实施例的LCD制造方法。

[0268] 如图52A所示，多晶硅层200形成于绝缘衬底100上。可进行热处理或激光热处理以改善硅层200的结晶特性。

[0269] 如图52B所示，SiO2或SiOx制成的栅极绝缘膜300形成于硅层200和衬底100上，厚度为500～3000

[0270] 如图47和52C所示，淀积A1制成的选通导线的导电膜402。按顺序在其上淀积厚度为500～3000 的第一绝缘膜50和存储电容器金属膜60。通过按顺序淀积Al膜和Ti膜，可以将导电膜402制成双叠层结构，而可以将第一绝缘膜50制成含SiO2膜或SiOx膜的双叠层结构，或制成含SiO2、SiOx和SiO2的多叠层结构。此外，可将金属模60制成多叠层结构，而金属膜60的最上层可以由Mo、Nd或Cr制成，这些材料的蚀刻率相对于ITO的蚀刻剂来说较小。

[0271] 如图47和52D所示，同时对导电膜402、第一绝缘膜50和金属膜60制作图案，以形成包括选通线400、栅电极410、存储电极420和存储电极线430的导线。因此，绝缘膜图案和金属膜图案与该导线的图案相同。在该步骤中，存储电容器由存储电极420、第一绝缘膜图案52和存储电容器的金属图案62制成。

[0272] 如图52E所示，借助作为注入掩模的导线将离子注入硅层200中，形成源极区210和漏极区230。

[0273] 如图52F和52G所示，淀积第二绝缘膜500。在栅极绝缘膜300和第二绝缘膜500中形成接触孔C1和C2，接触孔C1和C2露出源极区210和漏极区230。若需要露出栅电极410的任意接触孔，则通过三步形成露出源极区210和漏极区230的接触孔C1和C2。以后将参照图53A到53C详细描述它。

[0274] 如图47和52H所示，淀积诸如Ti或TiN之类数据导线的金属层，并对其制作图案以形成数据线600、源电极610和漏电极620。源电极610和漏电极620分别接至源极区210和漏极区230。

[0275] 如图52I所示，淀积钝化膜700。钝化膜700由蚀刻率与第二绝缘膜500相同的材料制成。

[0276] 接着，如图52J所示，蚀刻钝化膜700和第二绝缘膜500，形成接触孔C3和通孔C16，接触孔C3露出漏电极620，通孔C16露出一存储电容器的金属图案62。在该步骤中，由于形成于金属图案62之上的绝缘层500和700比形成于漏电极620之上的绝缘层700厚，可以对漏电极620之上的绝缘层700进行过度蚀刻。

[0277] 如图47和52K所示，淀积一铟锡氧化物层，并且对其制作图案以形成像素电极800。像素电极800通过接触孔C3接至漏电极620，而通过通孔C16接至金属图案62。如上所述，由于金属图案62的最上层由相对于ITO蚀刻剂来说具有低蚀刻率的材料制成，所以该层可以是阻蚀刻层。因此，可以在存储电极420之上形成均匀厚度的第一绝缘膜52。
此外，由于漏电极620由Ti或TiN制成，所以甚至在ITO蚀刻剂通过过度蚀刻的接触孔C3渗到漏电极620中时，也不易发生漏电极腐蚀的现象。

[0278] 以下将参照图53A到53C详细描述根据图52G形成露出一源极区和一漏极区的接触孔的步骤。

[0279] 如图53A到53C所示，蚀刻源极区210、漏极区230和金属图案61之上的第二绝缘膜500，露出位于栅电极410之上的金属图案61，蚀刻所露出的金属图案61，露出第一绝缘膜51。蚀刻露出的第一绝缘膜51和栅极绝缘膜300，露出栅电极410、源极区210和漏极区230。

[0280] 若需要将数据导线接至选通导线，则形成栅电极之上的接触孔C5。

[0281] 在该实施例中，由于存储电容器的一个电极由选通导线的金属图案制成，所以无需离子掺杂步骤。此外，由于在形成选通导线的同时形成存储电容器，所以无需任何额外的步骤。

[0282] 如本发明各实施例中所述，可以形成存储电容器而无需额外步骤。可以获得足够的存储电容，减小像素的电容偏差，原因在于可将存储电容器的电介质层厚度制作得很薄。此外，缩短了将显示信号电压充入像素的充电时间。

[0283] 附图和说明书中，已经公开了本发明的典型优选实施例，尽管使用了特殊的术语，不过只是在一般和说明的意义上使用它们，而并不为了限制，以下的权利要求书中表示出本发明的范围。