显示装置和显示装置的制造方法

摘要

本发明提供一种显示装置和显示装置的制造方法，该显示装置在基板上形成有薄膜晶体管，作为上述薄膜晶体管，具有覆盖栅电极而形成于上述基板上的氮化硅膜上选择性地形成的氧化硅膜，还具有至少包含形成于上述氧化硅膜的上表面的伪单晶层或者多晶层的半导体层，在该半导体层的上表面隔着接触层而形成漏电极和源电极，上述伪单晶层或者多晶层是通过非晶硅层的结晶化而形成的，并且包含由其周侧壁面与其下层的上述氧化硅膜的周侧壁面间不具有台阶而连续的结构构成的部分。

权利要求

1.一种显示装置，在基板上形成有薄膜晶体管，其特征在于，作为上述薄膜晶体管，具有在覆盖栅电极而形成于上述基板上的氮化硅膜上选择性地形成的氧化硅膜，还具有至少包含形成于上述氧化硅膜的上表面的伪单晶层或者多晶层的半导体层，隔着接触层而在该半导体层的上表面形成有漏电极和源电极，上述伪单晶层或者多晶层通过非晶硅层的结晶化而形成，并且包含由其周侧壁面与其下层的上述氧化硅膜的周侧壁面间不具有台阶而连续的结构构成的部分。

2.根据权利要求1所述的显示装置，其特征在于，在基板表面上，在显示区域的各像素和上述显示区域的周边电路上分别形成有薄膜晶体管，权利要求1所述的薄膜晶体管是形成在上述周边电路上的薄膜晶体管。

3.根据权利要求2所述的显示装置，其特征在于，形成于上述显示区域的像素上的薄膜晶体管具有：覆盖栅电极而形成于上述基板上的氮化硅膜；

形成在上述氮化硅膜的上表面的非晶硅层；以及隔着接触层而形成于该非晶硅层的上表面的漏电极和源电极。

4.根据权利要求1所述的显示装置，其特征在于，该显示装置具有开关元件，该开关元件通过时分驱动向担任红色(R)、绿色(G)、蓝色(B)的各像素提供视频信号，上述开关元件由权利要求1所述的薄膜晶体管构成。

5.一种显示装置的制造方法，在显示装置的基板上具有薄膜晶体管，作为该薄膜晶体管，具有在覆盖栅电极而形成的氮化硅膜上选择性地形成的氧化硅膜，还具有至少包含形成于上述氧化硅膜的上表面的伪单晶层或者多晶层的半导体层，在该半导体层的上表面隔着接触层而形成有漏电极和源电极，上述伪单晶层或者多晶层通过非晶硅层的结晶化而形成，该制造方法的特征在于，具有：

依次连续形成上述氮化硅膜、上述氧化硅膜和上述非晶硅层的工序；

选择性对上述非晶硅层进行结晶化来形成上述伪单晶层或者多晶层的工序；以及使上述伪单晶层或者多晶层残留，当对上述非晶硅层进行蚀刻时，对被定位于该非晶硅层的下层的氧化硅膜也进行蚀刻的工序。

说明书

显示装置和显示装置的制造方法

技术领域

[0001] 本发明涉及显示装置，尤其涉及在基板上形成有薄膜晶体管的显示装置。 背景技术

[0002] 作为这种显示装置存在如下构成的装置：在其基板面上，在显示区域的各像素上形成有用于选择像素的薄膜晶体管，并且在该显示区域的周边形成有用于驱动上述各像素的周边电路，且该周边电路具有多个薄膜晶体管。

[0003] 而且，当制造该显示装置时，为了实现其高效化，通常并列形成用于选择像素的薄膜晶体管和周边电路的薄膜晶体管。

[0004] 另外还已知如下技术：在用于选择像素的薄膜晶体管上形成以非晶硅(a-Si)为半导体层的结构，并在周边电路的薄膜晶体管上形成以多晶硅为半导体层的结构，其中多晶硅例如利用伪单晶化技术对非晶硅进行结晶化而形成。 这是由于在以多晶硅为半导体层的情况下，可以获得移动性优良的薄膜晶体管。

[0005] 众所周知，这种情况下，在以非晶硅为半导体层的薄膜晶体管上使用氮化硅膜作为该栅极绝缘膜；在以多晶硅为半导体层的薄膜晶体管上使用氧化硅膜作为该栅极绝缘膜，这样可以提高各薄膜晶体管的特性。

[0006] 在下面的专利文献1中公开了由这样的结构形成的显示装置及其制造方法。 [0007] [专利文献1]日本特开平5-107560号公报

发明内容

[0008] 但是上述专利文献1所示的显示装置在其基板的主面上形成了像素选择用的薄膜晶体管和周边电路的薄膜晶体管的栅电极之后，还在该基板的周面上覆盖上述栅电极，首先形成氮化硅膜。

[0009] 然后在该氮化硅膜的上表面形成氧化硅膜，对该氧化硅膜进行选择性蚀刻，在周边电路的形成区域上残留该氧化硅膜。

[0010] 然后在上述基板的主面上形成非晶硅层，在该非晶硅层的上述周边电路上的各薄膜晶体管的半导体层的形成区域上选择性地进行结晶化来形成多晶硅膜。 [0011] 由此，在对上述氧化硅膜进行选择性蚀刻时，存在异物会进入或污染该氧化硅膜和氮化硅膜的不良情况。

[0012] 另外，上述专利文献1所示的显示装置可以推定为上述氧化硅膜会形成到周边电路的形成区域上，例如在实现薄膜晶体管的栅电极与漏电极(源电极)的电连接的情况下，存在该连接的可靠性降低的不良情况。

[0013] 即薄膜晶体管的栅电极与漏电极(源电极)的电连接是利用通过分别形成于所层叠的氮化硅膜和氧化硅膜上的通孔而形成的金属膜来进行的。 在这种情况下，形成上述通孔时上述氮化硅膜在氧化硅的下层被根切(under cut)，由于在该通孔的侧壁面上形成的台阶，上述金属膜容易发生断裂。

[0014] 本发明的目的在于提供一种具有使栅极绝缘膜避免异物侵入或污染的薄膜晶体管的显示装置。

[0015] 本发明的目的还在于提供一种使通过通孔的电连接的可靠性得以提高的显示装置。

[0016] 下面，简单说明本申请公开的发明中具有代表性的发明概要。 [0017] (1)本发明的显示装置例如在基板上形成有薄膜晶体管，其特征在于，作为上述薄膜晶体管，具有在覆盖栅电极而形成于上述基板上的氮化硅膜上选择性地形成的氧化硅膜，还具有至少包含形成于上述氧化硅膜的上表面的伪单晶层或者多晶层的半导体层，构成为在该半导体层的上表面隔着接触层而形成漏电极和源电极，上述伪单晶层 或者多晶层是通过非晶硅层的结晶化而形成的，并且包含由其周侧壁面与其下层的上述氧化硅膜的周侧壁面间不具有台阶而连续的结构构成的部分。

[0018] (2)本发明的显示装置例如特征在于，在基板表面上显示区域的各像素和上述显示区域的周边电路上分别形成有薄膜晶体管，(1)所述结构的薄膜晶体管是形成在上述周边电路上的薄膜晶体管。

[0019] (3)本发明的显示装置例如特征在于，以(2)的结构为前提，形成于上述显示区域的像素上的薄膜晶体管具有：覆盖栅电极而形成于上述基板上的上述氮化硅膜；形成在上述氮化硅膜的上表面的非晶硅层；以及隔着接触层而形成于该非晶硅层的上表面的漏电极和源电极。

[0020] (4)本发明的显示装置例如特征在于，该显示装置具有开关元件，该开关元件通过时分驱动向担任红色(R)、绿色(G)、蓝色(B)的各像素提供视频信号，上述开关元件由(1)所示的薄膜晶体管构成。

[0021] (5)本发明的显示装置的制造方法，例如在显示装置的基板上具有薄膜晶体管，作为该薄膜晶体管，具有在覆盖栅电极而形成的氮化硅膜上选择性地形成的氧化硅膜，还具有至少包含形成于上述氧化硅膜的上表面的伪单晶层或者多晶层的半导体层，在该半导体层的上表面隔着接触层而形成漏电极和源电极，上述伪单晶层或者多晶层是通过非晶硅层的结晶化而形成的，该制造方法的特征在于，具有：依次连续形成上述氮化硅膜、上述氧化硅膜和上述非晶硅层的工序；选择性对上述非晶硅层进行结晶化，形成上述伪单晶层或者多晶层的工序；以及残留上述伪单晶层或者多晶层，在对上述非晶硅层进行蚀刻时，还对定位于该非晶硅层的下层的氧化硅膜也进行蚀刻的工序。 [0022] 并且本发明不限于上述结构，可以在不脱离本发明的技术思想的范围内进行各种变更。

[0023] 如上构成的显示装置可以获得具有避免异物侵入或污染栅极绝缘膜的薄膜晶体管的显示装置。

[0024] 另外，如上构成的显示装置可以提高通过通孔实现的电连接的可靠性。 附图说明

[0025] 图1是表示形成在本发明的显示装置的基板上的薄膜晶体管的一个实施例的剖面图。

[0026] 图2是表示本发明的显示装置的一个实施例的概要结构图。

[0027] 图3 A到图3E是表示形成在本发明的显示装置的基板上的薄膜晶体管的制造方法的一个实施例的工序图，是与图4一起表示整个工序的图。

[0028] 图4A到图4C是表示形成在本发明的显示装置的基板上的薄膜晶体管的制造方法的一个实施例的工序图，是与图3一起表示整个工序的图。

[0029] 图5A到图5D是表示形成在现有的显示装置的基板上的薄膜晶体管的制造方法的一个例子的工序图，是与图6一起表示整个工序的图。

[0030] 图6A到图6C是表示形成在现有的显示装置的基板上的薄膜晶体管的制造方法的一个例子的工序图，是与图5一起表示整个工序的图。

[0031] 图7是说明现有的显示装置的不良情况的说明图。

[0032] 图8是表示本发明的显示装置的其他实施例的说明图。

[0033] 具体实施方式

[0034] 下面使用附图说明本发明的显示装置的实施例。

[0035] (显示装置的概要结构)

[0036] 图2是例如以液晶显示装置为例表示本发明的显示装置的概要俯视图。 [0037] 图2中，该液晶显示装置以隔着液晶层而相对配置的例如由玻璃构成的基板SUB1、SUB2作为外围器件(封装)，该液晶层通过未图示的密封材料而被密封在上述基板SUB1和SUB2之间。

[0038] 例如在基板SUB1的液晶侧的面上形成有在图中x方向上延伸而 在y方向并列设置的栅极信号线GL和在图中y方向上延伸而在x方向并列设置的漏极信号线DL。 [0039] 而且将通过一对相邻的栅极信号线GL和一对相邻的漏极信号线DL围绕的区域作为像素区域，通过在这些像素区域配置为矩阵状的集合体来构成液晶显示区域AR。 [0040] 栅极信号线GL例如在图中左侧端与扫描信号驱动电路V相连。 例如以从图中上段朝下段再返回上段的顺序向栅极信号线GL提供来自上述扫描信号驱动电路V的扫描信号。

[0041] 漏极信号线DL例如在图中下侧端与视频驱动电路He相连。 按照上述扫描信号的提供定时向漏极信号线DL提供来自上述视频驱动电路He的视频信号。 [0042] 并且上述扫描信号驱动电路V和视频信号驱动电路He通过分别具有多个薄膜晶体管TFT1的电路构成。

[0043] 另外，如放大图中实线框α内表示的图A所示，上述像素区域具有：通过来自栅极信号线GL的扫描信号的提供而导通的薄膜晶体管TFT2；通过该导通的薄膜晶体管TFT2而被提供来自漏极信号线DL的视频信号的像素电极PX；以及连接在该像素电极PX和栅极信号线GL之间的电容元件Cadd，其中该栅极信号线GL与该像素电极PX相邻接，且不是来驱动上述薄膜晶体管TFT2的栅极信号线。

[0044] 上述像素电极PX例如与在基板SUB2的液晶侧的面上共同形成于各像素区域的对置电极(未图示)之间产生电场。

[0045] 如上构成的液晶显示装置在基板SUB1上的结构的制造中，通常上述扫描信号驱动电路V和视频信号驱动电路He与像素区域的结构并行形成，由此，上述薄膜晶体管TFT1和薄膜晶体管TFT2也并行形成。

[0046] 此处在该实施例中，形成于上述扫描信号驱动电路V和视频信号驱动电路He中的薄膜晶体管TFT1和形成于像素区域的薄膜晶体管TFT2中，在它们的栅极绝缘膜和半导体层上存在材料和结构上的不同，因此对前者的薄膜晶体管赋予TFT1的符号，对后者的薄膜晶体 管赋予TFT2的符号加以区别。

[0047] (半导体装置的结构)

[0048] 图1是表示形成于本发明的显示装置的薄膜晶体管的一个实施例的构成图。 [0049] 在图1中，图中左侧描绘的薄膜晶体管TFT1是形成于上述扫描信号驱动电路V和视频信号驱动电路He等的周边电路上的薄膜晶体管，其半导体层包含例如使非晶硅层伪单晶化的伪单晶层(图中符号4a所表示的)。另外，图中右侧描绘的薄膜晶体管TFT2是形成于像素区域的薄膜晶体管，该半导体层由非晶硅层(图中符号5所表示的)构成。 [0050] 薄膜晶体管TFT1构成如下。即，例如在由玻璃等构成的基板SUB1的表面形成栅电极GT1，以覆盖该栅电极GT1的方式形成氮化硅膜(SiN膜)2。 该氮化硅膜2是一直形成到薄膜晶体管TFT2的形成区域上的膜。

[0051] 在上述氮化硅膜2的上表面跨该栅电极GT1而选择性地形成有氧化硅膜(SiO2膜)3，进而重叠于该氧化硅膜3的上表面而形成例如使非晶硅层(图3中用符号4表示)伪单晶化的伪单晶层4a。在此，上述氧化硅膜3与伪单晶层4a的周边的各侧壁面(图中用箭头Q表示)连续形成，成为没有台阶的结构。 这表示上述氧化硅膜3仅形成在伪单晶层4a的下层，而并不进一步向外平面延伸，后面将叙述这种效果。

[0052] 然后，层叠在上述伪单晶层4a上而形成岛状的非晶硅层5。

[0053] 该非晶硅层5的上表面，在平面观察的情况下，前端部与上述栅电极GT1重叠，形成有彼此分离而配置的漏电极DT和源电极ST，使高浓度n型非晶硅层7(图中用符号7a表示)形成在该漏电极DT和上述非晶硅层5的界面上，并使高浓度n型非晶硅层7(图中用符号7b表示)形成在该源电极ST和上述非晶硅层5的界面上。

[0054] 然后，在如上形成的薄膜晶体管TFT1的上表面覆盖氮化硅膜8。 该氮化硅膜8是一直形成到薄膜晶体管TFT2的形成区域上的膜。

[0055] 另一方面，薄膜晶体管TFT2构成如下。在上述玻璃基板SUB1的表面形成有栅电极GT2，覆盖该栅电极GT2而形成上述氮化硅膜(SiN膜)2。

[0056] 在上述氮化硅膜2的上表面跨该栅电极GT2而呈岛状形成上述非晶硅层5。 [0057] 该非晶硅层5的上表面，在俯视观察的情况下，在前端部与上述栅电极GT2重叠，形成有彼此分离而配置的漏电极DT2和源电极ST2，使高浓度n型非晶硅层7(图中用符号7c表示)形成在该漏电极DT2和上述非晶硅层5的界面上，并使高浓度n型非晶硅层7(图中用符号7d表示)形成在该源电极ST2和上述非晶硅层5的界面上。 [0058] 而且，在如上形成的薄膜晶体管TFT1的上表面覆盖着上述氮化硅膜8。 [0059] 并且图1所示的薄膜晶体管TFT1的伪单晶层4a也可以替代为多晶层。 这也可以获得相同的特性。

[0060] 另外，薄膜晶体管TFT1做成了在上述伪单晶层4a上层叠了非晶硅层5的结构，然而也可以做成不形成该非晶硅层5的结构。

[0061] (半导体装置的制造方法)

[0062] 图3和图4是表示图1所示的薄膜晶体管TFT1、TFT2的制造方法的一个实施例的工序图。图中左侧表示薄膜晶体管TFT1的形成区域，右侧表示薄膜晶体管TFT2的形成区域。 下面按工序进行说明。

[0063] 工序1(图3(a))

[0064] 例如准备由玻璃构成的基板SUB1，在该基板SUB1的一个表面上使用溅射法例如把MoW等金属膜形成为50nm～150nm。之后使用光刻技术下的选择蚀刻法形成栅电极GT1、GT2。

[0065] 工序2(图3(b))

[0066] 在上述基板1的表面还覆盖上述栅电极GT1、GT2，将氮化硅膜(SiN膜)2形成为大约300nm。 接着把氧化硅膜(SiO2膜)3形成为大约25nm。 进而将非晶硅层(a-Si膜)4形成为50～150nm。

[0067] 这些氮化硅膜2、氧化硅膜3和非晶硅层4各自的成膜例如是使 用CVD(Chemical Vapor Deposition)装置连续进行的。 通过这样使用同一装置连续形成氮化硅膜2、氧化硅膜3和非晶硅层4，从而可以获得大幅降低异物侵入或污染这些膜各自的界面、膜中的效果。

[0068] 工序3(图3(c))

[0069] 在上述非晶硅层4的形成区域中，在相当于周边电路的薄膜晶体管TFT1的半导体层的形成区域的部位上，例如使用伪单晶技术选择性地进行激光退火，从而形成使上述非晶硅层4变质后的伪单晶层4a。

[0070] 这种情况下，作为其他实施例，不限于变质为上述伪单晶层4a，也可以形成多晶化后的多晶层。

[0071] 工序4(图3(d))

[0072] 在上述非晶硅层4(包含伪单晶层4a)上的整个区域形成光致抗蚀剂膜(未图示)，通过光刻技术仅残留上述伪单晶层4a上的光致抗蚀剂膜，去除其它区域上的光致抗蚀剂膜。

[0073] 接着以残留的光致抗蚀剂膜作为掩膜，对从该掩膜露出的上述非晶硅层4(不包含伪单晶层4a)进行例如干蚀刻。 进而对从上述掩膜露出的氧化硅膜3进行干蚀刻或者湿蚀刻。

[0074] 然后例如进行氧等离子体下的灰化或利用剥离剂来去除上述残留的光致抗蚀剂膜。

[0075] 通过这样进行处理，从而在周边电路的形成区域上成为形成有氧化硅膜3的状态，该氧化硅膜3作为形成于该区域上的薄膜晶体管(以伪单晶层4a为半导体层)的栅极绝缘膜。另一方面，作为薄膜晶体管TFT2(以a-Si为半导体层)的栅极绝缘膜的氮化硅膜2露出在像素的形成区域上。

[0076] 工序5(图3(e))

[0077] 在基板1的表面上形成大约150nm的非晶硅层(a-Si膜)5，接着形成20～50nm的高浓度n型非晶硅层(a-Si膜)7。

[0078] 这些非晶硅层5和高浓度n型非晶硅层7各自的成膜是例如使用CVD(Chemical Vapor Deposition)装置连续进行的。

[0079] 工序6.(图4(a))

[0080] 通过光刻技术下的蚀刻法使非晶硅层5和高浓度n型非晶硅层7的层叠体在各薄膜晶体管TFT的半导体层形成区域上残留并在其它区域去除。

[0081] 由此，周边电路上的薄膜晶体管TFT1的部分构成为在上述伪单晶层4a上依次层叠了非晶硅层5和高浓度n型非晶硅层7。

[0082] 工序7.(图4(b))

[0083] 在基板1的表面例如形成以Al(铝)为主材料的金属膜，通过利用光刻技术进行的选择蚀刻来形成周边电路形成区域的薄膜晶体管TFT1的漏电极DT1和源电极ST1，并且形成像素区域的薄膜晶体管TFT2的漏电极DT2和源电极ST2。

[0084] 进而，对各薄膜晶体管TFT1、TFT2的漏电极DT1、DT2和源电极ST1、ST2之间的各高浓度n型非晶硅层7进行过蚀刻，使其下层的非晶硅层5充分地露出。 由此上述高浓度n型非晶硅层7形成于漏电极DT1、DT2与非晶硅层5之间、以及源电极ST1、ST2与非晶硅层5之间(分别用符号7a、7c、7b、7d表示)而作为接触层发挥作用。 [0085] 工序8(图4(c))

[0086] 然后例如使用CVD法在玻璃基板1的表面形成氮化硅膜(SiN膜)8。 该氮化硅膜8覆盖各薄膜晶体管TFT而形成，例如作为保护膜发挥作用。

[0087] (与现有结构的比较)

[0088] 图5、6是表示现有的薄膜晶体管TFT1、TFT2的制造方法的一个例子的工序图，是与图3、4对应描绘出的图。 图5、6所示的材料中，与图3、4中相同符号的部分表示与图3、4所示的材料相同的部分。

[0089] 因此在图5、6的说明中仅说明与图3、4不同的结构，省略对与图3、4相同的结构的说明。

[0090] 首先，如图5(b)所示，在形成了氮化硅膜2之后，形成氧化硅 膜3，选择性去除该氧化硅膜3，例如在周边电路的形成区域上残留该氧化硅膜3。

[0091] 而且在其之后对非晶硅层4进行成膜，在周边电路上相当于薄膜晶体管TFT1的半导体层形成区域的部位上选择性进行激光退火，从而形成使上述非晶硅层5变质后的伪单晶层4a。

[0092] 由此可知，在氮化硅膜2、氧化硅膜3和非晶硅层4分别成膜的过程中进行氧化硅膜3的选择蚀刻的工序，从而没有进行例如同一CVD装置下的连续成膜。 [0093] 与此不同，在本实施例中，如图3(b)所示连续进行氮化硅膜2、氧化硅膜3和非晶硅层4各自的成膜，可利用例如同一CVD装置来成膜，可以不在各膜或膜的界面上产生异物的侵入或污染，能形成具有电可靠性的栅极绝缘膜。

[0094] 另外如图6(a)所示，在对非晶硅层5成膜之后，对该非晶硅层5进行选择蚀刻以使得各薄膜晶体管成为岛状。

[0095] 这种情况下，在周边电路所具有的薄膜晶体管TFT1中，对上述非晶硅层5与其下层的非晶硅层4一起进行选择蚀刻，而不对该非晶硅层4下层的氧化硅膜3进行蚀刻。 [0096] 因此，上述氧化硅膜3形成为从薄膜晶体管TFT1的半导体层(伪单晶层4a、非晶硅层5)突出，例如形成为遍及周边电路的形成区域。

[0097] 因此，在各个薄膜晶体管TFT1中，例如欲实现通过栅电极GT1和漏电极DT1(或源电极ST1)的通孔的连接的情况下，将在氮化硅膜2与氧化硅膜3的依次层叠体上形成上述通孔。

[0098] 这种情况下，当在氮化硅膜2与氧化硅膜3的依次层叠体上形成上述通孔时，如其剖面图即图7所示，氮化硅膜2将在氧化硅膜3下方被根切。 换言之，形成于氮化硅膜2的通孔的内壁面相比形成于氧化硅膜3的通孔的内壁面要被过蚀刻。 [0099] 因此，当通过这种通孔形成基于金属膜的布线的情况下，无法避免在该通孔的内壁面易于产生该金属膜的断裂的结构。

[0100] 与此不同，本实施例中如图4(a)所示，在周边电路的形成区域 上形成有氧化硅膜3的部分仅形成于各薄膜晶体管TFT1的半导体层(伪单晶层4a、非晶硅层5)的下层，因而不会在上述那样例如栅电极GT1和漏电极DT1(或源电极ST1)的通孔形成部位上形成上述氧化硅膜3，而仅为氮化硅膜2。因而可获得该通孔的内壁面形成为没有台阶的连续的面的效果。

[0101] (其他实施例)

[0102] 在上述实施例中，把具有使非晶硅层伪单晶化后的半导体层的薄膜晶体管TFT1组装到驱动像素的周边电路中。

[0103] 但是当通过漏极信号线DL把视频信号提供到分别担任红色(R)、绿色(G)、蓝色(B)的像素上的时候，在组装了用于通过时分割进行该提供的时分割用开关SW(R)、SW(G)、SW(B)的显示装置中，也可以把上述薄膜晶体管TFT1应用于该时分割用开关SW(R)、SW(G)、SW(B)中。

[0104] 图8是表示在显示区域AR的例如图中下侧，配置有上述时分割用开关SW(R)、SW(G)、SW(B)的显示装置的概要的俯视图。

[0105] 在显示区域AR的各像素中，例如图中y方向上并列设置的各像素负责共同的颜色，从图中左侧朝右侧担任红色(R)、绿色(G)、蓝色(B)，依次如上进行重复。 [0106] 从漏极信号线DLc通过时分割用开关SW(R)向负责图中的红(R)的像素上公共的漏极信号线DL(图中用DL(R)表示)提供视频信号。 另外，从漏极信号线DLc通过时分割用开关SW(G)向负责图中的绿(G)的像素上公共的漏极信号线DL(图中用DL(G)表示)提供视频信号。 进而，从漏极信号线DLc通过时分割用开关SW(B)向负责图中的蓝(B)的像素上公共的漏极信号线DL(图中用DL(B)表示)提供视频信号。 [0107] 上述时分割用开关SW(R)、SW(G)、SW(B)向它们的栅电极提供信号，从而例如以该顺序交替切换导通，通过漏极信号线DLc的视频信号按照该导通的定时，被提供到所对应的各漏极信号线DL。

[0108] 如上构成的显示装置可以做成能够从视频信号驱动电路(参见图2)通过一根漏极信号线DLc，向3根漏极信号线DL分别提供视频信号的结构。

[0109] 上述各实施例既可以分别单独应用，也可以组合应用。 这是因为各个实施例中的效果既可以单独起作用也可以叠加起作用。