电磁噪声抑制体和电磁噪声抑制方法

摘要

本发明涉及电磁噪声抑制器、使用该抑制器的半导体器件及其制造方法。在半导体裸芯片(57)的前表面上形成集成电路，在半导体裸芯片的背侧表面上形成磁损耗薄膜55。

权利要求

1.一种电磁噪声抑制体，用于抑制传导的电磁噪声，包括在微带线上面附近连接的导电软磁薄膜，其中，所述导电软磁薄膜具有的形状的宽度等于或者窄于所述微带线的线宽并且其中，所述软磁薄膜由M-X-Y的组成成分组成，其中M是Fe、Co和Ni之一或其混合物，X是除了M和Y之外的元素或其混合物，Y是F、N和O之一或其混合物，并且具有粒状结构，其中M组成成分具有特定的浓度范围，使得所呈现的饱和磁化是仅由M成分组成的块状金属磁体的饱和磁化的80％或以下以及35％或以上。

2.根据权利要求1的电磁噪声抑制体，其中，配置所述电磁噪声抑制体，以使其难磁化轴平行于所述微带线的宽度方向。

3.根据权利要求1的电磁噪声抑制体，其中，所述导电软磁薄膜的形状在宽度方向具有10或者以上的长宽比。

4.一种传导的电磁噪声抑制方法，用于抑制传导的电磁噪声，通过在微带线上面附近，形成包括导电软磁薄膜的电磁噪声抑制体，其中，所述导电软磁薄膜具有的形状的宽度等于或者窄于所述微带线的线宽并且其中，所述软磁薄膜由M-X-Y的组成成分组成，其中M是Fe、Co和Ni之一或其混合物，X是除了M和Y之外的元素或其混合物，Y是F、N和O之一或其混合物，并且具有粒状结构，其中M组成成分具有特定的浓度范围，使得所呈现的饱和磁化是仅由M成分组成的块状金属磁体的饱和磁化的80％或以下以及35％或以上。

5.根据权利要求4的电磁噪声抑制方法，其中，配置所述电磁噪声抑制体，以使其难磁化轴平行于所述微带线的宽度方向。

6.根据权利要求4的电磁噪声抑制方法，其中，所述导电软磁薄膜的形状在宽度方向具有10或者以上的长宽比。

说明书

电磁噪声抑制体和电磁噪声抑制方法

[0001] 本发明申请是申请日为2001年4月4日、申请号为200610136213.2的同名专利申请的一个分案申请。

技术领域

[0002] 本发明涉及半导体衬底，该衬底用于制造工业和日常使用的各种半导体器件，并且涉及半导体裸芯片和其表面上形成有集成电路的半导体晶片，特别是涉及噪声抑制的电磁波吸收半导体衬底及其制造方法，以及使用这种半导体衬底制造的半导体器件。

[0003] 本发明还涉及呈现突出的高频电磁噪声抑制效果的电磁噪声抑制体，特别是涉及能有效抑制电磁噪声的电磁噪声抑制体，这种电磁噪声对工作在高速或高频电子器件和电子设备的有源器件是成问题的，并且涉及使用这种抑制体的高频电磁噪声抑制方法背景技术

[0004] 近年来高速工作的高度集成的半导体器件得到显著地发展。例子包括随机存取存储器(RAM)、只读存储器(ROM)、微处理器(MPU)、中央处理器(CPU)、图像处理运算逻辑单元(IPALU)、及其他逻辑电路装置。在这些有源器件中，在计算速度和信号处理速度方面，以惊人的速率实现了更高的速度，通过高速电子电路传送的电信号变成感应和高频噪声的主要原因，这是因为与此关联的快速电压和电流变化。

[0005] 同时，对于电子器件和电子设备，在更轻的重量、更薄的外形、和更小的尺寸方面的趋势快速地持续发展并且没有减弱。与这种趋势相关，在半导体器件中实现的集成度和在印制导线衬底中实现的更高电子元件安装密度也是显著的。因此，过度密集地集成或安装的电子器件和信号线变得彼此极为靠近，目前的情况是这样的，与实现的更高信号处理速度相关，正如早先说明的，容易引起高频寄生辐射噪声。

[0006] 对于传统的半导体衬底，在衬底本身没有实施防噪声措施。因此，在半导体器件制造之后，从半导体器件电路图形区产生噪声时，噪声原样泄漏到外面，有时在其他的装置或设备中引起操作误差。

[0007] 既然这样，在用于半导体器件的防噪声措施方面已经对每个单个半导体器件的背面施加电磁波吸收材料或类似物，形成附加的电磁波吸收层。

[0008] 然而，对于这样的传统的半导体器件防噪声措施，存在如下问题，必须在后续工序中对每个单个半导体器件的背部施加噪声吸收材料、例如电磁波吸收材料，因此在实施防噪声措施中需要大量的时间。并且，因为施加到每个单个半导体器件的背部，所以噪声吸收部件、例如电磁波吸收材料的厚度容易产生变化，单个半导体器件的噪声吸收特性也发生变化，这也构成问题。

[0009] 而且正如通常已知的，通过切割作为半导体衬底的半导体晶片，获得构成半导体器件的半导体裸芯片，其表面上形成集成电路。

[0010] 已经指出与来自这种半导体裸芯片的电源线的寄生辐射相关的问题，对此的解决手段已经提供，即在电源线中插入去耦电容器或其它集总常数元件。还已经指出与电子集成器件和布线衬底中从电源线到有源器件的寄生辐射相关的问题，对此的解决手段同样已经提供，即在电源线中插入去耦电容器或其它集中常数元件。

[0011] 然而，在半导体裸芯片、电子集成器件和布线衬底中，其表面上形成更高速度执行的集成电路，产生的噪声包含谐波分量，因此信号通路已经呈现分布常数特性。结果，已经出现的情况是意味着传统的集总常数电路的阻止噪声的手段是无效的。

[0012] 因此，需要开发一种电磁噪声抑制体，对以高速工作的这种半导体器件和电子电路中的电磁噪声进行有效适度地抑制。更具体地，需要开发能够以较小体积有效地实现阻止电磁噪声的电磁噪声抑制体。

发明内容

[0013] 本发明的目的在于提供一种能够有效地吸收从MHz频带到GHz频带的干扰电磁波的半导体衬底，当分成单个半导体器件时能够呈现电磁波吸收效应，有助于噪声-抑制半导体器件的批量生产，及其制造方法和其中使用那些半导体衬底的半导体器件。

[0014] 本发明的另一个目的在于提供一种半导体裸芯片和半导体晶片，能够有效地减少从集成电路产生的寄生辐射，在半导体裸芯片和半导体晶片表面上形成这种以高速工作的集成电路。

[0015] 本发明的又一个目的在于提供一种电磁噪声抑制体，即使当还使用呈现突出的磁损耗特性的导电磁性薄膜时，也能够在例如半导体器件内部的微型电子电路中实现无反射电磁噪声抑制，以及使用这些抑制体的电磁噪声抑制方法。

[0016] 根据本发明的一个方案，提供了一种电磁噪声抑制体，用于抑制传导的电磁噪声，包括在微带线或者信号传输线上面附近连接的导电软磁薄膜，其中，所述导电软磁薄膜具有的形状的宽度等于或者窄于所述微带线或者信号传输线的线宽并且其中，所述软磁薄膜由M-X-Y的组成成分组成，其中M是Fe、Co和Ni之一或其混合物，X是除了M和Y之外的元素或其混合物，Y是F、N和O之一或其混合物，并且具有粒状结构，其中M组成成分具有特定的浓度范围，使得所呈现的饱和磁化是仅由M成分组成的块状金属磁体的饱和磁化的80％或以下以及35％或以上。

[0017] 根据本发明的另一个方案，提供了一种传导的电磁噪声抑制方法，用于抑制传导的电磁噪声，通过在微带线或者信号传输线上面附近，形成包括导电软磁薄膜的电磁噪声抑制体，其中，所述导电软磁薄膜具有的形状的宽度等于或者窄于所述微带线或者信号传输线的线宽并且其中，所述软磁薄膜由M-X-Y的组成成分组成，其中M是Fe、Co和Ni之一或其混合物，X是除了M和Y之外的元素或其混合物，Y是F、N和O之一或其混合物，并且具有粒状结构，其中M组成成分具有特定的浓度范围，使得所呈现的饱和磁化是仅由M成分组成的块状金属磁体的饱和磁化的80％或以下以及35％或以上。

[0018] 根据本发明的一个方案，提供一种其表面上形成集成电路的半导体裸芯片。在本发明的该方案中，在半导体裸芯片的背侧上形成磁损耗薄膜。

[0019] 根据本发明的另一个方案，提供一种其表面上形成集成电路的半导体晶片。在本发明的该方案中，在半导体晶片的背侧上形成磁损耗薄膜。

[0020] 根据本发明的又一个方案，提供一种在其一部分形成磁损耗部件的半导体衬底。在本发明的该方案中，该磁损耗部件按预定图形形成在一个半导体衬底的表面附近。磁损耗部件和该表面上的半导体衬底区被绝缘薄膜均匀地覆盖。

[0021] 根据本发明的再一个方案，提供一种半导体衬底，通过第一半导体衬底部件和第二半导体衬底部件结合在一起而形成，并且在其一部分形成有磁损耗部件。在本发明的该方案中，第一半导体衬底部件和第二半导体衬底部件中，至少一个或另一个半导体衬底部件设置有沟槽，沟槽形成在结合在一起的一侧的表面上，其中该磁损耗部件嵌入这种沟槽。

[0022] 根据本发明的进一步的方案，提供一种半导体衬底制造方法，包括形成层的工艺，该层在该半导体衬底的至少一部分中包含磁损耗部件。

[0023] 根据本发明的另一方案，提供一种电磁噪声抑制体，该抑制体包括一种导电软磁薄膜，具有一种结构，其中该软磁薄膜被细微地分成相对于电磁噪声波长是足够小的构成单元。在这些构成单元之间的直流电传导被间断。

[0024] 根据本发明的再一方案，提供一种电磁噪声抑制方法，通过在微带线或信号传输线类似物的正上方形成上述的电磁噪声抑制体，来抑制传导的电磁噪声。

[0025] 根据本发明的另一个方案，提供一种用于抑制传导的电磁噪声的电磁噪声抑制体，包括在微带线或信号传输线类似物正上方附近形成的导电软磁薄膜。在本发明的该方案中，导电软磁薄膜的形状是这样的，其宽度基本等于或窄于该微带线或信号传输线类似物的线宽度。

[0026] 根据本发明的另一个方案，提供一种传导的噪声抑制方法，用于通过形成一种电磁噪声抑制体控制传导电磁噪声，该电磁噪声抑制体包括在微带线或信号传输线类似物正上方附近形成的导电软磁薄膜。在本发明的该方案中，导电软磁薄膜的形状是这样的，其宽度基本等于或窄于该微带线或信号传输线类似物的线宽度。

附图说明

[0027] 图1A是传统的半导体晶片的平面图。

[0028] 图1B是图1A中的圈出部分的放大图。

[0029] 图1C是沿图1B中的线IC-IC剖切的剖面图。

[0030] 图2A是传统的半导体衬底的总平面图。

[0031] 图2B是沿图2A中的线IIB-IIB的剖面图。

[0032] 图3A是传统的半导体衬底经过各种半导体制造工艺之后的半导体衬底最终形态的平面图。

[0033] 图3B是沿图A中的线IIIB-IIIB的剖面图。

[0034] 图4A是分割传统的半导体衬底之后完成的一个半导体器件的普通透视图。

[0035] 图4B是沿图4A中的线IVB-IVB的剖面图。

[0036] 图5A是在防噪声措施之后的普通透视图，提供用于说明传统的半导体器件中的防噪声措施的一种例子。

[0037] 图5B是沿图5A中的线VB-VB的剖面图。

[0038] 图6A是本发明一个实施例中的半导体晶片的平面图。

[0039] 图6B是图6A中的圈出部分的放大图。

[0040] 图6C是沿图6B中的线VIB-VIB剖切的剖面图。

[0041] 图7是使用溅射方法的样品制造设备的剖面示意图。

[0042] 图8是作为磁损耗薄膜的样品1的磁损耗系数μ”与频率相关性的一个例子的曲线图。

[0043] 图9是用于观察由作为磁损耗薄膜的样品1组成的高频电流抑制体的抑制效果的测量系统的透视图。

[0044] 图10是作为磁损耗薄膜的样品1的传输特性(S21)的频率响应曲线。

[0045] 图11是作为磁损耗薄膜的磁体的等效电路图。

[0046] 图12是从作为磁损耗薄膜的样品1的传输特性(S21)计算的电阻值R的频率响应曲线。

[0047] 图13A是根据本发明第一实施例的半导体衬底的平面图。

[0048] 图13B是沿图13A中的线XIIIB-XIIIB的剖面图。

[0049] 图14A是说明根据本发明第一实施例的半导体衬底制造方法的图，表示的状态是在硅衬底的全部表面上形成磁损耗部件。

[0050] 图14B表示的状态是在图14A所示的半导体衬底的磁损耗部件层上形成光致抗蚀图形。

[0051] 图14C表示的状态是已经形成具有预定图形的磁损耗部件2，该磁损耗部件仅仅存在于图14B所示工序添加的磁损耗部件光致抗蚀图形留存的那些部位。

[0052] 图14D表示的状态是在图14C所示工序中形成磁损耗部件2的表面上覆盖绝缘薄膜。

[0053] 图15A是根据本发明第二实施例的半导体衬底的平面图。

[0054] 图15B是沿图15A中的线XVB-XVB的剖面图。

[0055] 图16A是说明根据本发明第二实施例的半导体衬底的制造方法的图，表示的状态是在第一硅衬底上形成二氧化硅图形，并且对暴露的硅部位进行干法腐蚀。

[0056] 图16B表示的状态是在图16A所示的半导体衬底中形成预定深度L1的沟槽41。

[0057] 图16C表示的状态是，从图16B所示状态，去除二氧化硅并且暴露具有沟槽的硅衬底的表面。

[0058] 图16D表示状态是，在图16C所示衬底一侧的全部表面上形成磁损耗部件层。

[0059] 图16E表示的状态是，对一侧进行抛光处理，暴露出硅衬底表面和沟槽之内的磁损耗部件。

[0060] 图16F表示的状态是，在与第一硅衬底结合之前立即制备第二硅衬底。

[0061] 图16G表示的状态是，第一硅衬底和第二硅衬底已经结合。

[0062] 图17A是根据本发明第三实施例的半导体器件的外形透视图。

[0063] 图17B是沿图17A中的线XVIIB-XVIIB的剖面图。

[0064] 图18是说明用于评价本发明实施例的电磁噪声的样品的图。

[0065] 图19是电磁噪声评价系统的图。

[0066] 图20是展示根据本发明实施例的电磁噪声抑制体样品的电磁噪声抑制效果的曲线图，是针对反射特性(S11)的曲线值。

[0067] 图21是展示根据本发明实施例的电磁噪声抑制体样品的电磁噪声抑制效果的曲线图，是针对反射特性(S21)的曲线值。

[0068] 图22是说明本发明实施例的电磁噪声抑制体的样品的图。

[0069] 图23是用于本发明实施例的电磁噪声抑制体的传导电磁噪声评价系统的结构示意图。

[0070] 图24是展示根据本发明实施例的电磁噪声抑制体样品的电磁噪声抑制效果的曲线图，是针对反射特性(S11)的曲线。

[0071] 图25是展示根据本发明实施例的电磁噪声抑制体样品的电磁噪声抑制效果的曲线图，是针对反射特性(S21)的曲线。

具体实施方式

[0072] 首先，在说明本发明实施例之前，为了便于理解本发明，参考图1-5说明现有技术的半导体晶片。

[0073] 参考图1A、1B和1C，例如使用通常已知的晶片制造技术制造半导体裸芯片。半导体晶片27具有多个芯片晶片29，每个晶片的表面上形成有集成电路(未示出)，并且每个晶片在其上面形成有芯片电极31(电极焊盘)。所示芯片电极31沿着芯片晶片29的外圆周边缘形成，但是芯片电极31可以形成在有源区中。铝合金通常被用做形成芯片电极的金属。半导体晶片27还包括钝化膜33。更具体地说，半导体晶片27的全部表面被钝化膜33覆盖。钝化膜33例如由聚酰亚胺、氮化硅薄膜或二氧化硅薄膜组成，使用的是公知方法例如旋涂。钝化膜33的厚度应是20μm以下。形成钝化膜33之后，通过暴露和腐蚀半导体晶片27，使芯片电极31暴露于大气。结果，除了形成有芯片电极31的那些位置，钝化膜33将覆盖半导体晶片27的全部表面。然后沿刻线35把芯片晶片29相互分成单个半导体裸芯片。通过通常已知的使用划片机的划片方法完成分离。这些芯片晶片29是半导体裸芯片37。

[0074] 参见图2A和2B，半导体衬底39具有硅作为其基本材料，这里所示半导体衬底是处于半导体器件制造工艺初始条件中的。通过使半导体衬底39经过各种通常已知的半导体制造工艺，获得图3A和3B所示半导体衬底，于其上形成有早先说明的单个半导体器件电路图形。

[0075] 参见图3A和3B，半导体衬底39中的单个电路图形区域4A对应于几个半导体器件的功能部分。通过把包括它们各自电路图形区域41在内的单个半导体器件从半导体衬底39切割，制作几个半导体器件。

[0076] 参见图4，对于传统的半导体衬底39，在其衬底本身没有实施防噪声措施。因此，在制作半导体器件43之后，如果从半导体器件43的电路图形区45产生噪声，则该噪声原样地泄漏到外面，有时在其他装置或设备中引起误操作。

[0077] 参见图5A和5B，在用于半导体器件的防噪声措施方面已经对每个单个半导体器件的背面施加电磁波吸收材料或类似物，形成附加的电磁波吸收层。对于图5A和5B所示半导体器件47，从半导体衬底分割单个半导体器件之后，已经把电磁波吸收材料49施加到该半导体47的背侧，即在没有形成电路图形区域45的该侧表面上或类似表面上，形成附加的电磁波吸收层。

[0078] 然而对于在这些传统的半导体器件47中的防噪声措施存在以下问题，在后续处理中对每个半导体器件47的背面施加噪声吸收部件即电磁波吸收材料49，实现防噪声措施需要大量的时间。并且，因为施加到每个单个半导体器件的背部，所以噪声吸收部件即电磁波吸收材料49的厚度容易产生变化，单个半导体器件的噪声吸收特性也发生变化，这是又一个问题。

[0079] 以下给出本发明的简要历史。

[0080] 本发明人早先已经发明了在高频呈现大的磁损耗的复合磁体，并且发现了其方法，通过在寄生辐射来源附近形成该复合磁体，有效地抑制从上述半导体器件和电子电路产生的寄生辐射。从对使用这种磁损耗衰减寄生辐射的作用机制近来进行的研究已知，是由于对构成寄生辐射来源的电子电路给予等效电阻元件。这里，等效电阻取决于由复数磁导率的虚部给出的磁体磁损耗系数μ”。更具体地说，相当于插入电子电路中的电阻元件的阻抗值，当磁体的面积是常数时，基本与μ”和磁体的厚度成正比。因此，为了以较小或更薄的磁体获得要求的寄生辐射衰减，大的μ”是必需的。例如，为了在较小区域、例如在半导体器件模具内部使用磁损耗体实施阻止寄生辐射的措施，极大的磁损耗系数值是必需的，因此已经在寻求其具有的μ”明显地大于传统的磁损耗材料的磁体。鉴于这种情况作出了本发明。

[0081] 而且，本发明人在使用溅射或汽相淀积方法研究软磁材料的过程中，注意到粒状磁体的突出的磁导率，其中细微磁性金属颗粒均匀地分散在非磁性体例如陶瓷中，对磁性金属颗粒的微观结构和围绕它们的非磁性体进行了研究。结果，本发明人发现当粒状磁体中的磁性金属颗粒浓度在一定范围内时，在高频区域获得突出的磁损耗特性。迄今为止对具有M-X-Y组成成分的粒状磁体已经进行了许多研究，其中M是磁性金属元素，Y是O、N或F，X是除了M或Y之外的元素，已知这些是低损耗的并且呈现大的饱和磁化。在这些M-X-Y粒状磁体中，饱和磁化的大小取决于由M成分计算的体积比。因此，M成分的比例必须是高的，以便获得大的饱和磁化。因此，对于普通应用例如用做高频电感器件或变压器等中的磁心，M-X-Y粒状磁体中M成分的比例限于这样的范围，即其饱和磁化基本是仅由M成分组成的块状金属磁体可以实现的饱和磁化的80％或以上。

[0082] 本发明人研究了具有M-X-Y组成成分的粒状磁体中的M成分比例，其中M是磁性金属元素，Y是O、N两者或F，X是除了M或者Y之外的元素，结果在广泛的范围内发现对于每个组成成分体系，当在特定的浓度范围之内存在磁性金属M时，在高频区域呈现大的磁损耗，从而完成了本发明。

[0083] 最高区域，其中M成分呈现的饱和磁化是仅由M成分组成的块状金属磁体的饱和磁化的80％或以上，是在高饱和磁化的低损耗M-X-Y粒状磁体区域，对其已经广泛地研究了一定时间。在这个区域中的材料用于高频微型磁性器件，例如上述的高频电感器，因为实部磁导率(μ′)和饱和磁化两个值都是大的，但是影响电阻的由X-Y成分所占比例是小的，因此电阻率还是小的。因此，当薄膜厚度变薄时，高频磁导率与高频区域中的涡流损耗的产生连同地劣化，因此这些材料不适合用于例如抑制噪声用的比较厚的磁膜。在M成分比例的该区域呈现的饱和磁化是仅由M成分构成的块状金属磁体的饱和磁化的80％或以下、60％以上，电阻率比较大，基本上是100μΩ.cm或更大。因此，即使该材料厚度在几μm的数量级，由于涡流引起的损耗也是小的，几乎所有的磁损耗将是由于自然谐振。因此，对于磁损耗系数μ″的频率分散宽度将变窄，因此这种材料适合于窄带频率范围的防噪声措施。在M成分比例的该区域的饱和磁化是仅由M成分组成的块状金属磁体的饱和磁化的60％或以下、35％或以上时，电阻率将是更大的，基本上是500μΩ.cm或以上，所以由于涡流引起的损耗极小，这是因为M成分之间磁相互作用变小，自旋热扰动变大，在发生自然谐振的频率中产生颤动。因此，磁损耗系数μ″在宽范围内将呈现大的值。因此，该组成成分区域适合于宽带高频电流抑制。

[0084] 另一方面，在M成分比例即使小于本发明区域的区域中，由于M成分之间的磁相互作用几乎都不出现，所以磁性将出现异常。

[0085] 当磁损耗材料形成在紧接靠近于电子电路并且高频电流被抑制时，该材料设计标准是由磁损耗系数μ″和磁损耗材料厚度δ的乘积给出，那就是说，μ″.δ，为了有效地抑制在数百MHz频率的高频电流，粗略的要求将是μ″.δ≥1000(μm)。因此，对于呈现μ″＝1000的磁损耗材料，1μm或以上的厚度是必需的，因此对涡流损耗敏感的低电阻材料是不适当的，而适当的组成成分是电阻率为100Ω.cm或以上的，即在本发明的组成成分体系中，M成分比例处于这样的区域，其饱和磁化呈现为仅由M成分组成的块状金属磁体的饱和磁化的80％或以下，磁性没有出现异常，亦即该区域呈现的饱和磁化是仅由M成分组成的块状金属磁体的饱和磁化的35％或以上。

[0086] 本发明是这样一种发明，其中施加磁损耗薄膜例如上述粒状磁薄膜。“粒状磁薄膜”意思是指在几十MHz到几GHz的高频呈现很大磁损耗的磁薄膜，其细微结构呈现从几nm到几十nm直径的极细颗粒。在本技术领域中这种薄膜也称作“微晶的薄膜”。

[0087] 以下将参考附图说明本发明的实施例。

[0088] 参见图6A到6C，将说明根据本发明一个实施例的半导体晶片。

[0089] 所示半导体晶片51具有与图1所示半导体晶片相同的结构，只是其背侧用磁损耗薄膜55覆盖。具有与图1所示相同功能的元件由相同的参考符号标明，为了避免多余的说明，这里不再给予说明。

[0090] 沿划线35把芯片部分53相互分成单个半导体裸芯片。通过使用划片机的通常已知的划片方法完成分隔。这些芯片部分53是半导体裸芯片57。

[0091] 这里，对于磁损耗薄膜55，可以使用粒状磁薄膜，这是由本发明人在2001年1月24日申请的国际专利申请No.PCT/JP01/00437中提出的，对应于2000年1月24日申请的日本专利申请No.2000-52507，以下称为“在先申请”。这种粒状磁薄膜可以通过利用溅射方法、反应溅射方法、或汽相淀积方法来制造，正如在该在先申请的说明书所说明的。换言之，粒状磁薄膜可以是通过溅射或反应溅射形成的溅射薄膜，另外也可以是通过汽相淀积形成的蒸汽淀积膜。事实上，制造粒状磁薄膜时，对这种溅射薄膜或蒸汽淀积膜，在预定温度的真空磁场中进行预定时间的热处理。

[0092] 请参阅用于详细说明粒状磁薄膜制造方法的在先申请。

[0093] 本发明人已经在测试中证实，用这样的方式形成的粒状磁薄膜在从几十MHz到几GHz的高频呈现极大的磁损耗，即使是例如2.0μm或以下的薄膜厚度也是这样的。

[0094] 本发明人也在测试中已经证实，根据本发明的并且在亚微波段中呈现μ″离散的粒状磁薄膜，呈现的高频电流抑制效果的数量级与具有大约500倍厚度的复合磁片相同。因此，根据本发明的粒状磁薄膜，可以用做以接近1GHz的高时钟速度工作的半导体集成器件等中的抗电磁干扰措施的材料。

[0095] 下面，参考图7，作为用于制造作为磁损耗薄膜55的粒状磁薄膜的设备的一个例子，说明溅射制造设备。本溅射制造设备包括真空室59、和连接到该室的气体供应单元61和真空泵23。在该室59中，衬底63和靶67相对设置，中间插入闸板65。靶67由成分M构成，其中芯片69由成分X和Y、或成分X构成，形成在预定间隔。在芯片69和靶67支持侧上，连接射频电源71的一端，射频电源71的另一端接地。

[0096] 以下，将说明使用这种结构的溅射制造设备来制造粒状磁薄膜样品1的一个例子。

[0097] 首先，在直径 的由铁制成的圆板(靶67)上，形成总共120个Al2O3芯片，尺寸＝5mm高x 5mm宽x 2mm厚。然后，通过真空泵73在真空室59内保持大约1.33x10-4Pa的真空，通过气体供给单元61向真空室69供给氩气，从而在真空室59之内建立氩气气氛。在这种状态下，通过射频电源26供给高频电功率。在例如这种情况下，通过溅射在玻璃衬底上形成磁薄膜，形成该衬底63。然后把获得的磁薄膜在低于300℃的温度条件下，在真空磁场中进行2小时热处理，得到根据早先说明的粒状磁薄膜的样品1。

[0098] 把如此获得的样品1进行荧光X射线分析，发现具有Fe72Al11O17组成成分，2.0μm的薄膜厚度和530μΩ·cm的直流电阻率。样品1的各向异性电场Hk是18(Oe)，饱和磁化MS是1.68T(特斯拉)。此外，样品1的相对带宽bwr是148％。相对带宽bwr是通过在二个频率之间提取频带宽度而获得的，在该两个频率处的μ″值(磁损耗系数或复数磁导率的虚部)是最大μ″max的50％，并且在其中心频率归一化该频带宽度。在样品1饱和磁化Ms(M-X-Y)与仅由成分M组成的金属磁体的饱和磁化Ms(M)之间的比例，即{Ms(M-X-Y)/Ms(M)}x 100％，是72.2％。

[0099] 为了证实样品1的磁损耗特性，如下地研究磁导率μ特性(μ-f响应)。通过把样品1插入带状检测线圈中测量μ-f响应，同时施加偏置磁场测量阻抗。根据这些结果，获得磁损耗系数μ″的频率响应(μ″-f响应)。

[0100] 这种样品1的μ″-f响应标绘在图8中。在图8中，频率f(MHz)标绘在横轴上，磁损耗系数μ″在垂直轴上。从图8中，可见样品1的磁损耗系数μ″呈现很大的离散，峰值不太尖锐，谐振频率在700MHz附近也较高。

[0101] 还使用图9所示的高频电磁干扰抑制效果测量设备6进行测试，以便证实样品1的高频电磁干扰抑制效果。应该注意，这种高频电磁干扰抑制效果测量设备65能够测量双端口之间的传输特性S21，这是通过首先形成与微带线77连接的同轴线32，网络分析器(HP8753D未示出)与其两端任意连接，在长尺寸方向，微带线77的线长度是75mm，特性阻抗ZC＝50Ω，然后把磁体样品33放置在微带线77的形成样品31a的位置的正上方。

[0102] 当用形成传输线紧邻的附近的磁损耗材料，对传输线增加等效电阻成分从而控制高频电流时，正如高频电磁干扰抑制效果测量设备65的结构那样，确信高频电流抑制效果的大小将基本与磁损耗系数μ″的大小和磁体厚度δ的乘积成正比，亦即μ″·δ。

[0103] 在图10中标绘了对于频率f(MHz)的传输特性S21(dB)，这是使用高频电磁干扰抑制效果测量设备65，测量样品磁体的高频电流抑制效果的结果所显示的。

[0104] 从图10中可见，样品1的传输特性S21在100MHz之上下降，在接近2GHz处呈现-10dB的最小值之后再次上升。从这些结果可见，虽然传输特性S21取决于磁体磁损耗系数μ″的离散，但抑制效果的大小取决于上述乘积μ″·δ。

[0105] 目前，磁体例如样品1可以处理成为具有磁导率μ和介电常数ε的分配常数线的构成，尺寸是1。在这种情况下，每单位长度(Δ1)有许多等效电路常数，即串联连接结构的单位电感ΔL和单位电阻ΔR，以及存在于那些和地线之间的单位接地电导ΔG和单位静电电容ΔC，。当把这些变为基于传输特性S21的样品尺寸时，样品1可以处理成为具有电感L和电阻R、以及静电电容C和接地电导G作为等效电路常数的等效电路。

[0106] 在这里考察高频电磁干扰抑制效果时，从以下事实来看，在形成于磁体微带线77上的情况，传输特性S21的变化主要起因于与等效电路中的电感L串联加入的电阻R成分，通过发现电阻R的值可以研究其频率相关性。

[0107] 图12中标绘的值是根据与图11所示等效电路中的电感L串联加入的电阻R的值计算的。图12表示对于频率f(MHz)的电阻值R(Ω)的特性。

[0108] 从图12可见，在亚微波段区域电阻值R简单地上升，在3GHz成为几十Ω，其频率相关性呈现不同于接近1GHz具有最大值的磁损耗系数μ″的频率分散的趋势。这些被认为是由以下事实引起的，即除了如前所述的乘积μ″·δ之外，反映了样品尺寸与波长简单地增加的比例。

[0109] 基于上述结果，不妨说在亚微波段显示磁损耗系数μ″离散的样品，呈现高频电流抑制效果，其相当于具有其厚度的大约500倍的复合磁体片，因此，在1GHz的高频电磁干扰抑制措施上是有效的。

[0110] 然而，本发明并不限于上述实施例，在不脱离本发明主概念的范围之内，不言而喻可以作出各种改进。例如，在本发明的实施例中，仅介绍了使用溅射作为制造粒状磁薄膜的方法的制造例子，但是该方法可以是另一制造方法，例如真空汽相淀积、离子束汽相淀积、或气体沉淀等。对制造方法没有限制，只要能够均匀地实现根据本发明的磁损耗薄膜即可。

[0111] 此外在本发明的实施例中，形成该薄膜之后在真空磁场中实施热处理，但是对于淀积膜，只要组成成分和薄膜形成方法能够获得本发明的性能即可，对在本实施例介绍的薄膜形成后的处理没有限制。

[0112] 而且在上述实施例中，仅对半导体裸芯片57或半导体晶片51背侧直接地涂敷磁损耗薄膜55的情况进行了说明。然而，当然可以规定，把其背侧表面上形成有磁损耗膜的粘合带施加于半导体裸芯片57或半导体晶片51的背面。此外在上述实施例中，介绍了磁损耗薄膜55例如是粒状磁薄膜的情况。然而，并没有限制，任何薄膜都可以使用，只要在从几十MHz到几GHz的高频呈现很大磁损耗即可。

[0113] 根据本发明的第一实施例，如上所述，半导体裸芯片或半导体晶片的背面被磁损耗薄膜覆盖，因此能够有效地减少从其正面所形成的集成电路产生的寄生辐射。

[0114] 以下，说明根据本发明另一实施例的半导体衬底和制造方法，以及其中使用那些半导体衬底的半导体器件。

[0115] 参见图13A和13B，根据本发明第二实施例的半导体衬底85具有磁损耗部件89，在硅衬底或硅晶片87上形成的预定区域中布图，其全部被绝缘薄膜91覆盖。

[0116] 而且，正如图13B所示，在本实施例的半导体衬底85中，其上形成有半导体器件的表面，是与其上形成有磁损耗部件89的表面的相反侧。此外在硅衬底1中，根据将成为最终构成产品的各种半导体器件，建立预定的杂质浓度。

[0117] 磁损耗部件89的物质由M-X-Y组成，其中M是Fe、Co和Ni之一或其混合物，X是除了M和Y之外的元素或其混合物，Y是F、N和O之一或其混合物。这种磁损耗部件89的组成成分例如是Fe72Al11O17。这种组成成分的磁损耗部件呈现突出的吸收特性，特别是对于在MHz频带到GHz频带的电磁波，能够有效地吸收从形成在硅衬底87上的各种半导体器件所产生的上述频带的电磁波。

[0118] 此外，具有上述组成成分的磁损耗部件89是一种混合物，呈现由于电磁波吸收的极高磁损耗，磁损耗部件89的厚度能够显著地更薄。从而磁损耗部件89的厚度能够制成几十微米或以下。

[0119] 对于使用本实施例的半导体衬底85制备的半导体器件，研究了由磁损耗部件89呈现的电磁波吸收特性。结果，和使用传统的半导体衬底例如图2A和2B所示半导体衬底39的半导体器件相比，其中传统半导体衬底没有采取阻止电磁辐射的措施，发现在大约3GHz频率由磁损耗部件2产生的电磁波吸收效应基本上是10分贝(dB)。

[0120] 对于在硅衬底87上形成磁损耗部件89的方法，首先，使用溅射或汽相淀积，例如在硅衬底87上与形成上述的半导体器件的表面相反侧上的全部表面上形成磁损耗部件89的层，通过光刻技术按预定布图形状例如条纹、点阵或岛状形成磁损耗部件2。为了在硅衬底87上形成磁损耗部件89的层，也可以使用除了上述的溅射或汽相淀积方法之外的成膜方法，例如化学汽相生长(CVD)方法等。用于绝缘薄膜91的物质假定为二氧化硅、氮化硅或氮氧化硅。每一磁损耗部件89形成的区域面积，至少窄于从半导体衬底85分别地分隔的每一半导体器件区域(在图13A中其一侧的长度标明为L1)的面积。

[0121] 以下说明第二实施例的半导体衬底85的制造方法。为了制造第二实施例中的半导体衬底101，首先如图14A所示，使用如前所述的溅射或汽相淀积方法等，在与其上形成了上述半导体器件的硅衬底87相反的一侧上的全部表面上，形成磁损耗部件层93。

[0122] 接着，使用上述光刻法按预定图形由磁损耗部件层93形成磁损耗部件89。更具体地说，如图14B所示，在磁损耗部件93上形成光致抗蚀图形7，然后如图14C所示，把磁损耗部件89形成为预定图形，如前所述是条纹、点阵状或岛状，仅保留磁损耗部件层93的部分，其中已经添加了光致抗蚀图形7，如图14B所示。

[0123] 于是，如图14D所示，其上已经形成了磁损耗部件89的硅衬底87的表面，如图14C所示，涂敷如前所述的由二氧化硅、氮化硅或氮氧化硅组成的绝缘薄膜91。从而制成图14D所示的本实施例的半导体衬底85。

[0124] 在半导体衬底85形成有磁损耗部件89的相反侧表面上的每一单个区域，形成用于每一半导体器件的电路图形，并且通过切割那些单个区域来制备半导体器件。而且，如上所述，当按例如条纹、点阵或岛状物形成磁损耗部件89时，假定每一半导体器件包括至少一个其中形成了磁损耗部件89的单元区域。

[0125] 根据第二实施例，能够在称为衬底本身的级别实施防噪声措施，因此能够提供在批量生产噪声抑制的半导体器件方面优异的技术。更具体地说，当使用本半导体衬底85制造半导体器件时，如果噪声是从该半导体器件产生的，则噪声不外泄，而是被形成在该半导体器件背侧表面上的磁损耗部件89所吸收。结果，不在其它器件或设备中引起误操作。与在后续处理中一次一个地对每个单个半导体器件的背侧表面施加噪声吸收部件、从而实施防噪声措施的传统例子相比，本实施例的方法不需要大量时间来用于实施防噪声措施的处理。并且，从以下事实来看，在同一个处理工序中，在半导体衬底85上的单个半导体器件形成区域的背侧表面上形成磁损耗部件89，磁损耗部件89的厚度不容易出现变化，因此，能够防止单个半导体器件的噪声吸收特性出现变化。

[0126] 参考图15A和15B，根据本发明第三实施例的半导体衬底97具有接合在一起的第一硅衬底99和第二硅衬底101，可以是把两个硅衬底接合在一起，或者是通过静电键合把它们接合。这里，在第一硅衬底99中按预定图形形成沟槽103，而磁损耗部件103形成嵌入在该沟槽103内。

[0127] 这里，如图15B所示，其上形成半导体器件的半导体衬底97的表面，可以是对应于第一硅衬底99的第一半导体器件形成表面，或者是对应于第二硅衬底101的第二半导体器件形成表面。在硅衬底99或者101两方，根据最终要制备的半导体器件预先建立预定的杂质浓度。

[0128] 磁损耗部件105的物质由M-X-Y组成，其中M是Fe、C0和Ni之一或其混合物，X是除了M和Y之外的元素或其混合物，Y是F、N和O之一或其混合物。这种磁损耗部件105的组成成分例如是Fe72Al11O17。这种组成成分的磁损耗部件呈现突出的吸收特性，特别是对于在MHz频带到GHz频带的电磁波，能够有效地吸收从形成在第一硅衬底99或者第二硅衬底101上的各种半导体器件所产生的上述频带的电磁波。此外，由于具有上述组成成分的磁损耗部件105是一种混合物，呈现由于电磁波吸收的极高磁损耗，磁损耗部件105的厚度能够显著地更薄，亦即达到几十微米或者以下。每一沟槽103形成的区域面积，至少窄于从半导体衬底97分别地分隔的每一半导体器件区域的面积，在图15A中其一侧的长度标明为L2。此外，可以适当地制定图15B注明的第一硅衬底99的厚度t1和第二硅衬底101的厚度t2，以便满足以下两个条件。第一条件是获得的半导体衬底中实现了要求的厚度t1+t2。第二条件是制定t1、t2和该沟槽103的深度，以便根据分别形成在第一硅衬底99和第二硅衬底101上的半导体器件的噪声电阻特性和所产生的噪声量，使磁损耗部件105形成在最佳位置。

[0129] 以下说明第三实施例的半导体衬底97的制造方法。

[0130] 首先如图16A所示，在第一硅衬底99上形成二氧化硅107图形之后，干法腐蚀第一硅衬底99。结果，第一硅衬底99上除了二氧化硅107图形部分之外，硅的暴露部分被腐蚀掉，形成沟槽109的图形达到预定深度，如图16B所示。

[0131] 然后，如图16C所示，去除二氧化硅107暴露具有沟槽109的硅衬底表面。

[0132] 接着，如图16D所示，在包含沟槽109的第一硅衬底99一侧全部表面上形成磁损耗部件层111，沟槽109在图16E所示工序中暴露。对于磁损耗部件层111的形成方法，如第一实施例早先说明的，使用成膜方法例如溅射、汽相淀积或者化学汽相生长(CVD)。

[0133] 然后，如图16E所示，对在图16D所示工序形成磁损耗部件层11一侧上的第一硅衬底99表面，进行抛光处理，以便获得硅衬底表面和嵌入沟槽109内部的磁损耗部件层111部分被暴露的状态。结果，如图16E所示，根据第一硅衬底99上的沟槽109的图形形成磁损耗部件105。

[0134] 而且，如图16F所示，制备上述第二硅衬底101，与在图16E所示工序中被抛光的第一硅衬底99表面一侧接合，如图16G所示。而且，在图16F所示工序中，与第一硅衬底99对置的第二硅衬底111一侧的全部表面预先进行热氧化。然后，第二硅衬底101被热氧化的相对一侧通过静电键合与第一硅衬底99接合。从而制备图16G所示的半导体衬底97，其中第一硅衬底99和第二硅衬底101接合在一起。在图16G中，符号113表示接合界面。图16G所示半导体衬底97是本实施例的半导体衬底的完成状态。

[0135] 由于是根据形成图16A所示二氧化硅107的图形来确定沟槽109的图形，所以可以形成二氧化硅107图形，以使嵌入沟槽109内部的磁损耗部件105的图形成为预定图形，形成条纹、点阵或者岛状等。而且在本第三实施例中，在磁损耗部件105嵌入的一侧上，第二硅衬底101与第一硅衬底99的表面接合，因此，与早先说明的第一实施例不同，不必用绝缘薄膜例如二氧化硅等覆盖形成磁损耗部件105的表面。

[0136] 目前，如上所述，在本实施例的半导体衬底115中，半导体器件可以形成在对应于第一硅衬底99的第一半导体器件形成表面，或者是对应于第二硅衬底101的第二半导体器件形成表面。半导体器件电路图形形成在这些第一或者第二表面中的每一单个区域。并且通过切割那些单个区域制备半导体器件。而且，如上所述，当按条纹、点阵或岛状形成磁损耗部件21时，每个半导体器件将包含至少一个其中形成了磁损耗部件21的单元区域。

[0137] 根据本实施例，能够在衬底本身的阶段实施防噪声措施，因此能够提供在批量生产噪声抑制的半导体器件方面优异的技术。更具体地说，当使用本半导体衬底97制造半导体器件时，如果噪声是从该半导体器件产生的，则噪声不会无阻地外泄，而是被嵌入该半导体器件内部的磁损耗部件105所吸收。结果，不会在其它器件或设备中引起误操作。与在后续处理中一次一个地对每个单个半导体器件的背侧表面施加噪声吸收部件、从而实施防噪声措施的传统例子相比，本实施例的方法不需要大量时间来用于实施防噪声措施的处理。并且，由于在对应于半导体衬底97中的各个半导体器件形成区域的内部位置，在同一个处理工序中形成磁损耗部件105，所以磁损耗部件105的厚度不容易出现变化，因此，能够防止各个半导体器件的噪声吸收特性出现变化。

[0138] 参见图17A和17B，使用根据上述第三实施例的半导体衬底，制备根据本发明第四实施例的半导体器件117。这个半导体器件117形成有与第二硅衬底123接合的第一硅衬底121，磁损耗部件119嵌入第一硅衬底121，电路图形区域125形成在第二硅衬底123背侧表面附近。

[0139] 对于第四实施例的半导体器件117，由于其结构，从电路图形区域125附近产生的电磁噪声被磁损耗部件119有效地吸收。当对本实施例的半导体器件117产生的电磁波吸收特性进行研究时，与其中没有实施防噪声措施的图4所示传统半导体器件相比，发现电磁波吸收效应大约是10分贝左右。并且，由本实施例的半导体器件117产生的电磁波吸收特性，与其中没有实施防噪声措施的图5所示传统半导体器件相比，在大约3GHz的频率，获得大约7分贝左右的电磁波吸收效应。

[0140] 以上说明了本发明的各种实施例，但是本发明并不限于那些实施例，在权利要求书说明的本发明的范围内，不言而喻可以采用其它实施例。

[0141] 在上述第二到第四实施例中，例如半导体衬底的材料是硅制成的，但是利用除硅之外的材料也可以获得同样的效果，例如镓-砷材料或者硅-锗材料。

[0142] 基于本发明的第二和第三实施例，可以提供能够有效地吸收从MHz频带到GHz频带的干扰电磁波的半导体衬底，当分成各个器件时能够呈现噪声吸收效果，而且呈现突出的器件批量制造生产率，以及提供其制造方法，还提供了其中使用那些半导体衬底的半导体器件。

[0143] 以下说明本发明的第五实施例。

[0144] 利用本发明的导电软磁薄膜制造的电磁噪声抑制体中，软磁薄膜被细微地分成相对于电磁噪声波长是足够小的构成单元，并且那些构成单元之间的直流电传导被间断。

[0145] 在抑制电磁噪声的方法中，通过在微带线或者信号传输线类似物的正上方，形成所述电磁噪声抑制体，抑制传导的电磁噪声。

[0146] 首先，说明可被用于本发明的导电磁薄膜制造方法的一个具体例子，该磁薄膜具有包括M-X-Y组成的粒状结构，其中M是Fe、Co和Ni之一或其混合物，X是除了M和Y之外的元素或其混合物，Y是F、N和O之一或其混合物。

[0147] 在表1所示条件下，通过溅射在玻璃衬底上制备粒状磁薄膜，用于证实本发明。如此获得的溅射薄膜在真空磁场中、300℃下进行2小时热处理，得到电磁噪声评价样品。

[0148] 对那些样品进行荧光X射线分析，发现薄膜的组成成分是Fe70Al12O18。

[0149] 该样品的直流电阻是330μΩ·cm，Hk是21Oe(1.66kA/m)，Ms是14300高斯(1.43T)。通过采用SEM观察其横截面，发现本样品的薄膜厚度是2μm。

[0150] 表1

[0151]

[0152] 研究μ-f响应以便证实样品的磁损耗特性。通过在带状检测线圈中插入样品，测量μ-f响应，在施加偏置磁场的同时测量阻抗，从而获得磁损耗系数μ″的频率响应。

[0153] 磁损耗系数μ″在930MHz的频率呈现945的极大值。从这些样品分割出边长为20mm的三个正方形样品。这三个样品之一制成样品2，而另两个样品分别精细地分成0.8mm见方和3.8mm见方的构成单元(分别以1mm和4mm的间距)，分别得到样品3和样品4，构成为构成单元之间的直流电传导被间断，如图18所示。这里，图18中，双头箭头127表示对磁化的轴向高阻抗。样品2、3和4的长宽比分别是5000、400和1000，保持形状各向异性，以便即使在精细地分成构成单元时，也可使反向磁场系数能够被实际上视为零。

[0154] 使用图19所示传导磁性噪声评价系统，研究如此获得的样品2、3和4的电磁噪声抑制效果。在图19中，磁性噪声评价系统是这样构成的，符号133表示的样品放在电介质衬底129的微带线131上，采用通过同轴电缆135和137连接到微带线131两端的网络分析器139，进行测量和评价。

[0155] 这里，全部样品都形成为磁化阻抗的轴与评价系统的电介质衬底129的微带线131的长尺寸方向垂直。为了对比样品证实短线(stub)效果，制备正方形铜箔(具有玻璃板衬底)，其边长是20mm，厚度是18μm，通过把首先提到的铜箔精细地分成为0.8mm见方的构成单元，制成筛网形状铜箔，构成为构成单元之间的传导直流电被间断。这些作为对比样品1和对比样品2与本发明的样品一起进行测量。电磁噪声抑制效果标绘在图20和21中。

[0156] 这里，通过在评价系统中形成样品产生的反射特性(S11)表示在图20中，而传输特性(S21)同样地表示在图21中。参见图20，对于本发明的样品2和对比样品1两者，在GHz带区的反射特性(S11)都是-10dB或者以上，由此可见通过直接在传输线之上形成样品从而产生反射。对于本发明的由粗线表示的样品3或者由细线表示的样品4和由虚线表示的对比样品2，这些是精细地分成为0.8mm见方或者3.8mm见方的构成单元，并且给予的结构使得在构成单元之间的传导直流电被间断，呈现大约-20dB或者以下的反射特性，即使在GHz带区也是如此，可以看作无反射，并且可见，通过把导电软磁薄膜精细地分成尺寸足够地小于电磁噪声的波长，并且电气隔离每个精细地分成的单元，可以抑制该短线(stub)效果。

[0157] 参见图21，以类似于图20的线条表示类似的样品2至4，对于精细地分成相对于波长是足够小的构成单元的非磁性的对比样品2，没有观察到衰减，但是在精细地分割的软磁体样品的本发明样品3或者样品4中，在GHz频带观察到传输性损耗，这被认为是由于磁损耗很清楚可以呈现无反射电磁噪声抑制效果，这是本发明的效果。

[0158] 基于本发明的第五实施例，如上所述，可以提供在抑制高速工作的半导体器件和电子电路中的电磁噪声方面有效的电磁噪声抑制体。

[0159] 而且基于本发明的第五实施例，可以提供能够以较小体积有效地抑制电磁噪声的电磁噪声抑制体。

[0160] 此外在本发明的第五实施例中，通过使用本发明，具有粒状结构的软磁薄膜具有2μm的极薄厚度，能够控制传导电磁噪声而在微小面积中没有反射，例如在半导体集成器件之内，因此其工业价值可以说是极高的。

[0161] 最后，说明本发明的第六实施例。

[0162] 利用本发明的导电软磁薄膜制造的电磁噪声抑制体用于抑制传导的电磁噪声，其中包括在微带线或者信号传输线类似物上面附近连接的导电软磁薄膜，其中，导电软磁薄膜具有的形状的宽度基本等于或者窄于所述微带线或者信号传输线类似物的线宽。

[0163] 在抑制传导的电磁噪声的方法中，通过在微带线或者信号传输线类似物上面附近，形成包括导电软磁薄膜的电磁噪声抑制体，其中，所述导电软磁薄膜具有的形状的宽度基本等于或者窄于所述微带线或者信号传输线类似物的线宽。

[0164] 首先，说明可被用于本发明的导电磁薄膜制造方法的一个具体例子，该磁薄膜具有包括M-X-Y组成的粒状结构，其中M是Fe、Co和Ni之一或其混合物，X是除了M和Y之外的元素或其混合物，Y是F、N和O之一或其混合物。

[0165] 在表2所示条件下，通过溅射在玻璃衬底上制备粒状磁薄膜，用于证实本发明。如此获得的溅射薄膜在真空磁场中、300℃下进行2小时热处理，得到电磁噪声评价样品。

[0166] 对那些样品进行荧光X射线分析，发现薄膜的组成成分是Fe70Al12O18。

[0167] 该样品的直流电阻是330μΩ·cm，Hk是21Oe(1.66kA/m)，Ms是14300高斯(1.43T)。通过采用SEM观察其横截面，发现本样品的薄膜厚度是2μm。研究μ-f响应以便证实样品的磁损耗特性。

[0168] 通过在构成为带状检测线圈中插入样品，测量μ-f响应，在施加偏置磁场的同时测量阻抗，从而获得磁损耗系数μ″的频率响应。磁损耗系数μ″在930MHz的频率呈现945的极大值。从这些样品中分割出四个形状不同但表面面积相同的矩形样品，如以下表3表示的，并且如图22所示，标明为样品5到8。图22中的双头箭头表示每个样品中的磁化阻抗轴向。

[0169] 使用图23所示传导电磁噪声评价系统，研究如此获得的证实样品5到8的电磁噪声抑制效果。参见图23，在这种传导电磁噪声评价系统中，微带线141形成在电介质衬底129上，其全部背表面是导体，微带线141的两端借助于同轴电缆135和137与网络分析器
139连接，样品处于微带线141上由符号143表示的部位。用于这种评价系统的微带线141的线宽度是3mm，样品5呈现相对于微带线141是足够宽的宽度。另一方面，样品6具有的宽度基本与微带线141的宽度相同，而样品7具有的宽度窄于微带线141的宽度。

[0170] 验证样品8由宽度窄于微带线141的宽度的三个小块组成。除样品5外，形成每个样品使得从微带线141突出，从样品5到8的全部样品形成为，样品的磁化阻抗轴与微带线的长度尺寸垂直。在每个情况，在微带线141宽度尺寸方向的样品长宽比是10或者以上。对于用于证实短线(stub)效果的对比样品，制备具有玻璃板衬底的铜箔，形状分别与样品
5和样品6相同，宽度是18μm，标明为对比样品3和对比样品4，与本发明的样品一起进行测量。电磁噪声抑制效果的测量结果标绘在图24和25中。这里，通过在评价系统中形成样品产生的反射特性(S11)表示在图24中，而传输特性(S21)同样地表示在图25中。

[0171] 参见图24，对于本发明的样品5和对比样品3两者，在GHz带区的反射特性(S11)都是-10dB或者以上，由此可见当样品位于微带线141正上方时出现反射。

[0172] 本发明的样品6、7和8以及非磁性对比样品4具有的宽度等于或者窄于微带线141的宽度，并且呈现-20dB或者以下的反射特性，即使在GHz带区也是如此，这可以被认为是无反射。在这种场合，可见通过使软磁薄膜的宽度等于或者窄于微带线的宽度，可以抑制起因于软磁薄膜的导电性的短线(stub)效果。

[0173] 参见图25，虽然对于非磁性对比样品4没有看到衰减，但是在具有的宽度等于或者窄于微带线的宽度的样品6和7中，由宽度窄于微带线的三个小块组成的样品8中，和非磁性对比样品4中，在GHz频带观察到传输性损耗，可以认为是由于磁损耗。这样很清楚呈现了作为本发明效果的无反射电磁噪声抑制效果。

[0174] 表2

[0175]

[0176] 表3

[0177]

[0178] 如上所述，虽然通过形成粒状磁体有效地抑制了电磁噪声的溢出，但也会出现电磁噪声成分被部分地反射，以致回到信号源的情况，因此存在在信号源产生二次干扰的情况。然而，用于本发明的具有粒状结构的软磁薄膜，具有2m的极薄厚度，当用于本发明时，能够抑制传导电磁噪声而没有反射，即使在例如半导体集成器件内的微小面积中也是如此，因此本发明的工业价值可以说是极高的。