具有金属间隔物的多芯片堆叠结构

摘要

一种多芯片堆叠的封装结构，包括基板、第一芯片及第二芯片。基板，其上设置有多个相互连接的金属接点；第一芯片的第一面通过粘着层固接于基板之上，且第二面上设置有多个第一金属焊垫以及多个第二金属焊垫；多个金属凸出物，形成于第一芯片的多个第二金属垫上；第二芯片的第一面通过粘着层与多个金属凸出物固接，且第二面上设置有多个第一金属垫；多条金属导线，将第一芯片上的多个第一金属垫以及第二芯片上的多个第一金属垫与基板上的多个金属接点电连接；其中多个金属凸出物的高度大于多条金属导线的线弧最大高度。

权利要求

1.一种多芯片堆叠的封装结构，包括：

基板，其上表面及下表面上设置有多个相互连接的金属接点；

第一芯片，该第一芯片的第一面通过第一粘着层固接于该基板的上表面，且该第一芯片的第二面上设置有多个第一金属焊垫以及多个第二金属焊垫；

多个金属凸出物，形成于该第一芯片的该多个第二金属焊垫上；

第二芯片，该第二芯片的第一面通过第二粘着层与该多个金属凸出物固接，而该第二芯片的第二面上设置有多个第一金属焊垫；

多条第一金属导线，用以将该第一芯片上的该多个第一金属焊垫及该多个第二金属焊垫以及该第二芯片上的该多个第一金属焊垫与该基板上表面的多个金属接点电连接；

至少一条第二金属导线，用以将该第一芯片上的该多个第二金属焊垫与该基板上表面的多个金属接点电连接，其中，上述第二金属导线线径较第一金属导线为粗；以及封装体，用以包覆该第一芯片、该第二芯片及该基板的上表面；

其中该多个金属凸出物的高度大于该多条金属导线的线弧最大高度。

2.根据权利要求1所述的封装结构，其特征是该基板可为BGA的电路板。

3.根据权利要求1所述的封装结构，其特征是该第一芯片的该第二面上的每一个第一金属焊垫的面积均小于每一个第二金属焊垫的面积。

4.根据权利要求1所述的封装结构，其特征是每一该金属凸出物可以由多个锡球堆叠所形成。

5.根据权利要求1所述的封装结构，其特征是每一该金属凸出物可以由多个金属凸块堆叠所形成。

6.一种多芯片堆叠的封装结构，包括：

导线架，由多个成相对排列的内引脚以及芯片承座所组成，该芯片承座位于该多个相对排列的内引脚之间；

第一芯片，该第一芯片的第一面通过第一粘着层固接于该芯片承座的上表面，且该第一芯片的第二面上设置有多个第一金属焊垫以及多个第二金属焊垫；

多个金属凸出物，形成于该第一芯片的该多个第二金属焊垫上；

第二芯片，该第二芯片的第一面通过第二粘着层与该多个金属凸出物固接，而该第二芯片的第二面上设置有多个第一金属焊垫；

多条金属导线，用以将该第一芯片上的该多个第一金属焊垫及该多个第二金属焊垫以及该第二芯片上的该多个第一金属焊垫与该导线架的多个成相对排列的内引脚电连接，其中上述多条金属导线中用以将该下层芯片上该多个第二金属焊垫与该导线架的多个成相对排列的内引脚电连接之金属导线线径较粗；以及封装体，用以包覆该第一芯片、该第二芯片及该导线架；

其中该多个金属凸出物的高度大于该多条金属导线的线弧最大高度。

7.一种多芯片堆叠的封装结构，包括：

导线架，由多个成相对排列的内引脚以及芯片承座所组成，该芯片承座位于该多个相对排列的内引脚之间，且该芯片承座具有上表面及相对于该上表面的下表面；

第一多芯片堆叠结构及第二多芯片堆叠结构分别固接于该芯片承座的上表面及下表面；

多条金属导线，用以将该第一多芯片堆叠结构及该第二多芯片堆叠结构与该导线架的多个成相对排列的内引脚电连接；以及封装体，用以包覆该第一多芯片堆叠结构、该第二多芯片堆叠结构及该导线架的多个内引脚；

其中该第一多芯片堆叠结构及该第二多芯片堆叠结构，包括：至少一个下层芯片，每一该下层芯片的有源面上设置有多个第一金属焊垫以及多个第二金属焊垫； 多个金属凸出物，形成于该下层芯片的该多个第二金属焊垫上；

上层芯片，该上层芯片的相对于有源面的背面通过第二粘着层与该多个金属凸出物固接；及多条金属导线，用以将该下层芯片上的该多个第一金属焊垫及该多个第二金属焊垫以及该上层芯片上的该多个第一金属焊垫与该导线架的多个成相对排列的内引脚电连接；且上述多条金属导线中用以将该下层芯片上该多个第二金属焊垫与该导线架的多个成相对排列的内引脚电连接之金属导线线径较粗；

其中该多个金属凸出物的高度大于该多条金属导线的线弧最大高度。

8.根据权利要求6或7所述的封装结构，其特征是每一该金属凸出物可以由多个锡球堆叠所形成。

9.根据权利要求6或7所述的封装结构，其特征是每一该金属凸出物可以由多个金属凸块堆叠所形成。

说明书

具有金属间隔物的多芯片堆叠结构

技术领域

[0001] 本发明涉及集成电路的封装结构及其封装的方法，特别涉及一种在芯片上使用金属凸出物来作为多芯片堆叠结构中的支撑与散热的封装结构。

背景技术

[0002] 近年来，半导体的后段制造工艺都在进行三维空间(Three Dimension；3D)的封装，以期利用最少的面积来达到较高的密度或是存储器的容量等。为了能达到此目的，现阶段已发展出使用芯片堆叠(chip stacked)的方式来达成三维空间(Three Dimension；3D)的封装。

[0003] 在公知技术中，例如第6333562号美国专利，即披露一种使用金属架350与树脂层340来形成多芯片堆叠的结构300，如图1所示。很明显地，在图1的封装结构中，为避免下层芯片310的金属导线360与上层堆叠芯片320的背面接触，故将金属架350制造出并使用树脂层340所形成的高度差来保护下层芯片310的金属导线360。然而，经过制造出的金属架350容易变形，造成后续芯片不易对准。另外，树脂层340涂布不均会使多芯片结构高低不平且松散，并且增加制造成本致使无法缩小封装体积。此外，由于金属导线360作了大幅度的弯折，因此每个芯片与金属焊垫320a，350a的粘着面积不足，容易在注膜过程中，造成芯片脱离。

[0004] 又如在公知技术中，例如第I255020号中国台湾专利专利中，即披露一种堆叠式多芯片封装100，如图2所示，其具有包括顶侧108与底侧的承载基座102，底部集成电路晶粒104，其具有附着至该承载基座的顶侧108的底面112，及相对的顶面114。顶面114具有包括多个第一焊垫与中央区域的周边区域。在该周边区域与该中央区域间，珠粒124形成于底部晶粒104的顶面114上。该珠粒124可维持介于该底部晶粒104与顶部晶粒106间的预定空隙，以致在附着该顶部晶粒106至该底部晶粒104时，连接该底部晶粒104至该底部晶粒104时，连接该底部晶粒104至该承载基座102的第一导线122的丝焊点不会损坏。该珠粒124下并无提供焊垫的功能，使得整体晶粒面积无法加以缩小。

[0005] 上述的先前技术在实际使用时仍有不理想之处，因此尚具有改善的空间。

发明内容

[0006] 有鉴于背景技术中所述的芯片堆叠方式的缺点及问题，本发明提供一种使用通过在焊垫上的金属凸出物取代树脂近似球状物(ball spacer)的结构，并将多个尺寸相近似的芯片堆叠成一种三维空间的多芯片堆叠封装结构。

[0007] 本发明的主要目的在提供一种具有散热功能的多芯片堆叠封装结构，可增加产品的可靠度。

[0008] 据此，本发明首先提供一种多芯片堆叠的封装结构，包括基板、第一芯片与第二芯片。基板，其上表面及下表面上设置有多个相互连接的金属接点供金属导线连接使用。第一芯片的第一面通过第一粘着层固接于该基板的上表面，且该第一芯片第二面上设置有多个第一金属焊垫以及多个第二金属焊垫；第二芯片的第一面通过第二粘着层与该多个金属凸出物固接，而该第二芯片的第二面上设置有多个第一金属焊垫。多个金属凸出物，形成于该第一芯片的该多个第二金属焊垫上；多条金属导线，用以将该第一芯片上的该多个第一金属焊垫以及该第二芯片上的该多个第一金属焊垫与该基板上表面的多个金属接点电连接。此封装体，用以包覆该第一芯片、该第二芯片及该基板的上表面，其中该多个金属凸出物的高度大于该多条金属导线的线弧最大高度。

[0009] 本发明接着提供一种多芯片堆叠的封装结构，包括基板、第一芯片与第二芯片。基板，其上表面及下表面上设置有多个相互连接的金属接点供金属导线连接使用。第一芯片的第一面通过第一粘着层固接于该基板的上表面，且该第一芯片第二面上设置有多个第一金属焊垫以及多个第二金属焊垫；第二芯片的第一面通过第二粘着层与该多个金属凸出物固接，而该第二芯片的第二面上设置有多个第一金属焊垫。多个金属凸出物，形成于该第一芯片的该多个第二金属焊垫上；多条金属导线，用以将该第一芯片上的该多个第一金属焊垫以及该第二芯片上的该多个第一金属焊垫与该基板上表面的多个金属接点电连接，并且至少一条第二金属导线，用以将该第一芯片上的该多个第二金属焊垫与该基板上表面的多个金属接点电连接。此封装体，用以包覆该第一芯片、该第二芯片及该基板的上表面，其中该多个金属凸出物的高度大于该多条金属导线的线弧最大高度。

[0010] 本发明接着再提供一种多芯片堆叠的封装结构，包括导线架、第一芯片与第二芯片。导线架，由多个成相对排列的内引脚以及芯片承座所组成，该芯片承座位于该多个相对排列的内引脚之间。第一芯片的第一面通过第一粘着层固接于该基板的上表面，且该第一芯片的第二面上设置有多个第一金属焊垫以及多个第二金属焊垫。多个金属凸出物，形成于该第一芯片的该多个第二金属焊垫上。第二芯片的第一面通过第二粘着层与该多个金属凸出物固接，而该第二芯片的第二面上设置有多个第一金属焊垫。多条金属导线，用以将该第一芯片上的该多个第一金属焊垫以及该第二芯片上的该多个第一金属焊垫与该导线架的多个成相对排列的内引脚电连接。封装体，用以包覆该第一芯片、该第二芯片及该导线架，且其中该多个金属凸出物的高度大于该多条金属导线的线弧最大高度。

[0011] 本发明继续提供一种多芯片堆叠的封装结构，包括导线架、第一芯片与第二芯片。导线架，由多个成相对排列的内引脚以及芯片承座所组成，该芯片承座位于该多个相对排列的内引脚之间，且该芯片承座具有上表面及相对于该上表面的下表面。第一多芯片堆叠结构及第二多芯片堆叠结构分别固接于该芯片承座的上表面及下表面。多条金属导线，用以将该第一多芯片堆叠结构及该第二多芯片堆叠结构与该导线架的多个成相对排列的内引脚电连接。封装体，用以包覆该第一多芯片堆叠结构、该第二多芯片堆叠结构及该导线架的多个内引脚，其中该第一多芯片堆叠结构及该第二多芯片堆叠结构，包括至少一个下层芯片、多个金属凸出物及上层芯片。至少一个下层芯片，每一该下层芯片的主动面上设置有多个第一金属焊垫以及多个第二金属焊垫。多个金属凸出物，形成于该下层芯片的该多个第二金属焊垫上。上层芯片，该上层芯片的相对于主动面的背面通过第二粘着层与该多个金属凸出物固接，且其中该多个金属凸出物的高度大于该多条金属导线的线弧最大高度。

附图说明

[0012] 图1为公知多芯片堆叠封装的剖视图；

[0013] 图2为另一公知多芯片堆叠封装的剖视图；

[0014] 图3A为依据本发明的第一芯片第一实施例的俯视图；

[0015] 图3B为依据本发明的第一芯片的侧视图；

[0016] 图4A为依据本发明的第一芯片第二实施例的俯视图；

[0017] 图4B为依据本发明的第一芯片的侧视图；

[0018] 图5为依据本发明的多芯片堆叠封装结构的剖视图；

[0019] 图6为依据本发明的基板与第一芯片第一实施例粘合与打线后的俯视图；

[0020] 图7为依据本发明的基板与第一芯片第二实施例粘合与打线后的俯视图；

[0021] 图8为依据本发明的另一多芯片堆叠封装结构的剖视图；

[0022] 图9为依据本发明的再一多芯片堆叠封装结构的剖视图；

[0023] 图10为依据本发明的另一多芯片堆叠封装结构的剖视图；以及

[0024] 图11为依据本发明的再一多芯片堆叠封装结构的剖视图。

[0025] 主要元件标记说明

[0026] 100 堆叠式多芯片封装 102 底侧

[0027] 104 底部集成电路晶粒 106 顶部晶粒

[0028] 108 承载基座的顶侧 110 底侧

[0029] 112 底面 114 顶面

[0030] 120 中央区域 122 第一导线

[0031] 124 珠粒 200 芯片

[0032] 200a 第一芯片 200b 第二芯片

[0033] 200c 第三芯片 200d 第四芯片

[0034] 210 主动面 220 芯片的背面

[0035] 230 第一粘着层 240 第一金属焊垫

[0036] 250 第二金属焊垫 252 第三金属焊垫

[0037] 270 第二粘着层 30 基板

[0038] 32，34金属接点 300 多芯片堆叠的结构

[0039] 310 下层芯片 320 上层堆叠芯片

[0040] 320a 金属焊垫 340 树脂层

[0041] 350 金属架 350a 金属焊垫

[0042] 360 金属导线 400 金属凸出物

[0043] 600 导线架 610 内引脚

[0044] 620 芯片承座 640 第一金属导线

[0045] 642 第二金属导线 70 封装体

具体实施方式

[0046] 由于本发明所利用到的一些集成电路封装制造原理，已于先前技术中详细披露，故在下述说明中，对于封装制造原理，不作完整描述。而且下述内文中的附图，也并未依据实际的相关尺寸完整绘制，其作用仅在表达与本发明特征有关的示意图。

[0047] 本发明在此所探讨的方向为一种三维空间的封装结构。为了能彻底地了解本发明，将在下列的描述中提出详尽的封装结构设计。显然地，本发明的施行并未限定芯片堆叠的方式的技术人员所熟习的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段制造工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其他的实施例中，且本发明的范围不受限定，其以权利要求为准。

[0048] 首先，请参照图3A、图3B，为本发明形成多芯片堆叠结构中的芯片的俯视图及侧视图。如图3A所示，芯片200的主动面210上已设置有多个第一金属焊垫240，同时在较接近芯片200中央区域的附近，再设置多个第二金属焊垫250，其中第二金属焊垫250的面积可以选择大于第一金属焊垫240的面积。此外，在芯片结构的另一实施例中，芯片200主动面210上设置有多个第一金属焊垫240，同时在较接近芯片200中央区域的附近，再设置多个第二金属焊垫250及多个第三金属焊垫252，其中第二金属焊垫250及第三金属焊垫252之间的距离非常小，例如：1～20mil，如图4A所示。在此要强调，第二金属焊垫250及第三金属焊垫252可以是在完成芯片的前段制造工艺后，再另外成长在芯片200的主动面上，如图3B所示。另外，第二金属焊垫250及第三金属焊垫252也可以是在芯片200完成前段制造工艺的过程中就已经设置在主动面上，如图4A及图4B所示。对此，本发明并不加以限制，其均为本发明的实施方式。此外，在本实施例中，还可以在芯片200的相对于主动面210的背面220上，再选择性地加上粘着层230(此粘着层也可作为一种绝缘层230)。

[0049] 接着，请参照图5，为本发明多芯片堆叠的具体实施例的剖视图。如图5所示，多芯片堆叠结构由基板30、第一芯片(或称为下层芯片)200a、第二芯片(或称为上层芯片)200b与多条金属导线(640；642)所组成，其中基板30上设置有多个金属接点(32；34)。

[0050] 第一芯片200a通过粘着层230固接于基板30之上，且第一芯片200a的主动面上设置有多个第一金属焊垫240以及多个第二金属焊垫250，其中粘着层230可以预先贴附于基板30之上或是先将粘着层230贴附于第一芯片200a的背面上，本发明并不加以限制。此外，本发明的粘着层230的目的在与基板30或是第一芯片200a形成接合，因此，只要是具有此功能的粘着材料，均为本发明的实施方式，例如：粘着胶带(tape)或B-Stage材料等；同时本发明的基板30的目的在于提供承载，因此，只要是具有此功能的材料，均为本发明的实施方式，例如：电路板或BGA电路板材料等。

[0051] 接着，在多个第二金属焊垫250上分别形成金属凸出物400，其中金属凸出物400可以使用锡球(solder bump)堆叠而成，其也可以是使用打线制造工艺以金属凸块(stump bump)来形成，因此金属凸出物400也可以是一种金或铜材料，同时，金属凸出物400可以由多个锡球堆叠或是多个金属凸块堆叠所形成，本发明并不加以限制。再接着，使用打线制造工艺以多条第二金属导线642将第一芯片200a上的第二金属焊垫250与基板30上的金属接点34连接；然后，再以另一打线制造工艺以多条第一金属导线640将芯片200a的第一金属焊垫240与基板30上的金属接点32连接。

[0052] 接着，进行芯片200b的堆叠，以第二粘着层270将第一芯片200a与第二芯片200b固接。在堆叠过程中，可以将第二粘着层270形成于第一芯片200a的主动面上或是第二芯片200b的背面上，同时，此第二粘着层270可以是B-Stage材料，因此第二粘着层270也可以作为一种绝缘材料，对此，本发明也不加以限制。此外，在第二芯片200b的背面上，也可以选择先选择性地贴附绝缘层230。当第二芯片200b固接于第一芯片200a之上后，可以选择性地进行烘烤制造工艺，以固化第二粘着层270。然后，再以打线制造工艺以多条第一金属导线640将第二芯片200b的第一金属焊垫240与基板30上的金属接点32连接。最后，再以封胶制造工艺将基板30、第一芯片200a、第二芯片200b与多条金属导线(640；642)包覆，以完成封装结构。

[0053] 在此要强调的是，在本实施例中，第二金属焊垫250的面积比第一芯片200a上的第一金属焊垫240大，所以，除了可以在第二金属焊垫250上形成金属凸出物400外，还可以再提供第二金属导线642形成连接时所需的面积，如图6所示，其中，第二金属导线642的线径可以比第一金属导线640粗，以便能作为第一芯片200a及第二芯片200b的散热导线。

[0054] 此外，若第二金属焊垫250的面积只能形成金属凸出物400时，也可以选择在第二金属焊垫250的旁边再形成一个第三金属焊垫252，其中第二金属焊垫250及第三金属焊垫252之间的距离非常小，例如：1～20mil，如图7所示。由于第二金属焊垫250及第三金属焊垫252非常接近，因此当第三金属焊垫252以另一条金属导线642与基板30上的金属接点34连接后，也可以作为芯片间的散热导线。在此要强调的，基板30上的金属接点32及金属接点34，可以如图6及图7所示的分成两列；但也可以是一列的排列，对此本发明并不加以限制。同时，基板30上的金属接点32及金属接点34间的面积大小可以相同，但也可以选择将金属接点34做的大一些，以使较粗的第二金属导线642能够有效地连接，以便能作为第一芯片200a及第二芯片200b的散热导线。

[0055] 接着，请再参照图8，为本发明的多芯片堆叠结构的另一具体实施例的剖视图。本实施例仅在图5的实施例中，在第二芯片200b上再多堆叠另一芯片200c。此时，第二芯片200b之上就必须设置有第二金属焊垫250或是第三金属焊垫252，并且在第二金属焊垫250上形成金属凸出物400以及第二金属导线642。很明显地，在本发明的实施例中，凡在下层的芯片均需设置成与图5中第一芯片200a相同的结构，故在图8中的第一芯片200a及第二芯片200b则必须与图5中第一芯片200a有相同的结构。由于第三芯片200c与第二芯片200b间也是由第二粘着层270来固接，其余连接过程均与图5的连接过程相同，因此详细的过程在此不再赘述。

[0056] 请继续参照图9，为本发明的多芯片堆叠封装结构的再一实施例的剖视图。很明显地，图9与图5之间的差异在于基板30的结构置换成导线架600，而导线架600是由多个成相对排列的内引脚610以及芯片承座620所组成，其中芯片承座620位于多个相对排列的内引脚610之间。第一芯片200a通过粘着层230固接于芯片承座620之上，且第一芯片200a的主动面上设置有多个第一金属焊垫240以及多个第二金属焊垫250，其中粘着层230可以预先贴附于芯片承座620之上或是先将粘着层230贴附于第一芯片200a的背面上，本发明并不加以限制。接着，在多个第二金属焊垫250上分别形成金属凸出物400，其中金属凸出物400可以使用锡球(solder bump)堆叠而成，其也可以是使用打线制造工艺以金属凸块(stump bump)来形成其中，金属凸出物400可以由多个金属凸块堆叠所形成。再接着，使用打线制造工艺以多条第二金属导线642将第一芯片200a上的第二金属焊垫250与内引脚610连接；然后，再以另一打线制造工艺以多条第一金属导线640将第一芯片200a的第一金属焊垫240与内引脚610连接。接着，将第二芯片200b堆叠于第一芯片200a之上。由于第二芯片200b的堆叠过程，与图5的实施例相同，故其详细过程不再赘述，最后，再使用封胶制造工艺以封胶材料700将导线架600中的内引脚610、芯片承座620、第一芯片200a、第二芯片200b与多条金属导线(640；642)包覆，以完成封装结构。

[0057] 在此要强调的是，在本实施例中，同样地，第二金属焊垫250的面积比第一芯片200a上的金属焊垫240大，所以，除了可以在第二金属焊垫250上形成金属凸出物400外，还可以再提供第二金属导线642形成连接时所需的面积，如图6所示，其中，第二金属导线
642的线径可以比第一金属导线640粗，以便能作为第一芯片200a及第二芯片200b的散热导线。此外，若第二金属焊垫250的面积只能形成凸出物400时，也可以选择在第二金属焊垫250的旁边再形成一个第三金属焊垫252，其中第二金属焊垫250及第三金属焊垫252之间的距离非常小，例如：1～20mil，如图7所示。由于第二金属焊垫250及第三金属焊垫
252非常接近，因此当第三金属焊垫252以另一条金属导线642与基板30上的金属接点34连接后，也可以作为第一芯片200a及第二芯片200b间的散热导线。

[0058] 接着，请继续参照图10，为依据本发明的另一多芯片堆叠封装结构的剖视图。很明显地，图10与图9的差异在于导线架600中的芯片承座620与内引脚610之间形成高度差，而在第一芯片200a及第二芯片200b在导线架600上的堆叠过程以及封胶过程，则均与图9相同，故详细过程不再赘述。

[0059] 接着，请继续参照图11，为在导线架600上形成多芯片堆叠封装结构的剖视图，其中导线架600由多个成相对排列的内引脚610以及芯片承座620所组成，而芯片承座620位于多个相对排列的内引脚610之间。如图11所示，将第一芯片200a、第二芯片200b所形成的第一多芯片堆叠结构以及第三芯片200c、第四芯片200d所形成的第二多芯片堆叠结构分别固接于芯片承座620的上表面及下表面，其中位于下层的第一芯片200a以及第二芯片200c的主动面上设置有多个第一金属焊垫240以及多个第二金属焊垫250。如前所述，由第一芯片200a、第二芯片200b所形成的第一多芯片堆叠结构以及第三芯片200c、第四芯片200d所形成的第二多芯片堆叠结构与图9及图10中的芯片堆叠结构完全相同，故其详细的芯片堆叠过程、第一芯片200a、第二芯片200b、第三芯片200c及第四芯片200d与第一金属导线640、第二金属导线642的连接过程不再赘述。

[0060] 要强调的是，在本实施例中的第一多芯片堆叠结构及第二多芯片堆叠结构，其下层的第一芯片200a及第三芯片200c的主动面上的多个第二金属焊垫250可进一步设置多个金属凸出物400，用以接触及支撑上层的第二芯片200b及第四芯片200d。

[0061] 显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求项的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其他的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求；例如，本发明不限于具有两个堆叠式晶粒的封装，而是可以应用至多个堆叠式晶粒的封装，即本发明可应用于所有导线焊接的封装型式。此外，晶粒大小与步骤中的尺寸可加以变化以符合封装设计的要求。因此，应了解本发明不限于特定具体实施例，凡其它未脱离本发明所揭示的精神下所完成的等效变更或改进，均应包含在权利要求中。