洛伦兹磁致电阻传感器及制造方法

摘要

本发明公开了一种具有极小引线宽度和引线间隔的洛伦兹磁致电阻传感器及制造方法。该传感器可以通过新型制造方法制造，该方法允许以如下方式淀积引线，使得引线宽度和引线间的间隔由引线层和引线间电绝缘间隔层的淀积厚度决定，而不是由光刻决定。因为引线厚度和引线间隔不是由光刻决定的，所以引线厚度和引线间隔不受光刻分辨极限的限制。

权利要求

1.一种洛伦兹磁致电阻传感器，包括：具有第一和第二侧并具有气垫面的磁有源结构；

与所述磁有源结构的第二侧电连接的多根导电引线，每根所述导电引线包括沿垂直于所述气垫面取向的平面形成的导电材料层。

2.根据权利要求1所述的传感器，具有与所述多个导电引线层的每个相邻形成的电绝缘层，所述电绝缘层沿着垂直于所述气垫面的平面形成。

3.根据权利要求1所述的传感器，其中每根所述导电引线包括从多晶硅、Au、TiSi2和AuGe构成的组中选择的材料。

4.根据权利要求2所述的传感器，其中所述电绝缘层包括氧化物。

5.根据权利要求4所述的传感器，其中所述电绝缘层包括氮化物。

6.根据权利要求1所述的传感器，其中所述磁有源层包括半导体。

7.根据权利要求1所述的传感器，其中所述磁有源层包括从Si、GaAs、InAs、InSb或In、As和Sb的合金构成的组选择的材料。

8.根据权利要求1所述的传感器，其中所述磁有源层包括形成为半导体异质结构的量子阱。

9.一种洛伦兹磁致电阻传感器，包括：具有第一和第二侧并具有延伸于所述第一和第二侧之间的气垫面的磁有源结构；

与所述磁有源层的第一侧电连接的导电旁路结构；以及与所述磁有源结构的第二侧电连接的多根导电引线，每根所述导电引线包括沿垂直于所述气垫面取向的平面形成的导电材料层。

10.一种霍尔磁致电阻传感器，包括：具有第一和第二侧并具有延伸于所述第一和第二侧之间的气垫面的磁有源结构；

与所述磁有源结构的第二侧电连接的多根导电引线，每根所述导电引线包括沿垂直于所述气垫面取向的平面形成的导电材料层。

11.一种洛伦兹磁致电阻传感器，包括：磁有源结构，具有响应于外加磁场而变化的电阻；

与所述磁有源结构连接的多个导电引线层；以及多个电绝缘层，每个所述导电引线层通过所述多个电绝缘层之一与相邻的导电引线层隔开；且其中所述导电引线之间的间隔由所述电绝缘层的厚度决定。

12.根据权利要求11所述的洛伦兹磁致电阻传感器，其中每个所述导电引线具有由所述导电引线层的厚度界定的引线宽度。

13.根据权利要求11所述的洛伦兹磁致电阻传感器，其中每个所述导电引线层包括沿垂直于所述传感器的气垫面的平面形成的导电材料层。

14.根据权利要求11所述的洛伦兹磁致电阻传感器，其中每个所述导电引线层包括沿垂直于所述传感器的气垫面的平面形成的多晶硅层。

15.根据权利要求11所述的洛伦兹磁致电阻传感器，其中每个所述电绝缘层包括沿垂直于所述传感器的气垫面的平面形成的电绝缘材料层。

16.根据权利要求11所述的洛伦兹磁致电阻传感器，其中每个所述电绝缘层包括沿垂直于所述传感器的气垫面的平面形成的氧化物层。

17.根据权利要求11所述的洛伦兹磁致电阻传感器，其中每个所述电绝缘层包括沿垂直于所述传感器的气垫面的平面形成的氮化物层。

18.一种制造洛伦兹磁致电阻传感器的方法，包括：提供衬底；

在所述衬底中形成沟槽；

在所述沟槽中淀积第一导电引线层；

在所述沟槽中在所述第一引线层上方淀积非磁性间隔层；

在所述沟槽中在所述非磁性间隔层上方淀积第二导电引线层；以及在所述沟槽中形成磁有源结构，所述磁有源结构与所述第一和第二导电引线层的边缘电接触。

19.一种制造洛伦兹磁致电阻传感器的方法，包括：提供衬底；

在所述衬底上形成第一引线层；

在所述第一引线层上形成绝缘层；

在所述绝缘层上形成第二引线层；以及形成磁有源结构，所述磁有源结构与所述第一和第二引线层接触。

20.一种制造洛伦兹磁致电阻传感器的方法，包括：提供衬底；

在所述衬底上形成第一引线层；

在所述第一引线层上形成第一绝缘层；

在所述绝缘层上形成第二引线层；

在所述第二引线层上形成第二绝缘层；

在所述第二绝缘层上形成第三引线层；

在所述第三引线层上形成第三绝缘层；

在所述第三绝缘层上形成第四引线层；以及形成磁有源结构，所述磁有源结构与所述第一、第二、第三和第四引线层接触。

21.一种制造洛伦兹磁致电阻传感器的方法，包括：提供衬底；

在所述第一引线层上方淀积非磁性间隔层；

淀积第一导电引线层；

在所述第一引线层上方淀积非磁性间隔层；

在所述非磁性间隔层上方淀积第二导电引线层；

形成通过各层的沟槽；以及

在所述沟槽中形成磁有源结构，所述磁有源结构与所述第一和第二以及其他更高的导电引线层的边缘电接触。

说明书

洛伦兹磁致电阻传感器及制造方法

技术领域

[0001] 本发明总体上涉及利用洛伦兹力的磁阻传感器(magnetoresistive sensor)，这种磁阻传感器因而会表现出苛宾诺效应(Corbino effect)、霍尔效应(Halleffect)或两者的组合(通称为洛伦兹磁致电阻器)，且尤其涉及用于增大磁记录系统的数据存储密度和数据率的异常磁阻(EMR)传感器。

背景技术

[0002] 计算机长期存储器的核心是被称为磁盘驱动器的组件。 该磁盘驱动器包括旋转的磁盘、通过邻近旋转磁盘表面的悬臂悬挂的读写磁头、转动悬臂以将读和写头置于旋转磁盘上选定圆形磁道上方的致动器。 该读和写头直接位于具有气垫面(ABS)的滑块上。 当磁盘不旋转时，悬臂将滑块偏置成与磁盘表面接触，当磁盘旋转时，旋转的磁盘使空气旋动。当滑块浮在气垫(airbearing)上时，采用读和写头向旋转盘写入磁印及从旋转盘读取磁印(magnetic impression)。读和写头连接到处理电路，处理电路根据计算机程序工作以实现写和读功能。

[0003] 写磁头包括嵌入在第一、第二和第三绝缘层(绝缘堆叠)中的线圈层，绝缘堆叠夹在第一和第二极片(pole piece)层之间。 在第一和第二极片层之间由写磁头气垫面(ABS)处的间隙层形成间隙，极片层在后间隙处相连。 传导到线圈层的电流在极片中感应磁通，使得磁场在ABS的写间隙处弥散出来，以在移动介质上的磁道中写入前述磁印，例如在前述旋转盘上的圆形磁道中。

[0004] 在最近的读磁头设计中，已经使用自旋阀传感器(也称为巨磁致电阻(GMR)传感器)来感测来自旋转磁盘的磁场。 该传感器包括夹在第一和第二铁磁层(以下简称被钉扎层和自由层)之间的非磁性导电层(以下简称间隔层)。第一和第二引线连接到自旋阀传感器，以通过其传导感测电流。 被钉扎层的磁化方向通常垂直于气垫面(ABS)，自由层的磁矩取向通常平行于ABS但可以响应于外部磁场自由旋转。 被钉扎层的磁化通常通过与反铁磁层的交换耦合而被钉扎。

[0005] 间隔层的厚度被选择成小于通过传感器的传导电子的平均自由程。 利用这种布置，传导电子的一部分被间隔层与被钉扎层和自由层每者的界面散射。 当被钉扎层和自由层的磁化彼此平行时，散射最小，当被钉扎层和自由层的磁化反平行时，散射最大。散射的变化与cosθ成比例地改变自旋阀传感器的电阻，其中θ为被钉扎层和自由层磁化之间的角度。 在读取模式中，自旋阀传感器的电阻与来自旋转的盘的磁场的幅度成比例地改变。 当通过自旋阀传感器传导感测电流时，电阻变化导致电势变化，其被检测并处理为回读信号。

[0006] 然而，对持续增大数据率和数据容量的驱动力已经使研究人员寻找能够在减小的磁道宽度上具有更大灵敏度的新型磁阻传感器。 被称为洛伦兹磁致电阻器的一类重要的电势磁阻传感器、磁记录传感器和扫描传感器依赖于磁场中带电载体运动导致的洛伦兹力。一种这样的装置被称为霍尔传感器。另一种是被称为异常磁致电阻传感器(EMR)的传感器。 这些传感器的优点在于，传感器的有源区是由非磁性半导体材料构成的，不受巨磁致电阻传感器(GMR)和隧道阀中存在的磁噪声问题影响，后两者在它们的有源区中都使用了磁性膜。

[0007] EMR传感器包括与有源区一侧接触的一对电压引线和一对电流引线以及与有源区另一侧接触的导电旁路(shunt)。在未施加磁场的情况下，经过电流引线的感测电流进入半导体有源区中并通过旁路被分流。 当存在外加磁场时，电流被从旁路偏离，并主要通过半导体有源区。 跨越电压引线检测因外加磁场导致的电阻变化。 EMR在T.Zhou等人的“Extraordinarymagnetoresistance in externally shunted van der Pauw plates”(Appl.Phys.Lett.，Vol.78，No.5，2001年1月29日，667-669页)一文中有介绍。

[0008] 然而，即使这种EMR装置具有优点，对于提高可以存储在装置中以及从装置读取的磁性信息的数据率和数据密度而言，仍然有不断紧迫的需求。随着这些EMR器件和其他洛伦兹磁致电阻器不断变小，制作必需的极小引线和极小引线间隔的能力受到当前光刻技术分辨极限的限制。

[0009] 因此，非常需要这样一种传感器设计和制造方法，其允许以超出当前可用光刻工艺分辨极限的非常小的尺寸来构造这种传感器。 这种结构和/或方法会优选允许以极小的引线间隔来制造这种器件的引线，以便能读取非常短的磁位。

发明内容

[0010] 本发明提供了一种具有极小引线宽度和引线间隔的洛伦兹磁致电阻(LMR)传感器(本领域的技术人员还称为异常磁致电阻传感器或(EMR))。 该传感器可以通过新型制造方法制造，该方法允许以如下方式淀积引线，即引线宽度和引线间的间隔由引线层和引线之间的电绝缘间隔层的淀积厚度决定，而不是由光刻决定。 因为引线厚度和引线间隔不是由光刻决定的，所以引线厚度和引线间隔不受光刻分辨极限的限制。

[0011] 因此，引线可以被形成为在与要感测的磁场的方向(例如平行于ABS平面)垂直的方向上淀积的层，使得引线层是沿着垂直于ABS的平面形成的。 类似地，引线之间的电绝缘间隔层也可以被形成为在与要感测的磁场的方向垂直的平面中淀积的层，使得绝缘层沿着也垂直于ABS平面的平面形成。

[0012] 在本发明一个可能实施例中，传感器的磁有源部分可以被构造成一层诸如Si的半导体。 本发明的实施例便于沿平行于ABS的方向淀积EMR传感器的磁有源部分，由此便于沿该相同方向淀积引线和间隔层。

[0013] 在根据本发明实施例制造传感器的一种可能方法中，可以在非磁性电绝缘衬底材料中形成沟槽。然后可以向沟槽中淀积一系列引线和间隔层。 然后，可以去除那些引线和间隔层的一部分，并可以淀积诸如半导体的材料，以形成与引线和间隔层相邻的磁有源结构。 可以执行另一材料去除和再填充过程以形成与磁有源结构相邻并与引线和间隔层相对的旁路结构。

[0014] 在本发明的另一可能实施例中，可以通过一系列连续的填充和蚀刻步骤形成引线和磁有源部分，使得一部分磁有源结构是在淀积一个或多个引线和绝缘层中的每个之后淀积的。

[0015] 在本发明的第三可能实施例中，首先向衬底上淀积引线和绝缘层。 随后是蚀刻工艺，以去除引线和间隔层的一部分，并可以淀积诸如半导体的材料，以形成与引线和间隔层相邻的磁有源结构。 然后可以执行另一材料去除和再填充过程以形成与磁有源结构相邻并与引线和间隔层相对的旁路。

[0016] 通过结合附图阅读优选实施例的以下详细描述将明了本发明的这些和其他特征和优点，在所有附图中，类似的附图标记表示类似的元件。

附图说明

[0017] 为了更完整地理解本发明的本质和优点以及优选的使用模式，应当结合附图阅读以下详细说明，附图不是按比例绘制的。

[0018] 图1是其中可以实施本发明的磁盘驱动系统的示意图；

[0019] 图2为示出了滑块上的磁头位置的滑块的ABS视图；

[0020] 图3是根据现有技术的EMR器件的示意性等距视图；

[0021] 图4是从图3的线4-4截取的截面图；

[0022] 图5为根据本发明实施例的EMR器件的示意性等距视图；

[0023] 图6-13为示出了根据本发明实施例的制造EMR传感器的方法的截面图；以及[0024] 图14-28为示出了根据本发明实施例的制造EMR传感器的方法的截面图。

具体实施方式

[0025] 以下描述是为了实施本发明而当前构思的最佳实施例。 给出该描述是为了例示本发明的一般原理，并不是要限制在此主张的发明构思。

[0026] 现在参考图1，图1示出了可以实现本发明的磁盘驱动器100。 如图1所示，至少一个可旋转磁盘112被支撑在主轴114上并由磁盘驱动器马达118旋转。 每个盘上的磁记录是磁盘112上的同心数据磁道(未示出)的环形图案的形式。

[0027] 至少一个滑块113位于磁盘112附近，每个滑块113支撑一个或多个磁头组件121。在磁盘旋转时，滑块113沿径向在盘面122上进出移动，使得磁头组件121可以访问写有所需数据的磁盘的不同磁道。 每个滑块113都通过悬臂115附着于致动器臂119上。 悬臂115提供轻微的弹力，将滑块113偏置向盘面122。 每个致动器臂119都附着于致动器装置127。 如图1所示的致动器装置127可以是音圈电机(VCM)。 VCM包括可以在固定磁场中活动的线圈，线圈运动的方向和速度受到由控制单元129提供的电机电流信号控制。

[0028] 在磁盘存储系统工作期间，磁盘112的转动在滑块113和盘面122之间产生气垫，其对滑块施加向上的力或升力。 于是在正常运行期间，气垫平衡悬臂115的轻微弹性力并支撑滑块113离开盘面，稍微位于盘面上方一小的基本恒定的间距。

[0029] 在运行期间，由控制单元129产生的控制信号，例如存取控制信号和内部时钟信号，来控制磁盘存储系统的各组件。 典型地，控制单元129包括逻辑控制电路、存储装置和微处理器。控制单元129产生控制信号以控制各种系统运行，例如线路123上的驱动马达控制信号和线路128上的磁头定位和寻道控制信号。 线路128上的控制信号提供期望的电流曲线，以最佳方式移动滑块113并将其定位到盘112上的所需数据磁道。 通过记录通道125向和从读和写头121传送写和读信号。

[0030] 参考图2，可以更详细地看出滑块113中磁头121的取向。 图2为滑块113的ABS视图，可以看出，包括感应写磁头和读传感器的磁头位于滑块的后缘上。 以上对典型磁盘存储系统的描述和所附的图1仅仅是为了说明的目的。 显然，磁盘存储系统可以包含大量的磁盘和致动器，且每个致动器可以支撑若干滑块。

[0031] 现在参考图3，其示出了用在磁头121(图2)中的现有技术的异常磁致电阻传感器(EMR)300。EMR传感器300可以包括结构302，该结构是形成于诸如GaAs的半导体衬底304上的III-V族异质结构。 然而，本发明所述的EMR传感器不限于III-V族半导体材料。 例如，其也可以基于硅或锗而形成。 此外，本发明不限于III-V族异质结构，其也可以由III-V族半导体薄膜形成。异质结构302包括具有第一带隙的半导体材料构成的第一层306、形成于第一层306上且具有小于第一层306的带隙的第二带隙的半导体材料构成的第二层308以及形成于第二层308顶上且具有大于第二带隙的第三带隙的半导体材料构成的第三半导电层310。第一和第三层306、310中的材料可以相似或相同。由于不同材料的不同带隙，第一、第二和第三半导体材料生成了能量势阱(量子阱)。于是，可以将载流子约束在层308之内，在传感器300中将层308视为EMR有源膜。 也将这称为量子阱或二维电子气(2DEG)层。

[0032] 第一层306通常形成于可以是一层或多层的缓冲层312顶上。缓冲层312包括若干周期的超晶格结构，用于防止衬底中的杂质迁移到功能层306、308、310中。 此外，选择缓冲层312以调和衬底304和异质结构302的功能层的一般不同的晶格常数，从而充当衬底和功能层之间的应力释放层。

[0033] 将一个或多个掺杂层并入第一层306、第三层310或两层306和310中的半导体材料中，并与第二和第三半导体材料的边界间隔开。 掺杂层向量子阱提供电子(如果是n掺杂的)或空穴(如果是p掺杂的)。电子或空穴分别以二维电子气或空穴气的形式集中在量子阱中。对于AlSb/InAs/AlSb异质结构而言，掺杂层不是必需的，其中电子源于AlSb层中的深施主以及AlSb和InAs量子阱之间界面处的状态。

[0034] 层306、308、310可以是生长在半绝缘GaAs衬底304上的Al0.09In0.91Sb/InSb/Al0.09In0.91Sb异质结，其间有缓冲层312。 层306、308、310也可以是AlSb/InAs/AlSb。InSb、GaAs和InAs是窄带隙的半导体。 窄带隙半导体通常具有高电子迁移率，因为有
2
效电子质量得到很大降低。例如，InSb和InAs的室温电子迁移率分别为70000cm/Vs和
2
35000cm/Vs。

[0035] 形成于缓冲层312上的底部Al0.09In0.91Sb层306厚度在大约1-3微米的范围内，顶部Al0.09In0.91Sb层310厚度在大约10到1000nm的范围内，典型的为50nm。并入层306、310中的掺杂层具有从单个分子层(δ掺杂层)直到10nm的厚度。 掺杂层与第一和第二或第二和第三半导体材料的InSb/Al0.09In0.91Sb边界间隔10-300埃的距离。 优选n掺杂，
19 3
因为电子通常比空穴具有更高的迁移率。 典型的n型掺杂剂为浓度在1到10 /cm 范围内的硅。对于AlSb/InAs/AlSb量子阱而言，也能够用δ掺杂提高InAs量子阱中的电子密度。 通常通过在AlSb层之内插入少许Te单分子层来实现这点。 异质结构302的淀积工艺优选为分子束外延，不过也可以使用其他外延生长方法。

[0036] 在异质结构302上形成帽盖层314以保护器件不受腐蚀。 帽盖层314由绝缘材料形成，例如铝或硅的氧化物或氮化物(例如Al2O3、Si3N4)或非腐蚀性半绝缘半导体。层312、306、308、310、314一起形成可称为台式(mesa)结构315的结构。

[0037] 在EMR结构302的一侧上构图两个电流引线316、318和两个电压引线320、322，使它们与量子阱电接触。 在EMR结构302的与电流引线和电压引线相反的一侧上构图金属旁路324，使其与量子阱电接触。 外加磁场H(图4)，即要感测的磁场通常与EMR结构302中的层的平面垂直地取向。 引线通常包括扩散到器件中的金属接触，例如Au、AuGe或Ge。 对于基于Si的EMR器件而言，引线和旁路材料优选为Si的金属合
金(例如TiSi2)或高度n型掺杂的区域。 通常在淀积帽盖层314之后形成引线，有时在去除一些帽盖层材料之后形成引线。

[0038] 图4为通过有源膜308的截面的EMR传感器300的顶视图，将示出传感器的基本操作。在未施加磁场的情况下，经过电流引线316、318的感测电流进入半导体有源膜308中并通过线402所示的旁路324被分流。如图4中尾部进入纸面内的箭头所示，当存在具有垂直于EMR结构302中的层的平面的分量的外加磁场H时，电流被从旁路324偏离，并主要通过半导体有源膜308，如线404所示。 跨越电压引线320、322检测到因外加磁场导致的电阻变化。

[0039] 现在参考图5，其示出了根据本发明实施例的EMR传感器500。 图5为EMR传感器500的切开透视图，如图所示，气垫面(ABS)位于结构的顶表面。 通过定义平面AAAA和BBBB可以更好地理解传感器500。 平面AAAA被显示在图5中的前面，并
由字母“A”表示的角部代表。 平面BBBB具有字母“B”，图5中仅示出了三个字母B。 平面AAAA和BBBB相互平行，且垂直于气垫面ABS。

[0040] EMR传感器500可以包括磁有源层502，其优选由诸如Si的半导体材料构成。EMR传感器还包括导电旁路结构504，其可以由诸如TiSi2的材料或一些其他非磁性导电材料构成。 EMR传感器500嵌入于诸如氧化物或氮化物层的非磁性衬底材料506中。

[0041] 尽管现有技术的EMR传感器一直使用如上文参考图3所述的半导体多层结构来形成量子阱，但可以利用形成为半导体材料(例如Si)层的磁有源区502来实现本发明，而不需要诸如上文所述的多层结构。 其他适当的半导体材料为III-V族薄膜，例如GaAs、InSb和InAs。 应当指出，可以利用诸如参考图3所述的EMR异质结构来实现本发明。然而，参考图5所述的EMR结构便于制造下文描述的新颖引线结构，而且在用于空间分辨率很小的传感器中时提供了某些性能优势。

[0042] 传感器500包括第一和第二电流引线508、510以及第一和第二电压引线512、514。传感器500与上文参考图3所述的传感器300类似地工作，在没有磁场的时候，从第一电流引线508流到第二电流引线510的电流通过旁路504。 在存在取向垂直于ABS的磁场时，更多电流偏移进入到半导体中，即传感器500的磁有源部分502中，这增大了跨电压引线512和514测量的电阻。

[0043] 继续参考图5，EMR传感器500包括新颖的引线结构，该结构允许以极窄的引线间隔构造引线，使得EMR传感器能够读取极小的数据位。现有技术的引线结构一直由光刻构图限定引线宽度以及引线间的间隔。 因此，引线间隔受到当前可用的光刻技术的分辨极限的限制。通过这种方式构图非常窄的引线间隔的能力进一步受到EMR结构自身的高形貌的限制，这使得高分辨率光刻更加困难。

[0044] 然而，本发明的引线结构根本不同，允许以极窄的引线宽度和引线间隔来构造引线。 如图5所示，引线508、510、512、514被电绝缘间隔层516、518、520、522、524分开。 引线层508-514以及绝缘间隔层516-524在垂直于AAAA和BBBB平面且平
行于ABS的平面中淀积，从而获得沿平行于AAAA和BBBB平面且垂直于ABS的平面
形成的引线层508、510、512、514。 可以从AAAA平面或BBBB平面的方向淀积。 这与现有技术的器件根本不同，在现有技术的器件中，引线是沿垂直于ABS(平行于AAAA和BBBB)的方向淀积的，且引线宽度和间隔由光刻工艺决定。

[0045] 因此，对于本发明而言，垂直于AAAA和BBBB平面的方向上的每个引线层508-514的宽度W1以及每个间隔层516-524的宽度W2由层508-524的每层厚度决定。
由于能够仔细地将每层的厚度控制在非常小的尺寸，这使得引线宽度和引线间隔能够极小。如图5所示，传感器500优选具有IVIV引线配置，其中，一条电流引线510被夹在两条电压引线512、514之间(并与其电绝缘)。已经发现这相对于参考图3上述的IVVI结构提供了性能优点。 由于在两根电压引线512、514之间设置电流引线510必需要进一步分开电压引线，因此，该IVIV结构还带来对非常小的引线宽度和引线间隔的更大需求。

[0046] 如上所述，可以将引线层508-514和间隔层516-524的每层描述为是沿着平行于图5的AAAA和BBBB平面取向且还优选垂直于ABS平面的平面(或具有界定平面的表面)形成的。 例如，可通过首先淀积多晶硅(在后续阶段与Si结合形成TiSi2)来形成导电引线508-514，并且，例如可以由氧化物或氮化物来形成每个间隔层。引线层508-514的每层可以具有2-10nm或大约5nm的宽度W1。 VIV区域中的间隔层520-522的每层
可以具有1-5nm或大约2nm的宽度W2，由层508-514、520和522的淀积厚度界定宽度W1和W2(如上所述)。

[0047] 现在参考图6-13，介绍根据本发明实施例制造EMR传感器(例如图5的传感器500)的一种可能方法。 特别参考图6，提供衬底602。衬底例如可以是Si或一些其他半导体材料。 在衬底上形成掩模604。 掩模604可以由诸如光致抗蚀剂的材料构成，且形成有开口，该开口设置为界定将要介绍的沟槽。 然后参考图7，进行诸如反应离子蚀刻(RIE)或湿法蚀刻的材料去除工艺以在衬底602中形成沟槽。

[0048] 然后参考图8，向衬底602中形成的沟槽中淀积一系列引线和绝缘层。首先可以淀积绝缘层804。 然后可以淀积第一引线层806，随后是绝缘层808。 然后可以淀积第二引线层810，随后是绝缘层812。 然后可以淀积第三引线814，随后是另一较厚绝缘层816。 最后可以淀积第四引线818，随后是绝缘层820。

[0049] 引线层806、810、814和818的每层可以由诸如TiSi2的导电材料或n型高掺杂多晶硅构成，电绝缘层804、808、812、816和820的每层可以由诸如氧化物或氮化物的电绝缘材料构成。 对于多晶硅而言，为了使引线层806、810、814和818导电性高，与多晶硅一起淀积Ti，然后进行退火步骤以形成期望的TiSi2导电引线。 层806对应于图5中的引线层514。 类似地，层810对应于引线510、层814对应于引线512，层818对应于引线508。 因此，可以将层806、810、814、818的每层淀积至2-10nm或大约5nm的厚度，由此界定先前参考图5所述的引线宽度W1。

[0050] 层804对应于图5中的绝缘层524。 类似地，层808对应于层522，层812对应于层520，层816对应于层518，且层818对应于层508。 因此，层808和812的每个都可以具有1-5nm或大约2nm的厚度，由此界定以上参考图5所述的宽度W2。

[0051] 现在参考图9，形成具有边缘904的掩模902，例如光致抗蚀掩模，将其配置成不覆盖下方层804-820的期望部分。 然后，执行诸如蚀刻的材料去除工艺以去除未被掩模902覆盖的层804-820的部分。 如图10所示，这在层804-820中形成沟槽。 然后，参考图11，向以上形成的沟槽中淀积诸如硅1102的材料。该硅层然后形成了以上参考图5所述的磁有源层502。

[0052] 然后参考图12，去除掩模902，由诸如光致抗蚀剂的材料形成新的掩模1202。掩模1202具有与磁有源层1102的边缘相邻的开口。 如将所示，将掩模1202的开口构造成界定先前参考图5所述的旁路504。 然后参考图13，执行诸如蚀刻的另一材料去除工艺以去除未被掩模1202保护的衬底材料602的部分，由此在衬底602中形成与磁有源层
1102相邻、与引线和绝缘层804-820相反的沟槽，并向沟槽中淀积诸如TiSi2或其他导电材料的导电材料1302。

[0053] 可以在所有层上方淀积坚硬的非磁性电绝缘材料(例如氧化铝)的保护层1304，以保护刚刚形成的EMR传感器免受损伤。 为了形成在磁性数据记录装置中使用的EMR传感器，将会对刚刚形成的结构切片和抛光，从而暴露出如图13所示的结构，以形成的气垫面(ABS)，如上文参考图5所述的ABS。

[0054] 现在参考图14-28，介绍根据本发明实施例制造EMR传感器的另一种可能方法。参考图14-28描述的方法利用了一系列多个较温和的蚀刻步骤。由于蚀刻步骤比前面描述的实施例更温和，因此它们不大可能对传感器的层造成损伤，在阅读以下描述之后将更好地理解这点。

[0055] 特别参考图14，提供衬底1402。衬底1402例如可以由Si、GaAs、InSb或InAs构成。 在衬底1402上形成掩模1404，该掩模具有开口，以界定将要在其中形成EMR传感器的沟槽。 执行诸如蚀刻的材料去除工艺以去除未被掩模1404保护的衬底1402的部分，由此在衬底1402中形成沟槽。

[0056] 可以淀积第一绝缘层1406，随后是第一引线层1408。第一绝缘层例如可以是氮化物或氧化物材料，导电层例如可以是Au、TiSi2、AuGe。 然后参考图15，可以形成另一掩模1502，不覆盖引线1408和绝缘层1406的一部分。 可以执行诸如蚀刻的另一材料去除工艺，以去除未被掩模1502覆盖的引线和绝缘层1408、1406的部分。 然后参考图16，淀积诸如Si、InAs、GaAs或InSb的半导体材料层1602，以形成第一层磁有源层，诸如上文参考图5所述的层502。

[0057] 然后参考图17，形成结构类似于参考图14所述的掩模1404的另一掩模1702，并淀积绝缘层1704和引线层1706。 同样，引线层1706可以是多晶硅、Au、TiSi2、AuGe，绝缘层1704可以是氮化物或氧化物。然后参考图18，形成类似于参考图15所述的掩模1502的另一掩模1802，然后可以执行温和的刻蚀过程以去除未被掩模1802覆盖的层1704、1706的部分，获得如图19所示的结构。 然后参考图20，可以淀积诸如Si、InAs、GaAs或InSb的另一半导体层2002。

[0058] 将该过程再重复几次。 参考图21，形成类似于掩模1702(图17)的另一掩模2101，并淀积绝缘层和引线层2102、2104。 同样，绝缘层可以是氮化物或氧化物，引线层可以是诸如多晶硅、Au、TiSi2、AuGe的材料。 然后，参考图22，如上所述，执行另一掩蔽、蚀刻和淀积步骤，以淀积如图22所示的另一半导体层2202。然后，参考图23，形成另一掩模2302并淀积诸如氮化物或氧化物的绝缘材料2304的较厚层，并参考图24，执行另一掩蔽、蚀刻和淀积过程，以淀积与绝缘层2304相邻的另一较厚半导体层2402。
然后参考图25，形成另一掩模2502，并淀积另一诸如多晶硅、Au、TiSi2、AuGe的引线层2504。 然后，参考图26，执行另一掩蔽、蚀刻和淀积过程以淀积与引线层2504相邻的另一半导体层。

[0059] 然后参考图27，形成另一掩模2702，并淀积另一最后绝缘材料层2704，且如图28所示，执行另一掩蔽、蚀刻和淀积步骤，以形成与绝缘层2704相邻的另一最后半导体材料层2802。可以淀积非磁性电绝缘材料的保护层2804以保护刚刚制作的传感器结构不受损伤。所淀积的半导体层1602、2002、2202、2402、2602、2802一起形成对应于上文参考图5所述的结构502的磁有源半导体结构。

[0060] 上述淀积和蚀刻步骤系列利用一系列温和的蚀刻步骤，而不是单个剧烈的蚀刻步骤，允许淀积与引线和绝缘层1406、1408、1704、1706、2102、2104、2304、2504、2704相邻的半导体层1602、2002、2202、2402、2602、2802，从而避免了可能会因为单个剧烈蚀刻步骤对各层带来的损伤。 在形成如上所述的结构之后，可以对其上已形成整个结构的晶片切片并抛光，从而暴露出图28所示的表面并形成气垫面(ABS)。

[0061] 尽管上文已经描述了各个实施例，但应当理解仅仅是通过举例而非限制的方式给出的它们。 落在本发明范围内的其他实施例也可能对于本领域的技术人员是明显的。于是，本发明的范围宽度不应受到任何上述示范性实施例的限制，而应当仅根据以下权利要求及其等价要件来加以界定。