USB充电电路

摘要

一种USB充电电路包含有一转换器、一控制电路、一第一电阻、一第二电阻、一误差放大电路、一感测电阻以及一二极管。该转换器包含有一开关。该控制电路耦接于该开关，用来产生一驱动讯号至该开关。该第一电阻耦接于该转换器之一输出节点与一第一节点之间。该第二电阻耦接于该第一节点与一第二节点之间。该误差放大电路耦接接收一该第一电阻及该第二电阻产生之分压，用来与一参考电压比较。该感测电阻耦接于该第二节点与接地之间。该二极管耦接于该转换器之该输出节点与该第一节点之间。

权利要求

1.一种USB充电电路，包含有：

一转换器，包含有一开关；

一控制电路，耦接于该开关，用来产生一驱动讯号至该开关；

一第一电阻，耦接于该转换器之一输出节点与一第一节点之间；

一第二电阻，耦接于该第一节点与一第二节点之间；

一误差放大电路，耦接接收一该第一电阻及该第二电阻产生之分压，用来与一参考电压比较，该误差放大电路的输出连接至该控制电路；

一感测电阻，耦接于该第二节点与接地之间；以及一二极管，耦接于该转换器之该输出节点与该第一节点之间。

2.如权利要求1所述之USB充电电路，其中该转换器系为一单端初级电感转换器(single ended primary inductor converter，Sepic)。

3.如权利要求1所述之USB充电电路，其中该转换器系为一降压式转换器(Buck converter)。

4.如权利要求1所述之USB充电电路，其中该二极管系为一稽纳二极管(zener diode)。

5.如权利要求1所述之USB充电电路，其中该开关系为一NMOS晶体管。

6.一种USB充电电路，包含有：

一转换器，包含有一第一晶体管；

一控制电路，耦接于该第一晶体管，用来产生一驱动讯号至该第一晶体管；

一第一电阻，耦接于该转换器之一输出节点与一第一节点之间；

一第二电阻，耦接于该第一节点与一第二节点之间；

一误差放大电路，耦接接收一该第一电阻及该第二电阻产生之分压，用来与一参考电压比较，该误差放大电路的输出连接至该控制电路；

一感测电阻，耦接于该第二节点与一第三节点之间；

一截止电阻，耦接于该第三节点与接地之间；

一第一二极管，耦接于该转换器之该输出节点与该第一节点之间；

一第二二极管，耦接于该转换器之该输出节点与一第四节点之间；

一第三电阻，耦接于该第四节点与接地之间；以及一第二晶体管，具有一耦接于该第四节点之闸极(gate)，一接地之源极(Source)，以及一耦接于该第三节点之汲极(Drain)。

7.如权利要求6所述之USB充电电路，其中该转换器系为一单端初级电感转换器(single ended primary inductor converter，Sepic)。

8.如权利要求6所述之USB充电电路，其中该转换器系为一降压式转换器(Buck converter)。

9.如权利要求6所述之USB充电电路，其中该第一二极管系为一稽纳二极管(zener diode)。

10.如权利要求6所述之USB充电电路，其中该第二二极管系为一稽纳二极管(zener diode)。

11.如权利要求6所述之USB充电电路，其中该第一晶体管系为一NMOS晶体管。

12.如权利要求6所述之USB充电电路，其中该第二晶体管系为一NMOS晶体管。

13.一种USB充电电路，包含有：

一转换器，包含有一第一晶体管；

一控制电路，耦接于该第一晶体管，用来产生一驱动讯号至该第一晶体管；

一第一电阻，耦接于该转换器之一输出节点与一第一节点之间；

一第二电阻，耦接于该第一节点与一第二节点之间；

一第二晶体管，具有一耦接于一第四节点之闸极(gate)，一耦接于一第三节点之源极(Source)，以及一耦接于该第二节点之汲极(Drain)；

一误差放大电路，耦接接收一该第一电阻及该第二电阻产生之分压，用来与一参考电压比较，该误差放大电路的输出连接至该控制电路；

一感测电阻，耦接于该第三节点与接地之间；

一第五电阻，耦接于该第一节点与接地之间；

一第一二极管，耦接于该转换器之该输出节点与该第一节点之间；

一第二二极管，耦接于该转换器之该输出节点与一第四节点之间；以及一第四电阻，耦接于该第四节点与该第三节点之间。

14.如权利要求13所述之USB充电电路，其中该转换器系为一单端初级电感转换器(single ended primary inductor converter，Sepic)。

15.如权利要求13所述之USB充电电路，其中该转换器系为一降压式转换器(Buck converter)。

16.如权利要求13所述之USB充电电路，其中该第一二极管系为一稽纳二极管(zener diode)。

17.如权利要求13所述之USB充电电路，其中该第二二极管系为一稽纳二极管(zener diode)。

18.如权利要求13所述之USB充电电路，其中该第一晶体管系为一NMOS晶体管。

19.如权利要求13所述之USB充电电路，其中该第二晶体管系为一NMOS晶体管。

说明书

USB充电电路

技术领域

[0001] 本发明系相关于一种升降压转换器，尤指一种箝制输出电压之USB充电电路。

背景技术

[0002] 目前利用usb插槽的充电设备，其充电技术皆是采用线性调压器。线性调压器可提供稳定的输出电压，而且电路架构简单，成本较低。不过，线性调压器也有缺点，只能用在降低输出电压，输出入电压间的电源转换效率差。且，压差部份的能量都会转成热能消散，增加散热量。若，热能消散不易，散热不良就会提升温度，进而让电子系统运作不稳。及充电电流受限于输入设备(USB插槽本身)，因此充电时间长之问题。

发明内容

[0003] 本发明之主要目的之一在于揭露一种可箝制输出电压的USB充电电路，以改善先前技术中效率差，又有散热不良问题，充电时间长的缺点。

[0004] 本发明系提供一种USB充电电路，包含有：

[0005] 一转换器，包含有一晶体管；

[0006] 一控制电路，耦接于该晶体管，用来产生一驱动讯号至该晶体管；

[0007] 一第一电阻，耦接于该转换器之一输出节点与一第一节点之间；

[0008] 一第二电阻，耦接于该第一节点与一第二节点之间；

[0009] 一误差放大电路，耦接接收一该第一电阻及该第二电阻产生之分压，用来与一参考电压比较；

[0010] 一感测电阻，耦接于该第二节点与接地之间；以及

[0011] 一二极管，耦接于该转换器之该输出节点与该第一节点之间。

[0012] 于一实施例中，该转换器系为一单端初级电感转换器(singleended primary inductor converter，Sepic)。

[0013] 于一实施例中，该转换器系为一降压式转换器(Buckconverter)。

[0014] 于一实施例中，该二极管系为一稽纳二极管(zener diode)。

[0015] 于一实施例中，该晶体管系为一NMOS晶体管。

[0016] 本发明之主要目的之一在于揭露另一种可箝制输出电压的USB充电电路，以改善先前技术中效率差，又有散热不良问题，充电时间长的缺点。

[0017] 本发明系提供另一种USB充电电路，包含有：

[0018] 一转换器，包含有一第一晶体管；

[0019] 一控制电路，耦接于该第一晶体管，用来产生一驱动讯号至该第一晶体管；

[0020] 一第一电阻，耦接于该转换器之一输出节点与一第一节点之间；

[0021] 一第二电阻，耦接于该第一节点与一第二节点之间；

[0022] 一误差放大电路，耦接接收一该第一电阻及该第二电阻产生之分压，用来与一参考电压比较；

[0023] 一感测电阻，耦接于该第二节点与一第三节点之间；

[0024] 一截止电阻，耦接于该第三节点与接地之间；

[0025] 一第一二极管，耦接于该转换器之该输出节点与该第一节点之间；

[0026] 一第二二极管，耦接于该转换器之该输出节点与一第四节点之间；

[0027] 一第三电阻，耦接于该第四节点与接地之间；以及

[0028] 一第二晶体管，具有一耦接于该第四节点之闸极(gate)，一接地之源极(Source)，以及一耦接于该第三节点之汲极(Drain)。

[0029] 于一实施例中，该转换器系为一单端初级电感转换器(singleended primary inductor converter，Sepic)。

[0030] 于一实施例中，该转换器系为一降压式转换器(Buckconverter)。

[0031] 于一实施例中，该第一二极管系为一稽纳二极管(zener diode)。

[0032] 于一实施例中，该第二二极管系为一稽纳二极管(zener diode)。

[0033] 于一实施例中，该第一晶体管系为一NMOS晶体管。

[0034] 于一实施例中，该第二晶体管系为一NMOS晶体管。

[0035] 本发明之主要目的之一在于揭露再一种可箝制输出电压的USB充电电路，以改善先前技术中效率差，又有散热不良问题，充电时间长的缺点。

[0036] 本发明系提供再一种USB充电电路，包含有：

[0037] 一转换器，包含有一第一晶体管；

[0038] 一控制电路，耦接于该第一晶体管，用来产生一驱动讯号至该第一晶体管；

[0039] 一第一电阻，耦接于该转换器之一输出节点与一第一节点之间；

[0040] 一第二电阻，耦接于该第一节点与一第二节点之间；

[0041] 一第二晶体管，具有一耦接于一第四节点之闸极(gate)，一耦接于一第三节点之源极(Source)，以及一耦接于该第二节点之汲极(Drain)；

[0042] 一误差放大电路，耦接接收一该第一电阻及该第二电阻产生之分压，用来与一参考电压比较；

[0043] 一感测电阻，耦接于该第三节点与接地之间；

[0044] 一第五电阻，耦接于该第一节点与接地之间；

[0045] 一第一二极管，耦接于该转换器之该输出节点与该第一节点之间；

[0046] 一第二二极管，耦接于该转换器之该输出节点与一第四节点之间；以及[0047] 一第四电阻，耦接于该第四节点与该第三节点之间。

[0048] 于一实施例中，该转换器系为一单端初级电感转换器(singleended primary inductor converter，Sepic)。

[0049] 于一实施例中，该转换器系为一降压式转换器(Buckconverter)。

[0050] 于一实施例中，该第一二极管系为一稽纳二极管(zener diode)。

[0051] 于一实施例中，该第二二极管系为一稽纳二极管(zener diode)。

[0052] 于一实施例中，该第一晶体管系为一NMOS晶体管。

[0053] 于一实施例中，该第二晶体管系为一NMOS晶体管。

附图说明

[0054] 第1图为根据本发明之一第一实施例中一USB充电电路之示意图。

[0055] 第2图为根据本发明之一第一实施例中USB充电电路一应用之示意图。

[0056] 第3图为根据本发明之一第一实施例中USB充电电路另一应用之示意图。

[0057] 第4图为根据本发明之一第一实施例之Vout vs.Iout示意图。

[0058] 第5图为根据本发明之一第二实施例中一USB充电电路之示意图。

[0059] 第6图为根据本发明之一第二实施例中USB充电电路一应用之示意图。

[0060] 第7图为根据本发明之一第二实施例中USB充电电路另一应用之示意图。

[0061] 第8图为根据本发明之一第二实施例之Vout vs.Iout示意图。

[0062] USB充电电路之示意图。

[0063] 第9图为根据本发明之一第三实施例中一USB充电电路之示意图。

[0064] 第10图为根据本发明之一第三实施例中USB充电电路一应用之示意图。

[0065] 第11图为根据本发明之一第三实施例中USB充电电路另一应用之示意图。

[0066] 第12图为根据本发明之一第三实施例之Vout vs.Iout示意图。

具体实施方式

[0067] 请参考第1图，第1图为根据本发明之一第一实施例中一USB充电电路之示意图。USB充电电路包含一转换器、一控制芯片3、一第一电阻R1、一第二电阻R2、一感测电阻Rs以及一二极管D2。转换器包含一第一电感L1、一第二电感L2、一第一电容C1、一第二电容C2、一二极管D1以及一晶体管30。

[0068] 转换器系可为一Sepic转换器(single ended primary inductorconverter，Sepic)，或一降压式转换器(Buck converter)。二极管D2系可为一稽纳二极管(zener diode)。晶体管30系可为一NMOS晶体管。

[0069] 晶体管30组设于控制芯片3内。控制芯片3供给切换及输出电压调整。控制芯片3包含一误差放大电路60以及一控制电路90。晶体管30耦接于控制电路90，用来做为一开关。控制电路90产生脉宽调变(pulse width modulated)驱动讯号至晶体管30。

[0070] 第一电阻R1耦接于Sepic转换器之一输出节点N0与一第一节点N1之间。第二电阻R2耦接于第一节点N1与一第二节点N2之间。误差放大电路60耦接接收一第一电阻R1及第二电阻R2产生之分压，用来与一参考电压Vref比较。感测电阻Rs耦接于第二节点N2与接地之间。稽纳二极管D2耦接于转换器之输出节点N0与第一节点N1之间。

[0071] 第一电感L1耦接于一输入电压Vin与晶体管30之间。请参考第2图，第2图为根据本发明之一第一实施例中USB充电电路一应用之示意图。当晶体管30导通，电流I1流经第一电感L1与晶体管30，电流I2自第一电容C1流经第二电感L2与晶体管30。第一电感L1与第二电感L2被充电。

[0072] 请参考第3图，第3图为根据本发明之一第一实施例中USB充电电路另一应用之示意图。当晶体管30截止，第一电感L1放电到第一电容C1与第二电容C2。同样，第二电感L2放电到第二电容C2。储存于第一电感L1与第二电感L2之电能释放，于负载10产生节点电压Vo。输出电压Vout为Vo-Iout*Rs。

[0073] 误差放大电路60比较参考电压Vref与第一电阻R1及第二电阻R2产生之输出电压Vout分压。输出电压Vout为(Vref-Iout*Rs)*(1+R1/R2)。稽纳二极管D2用来限制输出电压Vout在一不高于参考电压Vref及稽纳崩溃电压(breakdown voltage)总和之最高电压。

[0074] 请参考第4图，第4图为根据本发明之一第一实施例之Vout vs.Iout示意图。电流Iout为零时，输出电压Vout等于节点电压Vo。随着电流Iout的增加，输出电压Vout自转折点开始，以线性方式往下降，斜率为-Rs*(1+R1/R2)。

[0075] 请参考第5图，第5图为根据本发明之一第二实施例中一USB充电电路之示意图。USB充电电路包含一转换器、一控制芯片3、一第一电阻R1、一第二电阻R2、一第三电阻R3、一感测电阻Rs、一截止电阻ROFF、一第二晶体管40、一第一二极管D2以及一第二二极管D3。
转换器包含一第一电感L1、一第二电感L2、一第一电容C1、一第二电容C2、一二极管D1以及一第一晶体管30。

[0076] 转换器系可为一Sepic转换器(single ended primary inductorconverter，Sepic)，或一降压式转换器(Buck converter)。第一二极管D2、第二二极管D3系可为稽纳二极管(zener diode)。第一晶体管30、第二晶体管40系可为NMOS晶体管。

[0077] 第一晶体管30组设于控制芯片3内。控制芯片3供给切换及输出电压调整。控制芯片3包含一误差放大电路60以及一控制电路90。第一晶体管30耦接于控制电路90，用来做为一开关。控制电路90产生脉宽调变(pulse width modulated)驱动讯号至第一晶体管30。电流Iout流经负载10至节点A(第二节点N2)。

[0078] 第一电阻R1耦接于Sepic转换器之一输出节点N0与一第一节点N1之间。第二电阻R2耦接于第一节点N1与一第二节点N2之间。感测电阻Rs耦接于第二节点N2与一第三节点N3之间。截止电阻ROFF耦接于第三节点N3与接地之间。误差放大电路60耦接接收第一电阻R1及第二电阻R2产生之分压，用来与一参考电压Vref比较。第一稽纳二极管D2耦接于转换器之输出节点N0与第一节点N1之间。第二稽纳二极管D3耦接于该转换器之该输出节点N0与一第四节点N4之间。第三电阻R3耦接于该第四节点N4与接地之间。第二晶体管40具有一耦接于该第四节点之闸极(gate)、一接地之源极(Source)以及一耦接于该第三节点之汲极(Drain)。

[0079] 第二稽纳二极管D3用来限制输出电压Vout之驱动能力。当节点电压Vo小于其稽纳崩溃电压(breakdown voltage)与第二晶体管40临界(Threshold)电压之总和，驱动电流将大大降低。当输出电压Vout大于第二稽纳二极管D3崩溃电压(breakdown voltage)与第二晶体管40临界(Threshold)电压之总和，第二稽纳二极管D3将导通，电流Idz3流经第二稽纳二极管D3以及第三电阻R3。第二晶体管40导通，截止电阻ROFF因而短路。请参考第2图及第3图，Sepic转换器之说明。

[0080] 请参考第6图，第6图为根据本发明之一第二实施例中USB充电电路一应用之示意图。当节点电压Vo大于第二稽纳二极管D3崩溃电压，第二晶体管40短路截止电阻ROFF，电流Iout流经负载10以及感测电阻Rs。节点A之电压为Iout*Rs。输出电压Vout为(Vref-Iout*Rs)*(1+R1/R2)。

[0081] 请参考第7图，第7图为根据本发明之一第二实施例中USB充电电路另一应用之示意图。当节点电压Vo小于第二稽纳二极管D3崩溃电压，第二晶体管40截止及开路，电流Iout流经负载10、感测电阻Rs以及截止电阻ROFF。节点A之电压为Iout*(Rs+ROFF)。输出电压Vout为(Vref-Iout*(Rs+ROFF))*(1+R1/R2)。

[0082] 请参考第8图，第8图为根据本发明之一第二实施例之Vout vs.Iout示意图。电流Iout为零时，输出电压Vout等于输出节点N0电压Vo。输出电压Vout自转折点开始，以线性方式往下降，斜率为-Rs*(1+R1/R2)。当输出电压Vout低于(Vdz3+Vth40)-Iout*Rs，输出电压Vout下降之斜率为-(Rs+ROFF)*(1+R1/R2)。输出电压Vout趋近于零。

[0083] 请参考第9图，第9图为根据本发明之一第三实施例中一USB充电电路之示意图。USB充电电路包含一转换器、一控制芯片3、一第一电阻R1、一第二电阻R2、一第二晶体管
50、一感测电阻Rs、一第四电阻R4、一第五电阻RKP、一第一二极管D2以及一第二二极管D4。
转换器包含一第一电感L1、一第二电感L2、一第一电容C1、一第二电容C2、一二极管D1以及一第一晶体管30。

[0084] 转换器系可为一Sepic转换器(single ended primary inductorconverter，Sepic)，或一降压式转换器(Buck converter)。第一二极管D2、第二二极管D4系可为稽纳二极管(zener diode)。第一晶体管30、第二晶体管50系可为NMOS晶体管。

[0085] 第一晶体管30组设于控制芯片3内。控制芯片3供给切换及输出电压调整。控制芯片3包含一误差放大电路60以及一控制电路90。第一晶体管30耦接于控制电路90，用来做为一开关。控制电路90产生脉宽调变(pulse width modulated)驱动讯号至第一晶体管30。电流Iout流经负载10至节点B(第三节点N3)。

[0086] 第一电阻R1耦接于Sepic转换器之一输出节点N0与一第一节点N1之间。第二电阻R2耦接于第一节点N1与一第二节点N2之间。误差放大电路60耦接接收一第一电阻R1及第二电阻R2产生之分压，用来与一参考电压Vref比较。感测电阻Rs耦接于第三节点N3与接地之间。第一稽纳二极管D2耦接于转换器之输出节点N0与该第一节点N1之间。第二稽纳二极管D4耦接于转换器之输出节点N0与一第四节点N4之间。第二晶体管50具有一耦接于第四节点N4之闸极(gate)、一耦接于第三节点N3之源极(Source)，以及一耦接于第二节点N2之汲极(Drain)。第五电阻RKP，耦接于第一节点N1与接地之间。第四电阻R4，耦接于第四节点N4与第三节点N3之间。

[0087] 第二稽纳二极管D4用来限制节点电压Vo。当输出电压Vout小于第二稽纳二极管D4崩溃电压与第二晶体管50临界(Threshold)电压之总和，节点电压Vo被箝制。当输出电压Vout大于第二稽纳二极管D4崩溃电压与第二晶体管50临界(Threshold)电压之总和，第二稽纳二极管D4将导通，电流Idz4流经第二稽纳二极管D4以及第四电阻R4。第二晶体管50导通，第五电阻RKP阻值太大，远超过(R2+Rs)，而断路。请参考第2图及第3图，Sepic转换器之说明。

[0088] 请参考第10图，第10图为根据本发明之一第三实施例中USB充电电路一应用之示意图。当输出电压Vout大于第二稽纳二极管D4崩溃电压与第二晶体管50临界(Threshold)电压之总和，第二晶体管50导通，第五电阻RKP断路，电流Iout流经负载10以及感测电阻Rs。节点B之电压为Iout*Rs。输出电压Vout为(Vref-Iout*Rs)*(1+R1/R2)。

[0089] 请参考第11图，第11图为根据本发明之一第三实施例中USB充电电路另一应用之示意图。当输出电压Vout小于第二稽纳二极管D4崩溃电压与第二晶体管50临界(Threshold)电压之总和，第二晶体管50截止及开路，电流Iout流经负载10、感测电阻Rs到地。节点B之电压为Iout*Rs。误差放大电路60比较参考电压Vref与第一电阻R1及第五电阻RKP产生之节点电压Vo分压。节点电压Vo箝制在Vref*(1+R1/RKP)。输出电压Vout为Vref*(1+R1/RKP)-Iout*Rs。

[0090] 请参考第12图，第12图为根据本发明之一第三实施例之Vout vs.Iout示意图。电流Iout为零时，输出电压Vout等于输出节点N0电压Vo。输出电压Vout自转折点开始，以线性方式往下降，斜率为-Rs*(1+R1/R2)。当输出电压Vout低于Vdz4+Vth50，输出电压为Vref*(1+R1/RKP)-Iout*Rs。

[0091] 由上可知，本发明提供数种可箝制输出电压的USB充电电路。透过本发明所揭露之USB充电电路，不仅可以限制输出电压Vout之驱动能力，降低驱动电流，而且可以应用的范围亦很广泛。

[0092] 以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明之涵盖范围。

[0093] 主要组件符号说明

[0094] VIN 输入电压

[0095] FB 回授讯号

[0096] GND 接地

[0097] Vref 参考电压

[0098] 3 控制芯片

[0099] R1 第一电阻

[0100] R2 第二电阻

[0101] Rs 感测电阻

[0102] D2 稽纳二极管

[0103] L1 第一电感

[0104] L2 第二电感

[0105] C1 第一电容

[0106] C2 第二电容

[0107] D1 二极管

[0108] 30 晶体管

[0109] 60 误差放大电路

[0110] 90 控制电路

[0111] N0 输出节点

[0112] N1 第一节点

[0113] N2 第二节点

[0114] Vo 节点电压

[0115] Vout 输出电压

[0116] Iout 输出电流

[0117] 10 负载