半导体装置

摘要

本发明提供一种半导体装置，不减少每单位面积可配置的电极焊盘的数目，抑制通过探针检查发生的裂缝的影响，并提高可靠性。该半导体装置中，在电极焊盘(21)内设置探针可接触的探针区域(32)和非探针区域(31)。在以2列以上的锯齿状来配置的电极焊盘(21)中，不在探针区域(32)的正下方而是在非探针区域(31)的正下方配置连接不同的电极焊盘(21)和内部电路的引出布线(52)。

权利要求

1.一种半导体装置，具有内部电路、布线、通过上述布线与上述内部电路电连接且配置成多列的电极焊盘，上述电极焊盘具有能让探针接触和与外部连接的探针区域和不让探针接触而能与外部连接的非探针区域，在上述探针区域正下方没有形成上述布线，并且在上述非探针区域正下方形成有上述布线，上述探针区域是在上述电极焊盘上的存在探针痕的区域，上述非探针区域是在上述电极焊盘上的不存在探针痕的区域，上述半导体装置进一步具有焊盘金属，该焊盘金属被设置在上述探针区域的正下方，且与正上方的上述电极焊盘连接，在与上述布线同一布线层上形成。

2.根据权利要求1所述的半导体装置，其特征在于，上述探针区域被配置在上述电极焊盘中的距与上述布线延伸的方向大致平行延伸的上述电极焊盘的中心线20μm以内的区域，上述非探针区域被配置在上述电极焊盘中的在探针区域以外的区域。

3.根据权利要求1所述的半导体装置，其特征在于，将上述电极焊盘和上述焊盘金属连接的连接部，由填埋上述电极焊盘和上述焊盘金属之间的空间的金属来构成。

4.根据权利要求1所述的半导体装置，其特征在于，将上述电极焊盘和上述焊盘金属电连接的连接部，采用多个过孔形状的金属体来构成。

5.根据权利要求4所述的半导体装置，其特征在于，构成1个上述连接部的上述金属体相互之间，在俯视下被配置成互相等间隔且均匀。

6.根据权利要求1所述的半导体装置，其特征在于，形成有能在光学上区别上述探针区域和上述非探针区域的边界线的记号。

7.根据权利要求6所述的半导体装置，其特征在于，上述记号通过上述电极焊盘的最上金属层来形成。

8.根据权利要求6所述的半导体装置，其特征在于，上述记号通过在上述电极焊盘周围部分上设置的保护膜来形成。

9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，上述电极焊盘被配置成锯齿状。

10.根据权利要求1所述的半导体装置，其特征在于，还具有绝缘层，其内部设置有上述布线，上述绝缘层的一部分，设置在上述布线的整个上面与上述电极焊盘的整个下面之间。

11.根据权利要求10所述的半导体装置，其特征在于，在上述布线的整个上面与上述电极焊盘的整个下面之间，仅形成了上述绝缘层的一部分。

12.根据权利要求10所述的半导体装置，其特征在于，俯视观察时，上述内部电路被上述电极焊盘包围。

说明书

半导体装置

技术领域

[0001] 本发明涉及半导体集成电路装置中的外部连接用的电极焊盘，特别涉及以锯齿状配置的电极焊盘和通过其正下方的引出布线的配置以及电极焊盘的剖面构造。

背景技术

[0002] 近年，伴随数字化社会的发展，半导体装置的高性能化、小型化、低成本化的要求正在增长。为了半导体装置的低成本化，增加每1个晶片的半导体芯片的开采数目是有效的，因此，细微化的同时芯片面积在缩小化。伴随与该芯片面积的缩小化和多功能化相称的多管脚化，有必要高密度地配置在半导体芯片的外周部分存在的外部连接用的电极焊盘。电极焊盘的大小，由于在外部连接时使用的引线接合或凸块等的连接性、间距、可靠性，进而在检查中使用的探针的间距等主要因素，已经达到了不能再减小的程度。因此，不是以1列而是以锯齿状来配置半导体芯片外周部的电极焊盘的半导体装置被实现(例如，参照专利文献1)。

[0003] 图9(a)、(b)分别表示有关第1现有例的半导体装置的电极焊盘的构造的平面图和放大平面图，图10(a)表示有关第2现有例的半导体装置的电极焊盘的构造的放大平面图，(b)表示有关第2现有例的半导体装置中出现裂缝的示意剖面图。

[0004] 如图9(a)、(b)所示，在第1现有例的半导体装置中，在半导体芯片111的外周部将电极焊盘配置成锯齿状，且电极焊盘中的外列焊盘121b通过引出布布线152与内部电路112连接。但是，在第1现有例中，由于需要至少以引出布线152的宽度来隔开内列焊盘121a的间隔，因此每单位面积上可以配置的电极焊盘的数目减少。

[0005] 因此，如图10(a)所示，通过采用在内列焊盘121a正下方的布线层上配置与外列焊盘121b连接的引出布线152的结构，从而可以使得内列焊盘121a和引出布线152的一部分在俯视下重叠，且可以增加每单位面积上可以配置的电极焊盘的数目。

[0006] 专利文献1：JP特开平10-74790号公报

[0007] 但是，在有关第2现有例的半导体装置中，如图10(b)所示，探针检查工序中在电极焊盘121上接触探针113时应力发生，其结果在焊盘121和引出布线152之间的层间绝缘膜141上产生裂缝117，且由于产生短路不良而在可靠性方面产生大的问题。

发明内容

[0008] 鉴于上述，本发明的目的在于提供一种半导体装置，在不会减少每单位面积上可以配置的电极焊盘数目的情况下，能抑制通过探针检查产生的裂缝的影响，并能提高可靠性。

[0009] 为了解决上述问题，本发明中采用了下面这样的半导体装置。

[0010] 本发明的半导体装置具有内部电路、布线、通过上述布线与上述内部电路电连接且配置成多列的电极焊盘，上述电极焊盘具有能让探针接触和与外部连接的探针区域和不让探针接触而能与外部连接的非探针区域，在上述探针区域正下方没有形成上述布线，并且在上述非探针区域正下方形成有上述布线。

[0011] 根据该构成，由于在探针区域正下方没有设置布线，因此能够增厚探针区域下的层间绝缘膜，并能够抑制由探针的应力而引起的裂缝的发生。并且，由于布线与电极焊盘的非探针区域在俯视下重叠配置，因此没有必要由于设置布线而减少每单位面积上可配置的电极焊盘数目，细密的焊盘配置就成为可能。

[0012] 并且，本发明的半导体装置中，上述探针区域被配置在上述电极焊盘中的距与上述布线延伸的方向大致平行延伸的上述电极焊盘的中心线20μm以内的区域，上述非探针区域被配置在上述电极焊盘中的在探针区域以外的区域。这是由于，如果考虑探针的粗细偏差和接触位置的精度偏差，则在探针检查时探针接触的区域为从焊盘中心线开始在20μm以内的区域。

[0013] 并且，本发明的半导体装置进一步具有焊盘金属，该焊盘金属被设置在上述探针区域的正下方，且与正上方的上述电极焊盘连接，在与上述布线同一布线层上形成。由此，能够抑制由于由探针应力所引起的层间绝缘膜的裂缝而发生电极焊盘和布线之间的短路。更进一步地，能够防止在向外部电路的连接工序中发生的、相对芯片平面垂直向上的应力引起的电极焊盘发生剥离的现象。

[0014] 根据有关本发明的半导体装置，能够防止由于由探针应力所引起的层间绝缘膜的裂缝而发生电极焊盘和布线之间的短路不良，并且由于可以将布线配置在电极焊盘的非探针区域下，因此可以不发生由于布线而减少每单位面积上可配置的电极焊盘数目的情况而进行细密的焊盘配置。其结果能够提供一种半导体装置，同时实现由芯片大小缩小所引起的低成本化、由多管脚化所引起的高性能化、以及可靠性的提高。

附图说明

[0015] 图1(a)表示一般的半导体芯片的平面图，(b)表示放大了(a)所示的区域A的平面图。

[0016] 图2(a)～(d)表示本申请中定义的“探针区域”和“非探针区域”的平面图和剖面图。

[0017] 图3表示有关本发明第1实施方式的半导体装置的构成的剖面图。

[0018] 图4表示有关本发明第1实施方式的半导体装置的另一例的剖面图。

[0019] 图5(a)表示有关第1实施方式的变形例的半导体装置的构成的平面图和剖面图，(b)表示用于验证第1实施方式的变形例的有用性的实验数据。

[0020] 图6表示有关本发明第2实施方式的半导体装置的构成的剖面图。

[0021] 图7表示有关本发明第2实施方式的变形例的半导体装置的剖面图。

[0022] 图8(a)～(d)表示有关本发明第3实施方式的半导体装置的平面图。

[0023] 图9(a)、(b)分别表示有关第1现有例的半导体装置的电极焊盘的构造的平面图和放大平面图。

[0024] 图10(a)表示有关第2现有例的半导体装置的电极焊盘的构造的放大平面图，(b)表示有关第2现有例的半导体装置中出现裂缝的示意剖面图。

[0025] 符号的说明

[0026] 11半导体芯片

[0027] 12内部电路

[0028] 13探针

[0029] 14探针痕

[0030] 15引线球

[0031] 16凸块

[0032] 21、24a、24b电极焊盘

[0033] 21a内列焊盘

[0034] 21b外列焊盘

[0035] 31非探针区域

[0036] 32探针区域

[0037] 41层间绝缘膜

[0038] 42、42a～42c保护膜

[0039] 52引出布线

[0040] 53布线

[0041] 54焊盘金属

[0042] 55连接部

[0043] 61记号

具体实施方式

[0044] 以下，作为说明本发明的各实施方式的前提，对于本申请说明书中使用的用语的定义，参照图1～图2进行说明。

[0045] 图1(a)表示一般的半导体芯片的平面图，(b)表示放大了(a)中所示区域A的平面图。在半导体芯片11上设置有：使用多个晶体管形成的内部电路12、配置在半导体芯片11的外周部并用于与外部电路等进行电连接的电极焊盘21。近年，伴随与芯片面积的缩小化和多功能化相称的多管脚化，产生了高密度配置电极焊盘的必要性，且如图1(a)所示电极焊盘21被配置为锯齿状。

[0046] 这里，在本申请的电极焊盘21中，将在最外侧配置的电极焊盘定义为“外列焊盘”(符号21b)，将在其内侧配置的电极焊盘定义为“内列焊盘”(符号21a)。图1(a)、(b)中虽然将2列锯齿配置的电极焊盘作为例子来表示，但是本申请中即使存在3列以上的锯齿配置的电极焊盘，本质上也不会有变化。例如N列锯齿配置的电极焊盘中从外侧开始数第1列被定义为“外列焊盘”，第2列～第N列为止被定义为“内列焊盘”。电极焊盘21承担从外部向内部电路供给电源并输入输出电信号的任务，且电极焊盘21和内部电路12通常必须进行电连接。将使得该电极焊盘21和内部电路12连接的布线在本申请中定义为“引出布线”(符号52)。

[0047] 图2(a)～(d)表示本申请中使用的“探针区域”和“非探针区域”。

[0048] 图2(a)表示在晶片内的杂质扩散工序后让探针13接触电极焊盘21进行检查，即探针检查工序中的探针13的接触状态。探针13在与电极焊盘21接触时，在电极焊盘21的表面留下划痕，即探针痕14。本申请中将电极焊盘21中检查时探针13要接触的区域定义为“探针区域”(符号32)，将电极焊盘21中检查时探针13不接触(禁止接触)的区域定义为“非探针区域”(符号31)。换句话说，“探针区域”32能定义为探针痕14可能存在的区域，“非探针区域”31能定义为探针痕14不存在的区域。另外，在电极焊盘21的下方设置有嵌入层间绝缘膜41内的布线51。

[0049] 图2(b)表示用引线将电极焊盘21与外部连接，即引线接合工序。一般地，引线球(wire ball)15的连接面积比探针痕14要大10倍以上。本申请中，如图2(b)所示并不区别“探针区域”32和“非探针区域”31来进行引线接合的连接是可以的。虽然在图2(b)中表示的施工方法以外也存在被称为楔形焊接(wedge bond)的方法的连接施工方法，但是也同样进行定义。

[0050] 图2(c)表示使用凸块(bump)16来将电极焊盘21与外部电路等进行连接的工序。电极焊盘21通过凸块16以朝向封装(package)基板的形式进行连接。该情况也可以不区别“探针区域”32和“非探针区域”31来进行凸块的连接。另外，虽然对于凸块还存在Au凸块和焊料凸块等各种种类或形状、制造施工方法，但是全都同样地定义。将以上的“探针区域”和“非探针区域”的定义汇总后，成为图2(d)所示的表。即所谓“探针区域”定义为容许探针接触和外部连接的区域，所谓“非探针区域”定义为禁止探针而容许外部连接的区域。

[0051] (第1实施方式)

[0052] 图3表示有关本发明第1实施方式的半导体装置的构成的剖面图。

[0053] 如该图所示，本实施方式的半导体装置具有内部电路、引出布线52、在内部电路的外侧配置成2列以上的锯齿状的电极焊盘21、在电极焊盘21的周围设置的保护膜42。并且，电极焊盘21上存在以前定义的探针区域32和非探针区域31，且虽然引出布线52被配置在非探针区域31的正下方的区域上，但是在探针区域32的正下方没有被配置。该引出布线52，与位于其正上方的电极焊盘21电独立，如果相互短路则半导体装置陷于不能正常工作的状态。依据发明人等的评价结果，则可知在探针检查工序的时候产生应力，在电极焊盘和其正下方的布线之间的层间绝缘膜41上在相对芯片面垂直的方向上产生裂缝。换句话说，只在探针痕的正下方的区域发生裂缝。并且，在采用引线接合或凸块等将电极焊盘21与外部连接时，由于在电极焊盘21的接触面积比探查时大10倍以上，因此可知采用引线接合或凸块时产生的应力不会在电极焊盘21和其正下方的布线之间的层间绝缘膜41上产生裂缝。也还可知，越增大电极焊盘和布线的距离且越增厚层间绝缘膜，层间绝缘膜本身被强化，其结果裂缝的发生频率越低。

[0054] 以上表明，根据有关本发明第1实施方式的半导体装置，由于在探针区域32正下方没有引出布线52而是代替布线形成层间绝缘膜41，因此与裂缝发生的芯片面垂直的方向的层间绝缘膜41具有比现有技术的要厚的效果，其结果，能够防止由探针应力所引起的在层间绝缘膜41内产生裂缝。更进一步，由于在非探针区域31正下方有引出布线，这时虽然采用引线接合或凸块也产生应力，但是如上所述，在层间绝缘膜41上难以发生裂缝。并且，由于可以将引出布线52与电极焊盘21的非探针区域31在俯视下重叠配置，因此可以在设置引出布线52的同时不减少每单位面积可以配置的电极焊盘数目来配置细密的电极焊盘21。另外，由于通常的布线53与电极焊盘21的距离较大，因此即使被设置在探针区域32的下方也没有问题。

[0055] 另外，本申请发明可以不需要特别考虑各构成部件的材料、电极焊盘21的构造、保护膜42的有无、布线层数或膜厚构成而实现。例如，图4表示近年常用的半导体装置的剖面构成，即使如图所示，保护膜42a～42c等存在多个保护膜，电极焊盘也为电极焊盘24a、24b的2层构造，引出布线52以外的布线53采用多个层构成，如果在非探针区域31正下方配置引出布线52，而在探针区域32正下方没有配置引出布线52，就相当于有关本发明第1实施方式的半导体装置，也能够期待与此相同的效果。这一点对于本发明的其他实施方式也相同。

[0056] —第1实施方式的变形例—

[0057] 图5(a)表示有关第1实施方式的变形例的半导体装置的构成的平面图和剖面图。本变形例的半导体装置，基本上具有与第1实施方式相同的构成，但是其特征在于，探针区域32被定义为从电极焊盘21的中心线开始大约20μm以内的区域，电极焊盘21中探针区域32以外的区域被定义为非探针区域31。这里，所谓电极焊盘21的中心线，其意思为相对引出布线52延长的方向几乎平行地延长的电极焊盘21的中心线。

[0058] 本变形例的半导体装置中，引出布线52也是被配置在非探针区域31的正下方的区域，且在探针区域32正下方没有被配置。

[0059] 这里，探针的接触部分如果观测探针痕14就可以掌握，图5(b)是对使用某探针板进行探针检查时的探针痕14的宽度和终点实际进行评价的数据。根据该数据，探针痕14在从焊盘中心线开始{探针痕宽度(a)+探针痕偏差(b)+探针终点位置平均(c)+偏差(d)}/2＝19.3μm的范围中存在。根据以上，可知由从电极焊盘21的中心线开始大约20μm以内的区域所定义的探针区域32中可能存在探针痕14。本变形例中，因为在探针区域32正下方不存在引出布线52，所以能够增厚探针区域32正下方的层间绝缘膜41，抑制裂缝的发生。假如即使产生了裂缝，由于引出布线52在探针区域32的正下方没有被配置，因此不会引起电极焊盘21和引出布线52之间的短路。

[0060] 并且，由于在从电极焊盘21的中心线开始大约20μm以上外侧的非探针区域31中不存在探针痕，因此在电极焊盘21和引出布线52之间的层间绝缘膜41上不会产生裂缝。

[0061] (第2实施方式)

[0062] 图6表示有关本发明第2实施方式的半导体装置的构成的剖面图。

[0063] 如该图所示，本实施方式的半导体装置具有内部电路、引出布线52、在内部电路的外侧以配置成2列以上的锯齿状的电极焊盘21、在电极焊盘21的周围设置的保护膜42。并且，电极焊盘21上存在以前定义的探针区域32和非探针区域31，虽然引出布线52被配置在非探针区域31的正下方的区域，但是在探针区域32正下方没有配置。该引出布线52与位于其正上方的电极焊盘21电独立。

[0064] 本实施方式的半导体装置的特征为在探针区域32的正下方设置有在与引出布线52相同布线层内设置的焊盘金属54和使得电极焊盘21与焊盘金属54连接的连接部55。

[0065] 根据有关本发明第2实施方式的半导体装置，由于在探针区域32的正下方没有引出布线52，且形成有含有通过连接部55与电极焊盘21电连接的焊盘金属54的多层焊盘构造，因此由探针应力所引起的层间绝缘膜41的裂缝即使发生，在电极焊盘21和引出布线52之间、电极焊盘21和布线53之间也不会发生短路。更进一步地，与外部电路的连接工序中，由于相对芯片平面垂直向上的应力增加，虽然在现有的半导体装置中存在发生电极焊盘的剥离的现象，但是本实施方式的半导体装置中，能够防止该现象。并且，由于在非探针区域31正下方配置有引出布线52，因此可以在俯视下与电极焊盘21相重叠地来配置引出布线52，可以在不会发生由于引出布线52的存在而减少每单位面积上可配置的电极焊盘数目的情况下进行细密的焊盘配置。另外，有关本实施方式的半导体装置中，如图6所示，每1个电极焊盘21只设置1个连接部55，电极焊盘21和焊盘金属54之间的空间几乎全部用金属来填埋。根据该构成，能够最低限度地抑制电极焊盘21和焊盘金属54之间的电阻。
并且，也可以与第1实施方式的变形例相同，将探针区域32定义为从电极焊盘21的中心线开始大约20μm以内的区域，将电极焊盘21的探针区域32以外的区域定义为非探针区域
31。

[0066] —第2实施方式的变形例—

[0067] 图7表示有关本发明第2实施方式的变形例的半导体装置的构成的剖面图。如该图所示，连接电极焊盘21和焊盘金属54的连接部55为过孔(via)形状，可以每1个电极焊盘21设置多个。一般地，虽然在形成连接部55时对层间绝缘膜41进行蚀刻，但是此时能够开凿过孔的大小由生产过程而被限制。根据有关本变形例的半导体装置，可以使用现有的连接过孔形成方法来形成连接部55，将电极焊盘21和焊盘金属54电连接。并且，通过形成多个该过孔形状，能够抑制电阻。并且此时，如图7所示，最好在俯视下等间隔且均匀地配置构成连接部55的过孔形状的金属对。根据该方法，电极焊盘21上产生的探针应力均匀地向焊盘金属传导，因为能够分散应力因此有用。

[0068] (第3实施方式)

[0069] 图8(a)～(d)表示有关本发明第3实施方式的半导体装置的平面图。由于本实施方式的半导体装置的构成基本上与第1和第2半导体装置相同，因此只对以下特征部分进行说明。

[0070] 本实施方式的半导体装置中，如图8(a)所示，在电极焊盘21中的探针区域32和非探针区域31的分界线的延长上，附加有可以在光学上区别的记号61。通过配置这样的记号61，探针的容许区域和禁止区域通过目视或者使用可以判别光学浓淡的校准(alignment)装置可以容易地辨别探针区域32和非探针区域31。进一步，由于探针痕14也可以采用光学辨别，因此如果使用可以按照光学的浓淡来判别记号61和探针痕14的校准装置，则能够在每个探针检查工序中监视探针痕14是否没有进入非探针区域31，且工序管理也变得非常容易。另外，记号61的形状只要能辨别分界线，什么样的形状都可以，例如可以如图8(b)所示那样为长方形。图8(b)所示例中通过辨别长方形的记号61的各内侧的边，可以辨别探针区域32和非探针区域31。

[0071] 并且，如图8(c)所示，也可以形成记号以使得可以根据电极焊盘21的最上金属层来辨别探针区域32和非探针区域31。这时，在不需要变更现有生产过程的工序的情况下就可以形成记号。图8(c)所示例中，通过对探针区域32的最上金属和非探针区域31的最上金属设置在俯视下的阶梯差，由此可以在光学上判断其边界。

[0072] 并且，如图8(d)所示，也可以形成记号以使得可以根据电极焊盘21上的保护膜42来辨别探针区域32和非探针区域31。这时在电极焊盘21上形成保护膜42的生产过程中，也可以在不需要变更现有生产过程的工序的情况下形成记号。图8(d)所示例中，通过以保护膜42的开口的形状来形成阶梯差，可以在光学上判断探针区域32和非探针区域31的边界。例如，通过将保护膜42的上面位置设为在非探针区域31上要比探针区域32高，可以在光学上判断探针区域32和非探针区域31的边界。另外，关于保护膜42的形状只要按照可以表示探针区域32和非探针区域31的分界线的形状，什么样的形状都可以。

[0073] 本发明对于较小尺寸芯片且需要较多端子的半导体装置是有用的。