本发明公开了一种相变化存储器及其制造方法。该相变化存储器包含：电极；第一介电层，该第一介电层形成于该电极之上；开口，该开口贯穿该第一介电层，以露出该电极；加热源，该加热源形成于该开口内并与该电极接触，其中该加热源具有加热源延伸部，延伸出该开口；第二介电层，覆盖该加热源，露出该加热源延伸部的顶部；以及，相变化材料层，形成于该第二介电层之上，与该加热源延伸部的顶部直接接触。
1.一种相变化存储器的制造方法，包含：形成具有开口的第一介电层于电极之上；
形成加热源于该开口内并与该电极接触，其中该加热源的上表面超出该第一介电层的上表面，构成具有第一剖面宽度的加热源延伸部；
对该加热源进行蚀刻工艺，以使蚀刻后的该加热源延伸部具有第二剖面宽度，其中该第二剖面宽度小于该第一剖面宽度；
平坦化该第二介电层，以露出该加热源延伸部；以及形成相变化材料层于该第二介电层之上，并与该加热源延伸部直接接触。
2.如权利要求1所述的相变化存储器的制造方法，其中该相变化材料由硫属化合物所构成。
3.如权利要求1所述的相变化存储器的制造方法，其中该加热源延伸部的形成方法包含：形成该加热源于该开口内；以及
移除部分该第一介电层，以使该加热源的上表面超出余留的第一介电层的上表面，构成该加热源延伸部。
4.如权利要求1所述的相变化存储器的制造方法，其中该延伸部的长度介于之间。
5.如权利要求1所述的相变化存储器的制造方法，其中该第二剖面宽度介于之间。
6.如权利要求1所述的相变化存储器的制造方法，其中该蚀刻工艺对该加热源的蚀刻速率大于对该第一介电层的蚀刻速率。
7.如权利要求1所述的相变化存储器的制造方法，其中该蚀刻工艺对于该加热源的蚀刻速率为对该第一介电层的蚀刻速率的五十倍以上。
8.如权利要求1所述的相变化存储器的制造方法，其中该蚀刻工艺为干蚀刻工艺或湿蚀刻工艺。
9.如权利要求1所述的相变化存储器的制造方法，其中该平坦化步骤为研磨工艺。
10.如权利要求1所述的相变化存储器的制造方法，其中该加热源包含导电材料。
11.如权利要求1所述的相变化存储器的制造方法，其中该加热源的材料包含TaN、W、TiN、或TiW。
加热源，该加热源形成于该开口内并与该电极接触，其中该加热源具有一第一剖面宽度及加热源延伸部，该延伸部延伸出该开口，被蚀刻后的该加热源的延伸部具有一第二剖面宽度，该第二剖面宽度小于该第一剖面宽度；
第二介电层，覆盖该加热源，露出该加热源延伸部的顶部；以及相变化材料层，形成于该第二介电层之上，与该加热源延伸部的顶部直接接触。
13.如权利要求12所述的相变化存储器，其中该相变化材料由硫属化合物所构成。
14.如权利要求12所述的相变化存储器，其中该加热源延伸部的长度介于之间。
15.如权利要求12所述的相变化存储器，其中该加热源延伸部的顶部剖面宽度介于之间。
16.如权利要求12所述的相变化存储器，其中该加热源的材料包含TaN、W、TiN、或TiW。
17.如权利要求12所述的相变化存储器，其中该加热源延伸部的顶部的上表面与该第二介电层的上表面切齐。
18.如权利要求12所述的相变化存储器，其中该加热源延伸部的顶部的上表面高于该第二介电层的上表面。
19.如权利要求12所述的相变化存储器，其中该加热源延伸部的底部低于该第一介电层的上表面。
相变化存储器及其制造方法
技术领域
[0001] 本发明涉及一种存储器及其制造方法，特别涉及一种相变化存储器及其制造方法。
背景技术
[0002] 相变化存储器具有高读取速度、低功率、高容量、高可靠度、高写擦次数、低工作电压/电流及低成本等特质，且非常适合与CMOS工艺结合，可用来作为较高密度的独立式或嵌入式的存储器应用，是目前十分被看好的下一代新存储器。由于相变化存储器技术的独特优势，也使得其被认为非常有可能取代目前商业化极具竞争性的SRAM与DRAM挥发性存储器与Flash非挥发性存储器技术，可望成为未来极有潜力的新世代半导体存储器。
[0003] 相变化存储器元件架构极为简单，主要是在相变化材料的上下之间分别制作电极材料来作为电流流通的路径，目前最普遍被采用的架构为T型架构。此架构的作法是在相变化材料之下加入加热金属的拴塞填充层，其好处是可降低加热金属与相变化材料之间的接触面积，可增进加热电极的加热效率并降低相变化存储器元件的操作电流。在这样的架构下，非晶区将会发生在电流密度最高的区域。
[0004] 综观目前相变化存储器的发展趋势，可以明显的发现主要的瓶颈乃在于元件的操作电流过大，因而无法有效地降低相变化存储器元件所串接的驱动晶体管面积，导致单位尺寸过大使得存储器密度无法提升的问题。降低相变化存储器操作电流可通过缩小相变化存储单元中相变层与电极的接触面积来达成，且有利于CMOS元件的缩小以及存储器密度的提升。然而，此方法会受限于光刻与工艺能力的限制，较不易获得有效地突破。
[0005] 为解决上述问题，美国专利US 6,750,079中提出一种形成相变化存储器10的制造方法，请参照图1，其先形成具有垂直侧壁的图形化介电层14于基底12；接着顺应性形成金属层于该介电层14及基底12上；接着各向异性蚀刻该金属层，以形成具有较小厚度的金属间隙壁16；接着，形成介电层18以使该金属间隙壁16的侧面完全被介电层包覆；最后，依序形成相变化层20、电极层22、及保护层24。然而，在各向异性蚀刻该金属层形成该金属间隙壁16时，容易过度蚀刻该金属间隙壁16，使得后续形成的介电层18经平坦化后，覆盖住该金属间隙壁16，导致短路30，如图2所示。
[0006] 有鉴于此，设计一崭新的相变化存储器元件的工艺，以克服上述已知技术的缺点，实为相变化存储器工艺技术极需研究的重点。
发明内容
[0007] 本发明提供一种相变化存储器及其制造方法，利用蚀刻工艺将加热源延伸部的剖面宽度进一步的微缩(shrink)，达到缩小加热源与相变层接触面积的目的，有效降低操作电流及能量。该相变化存储器的制造方法包括：形成具有开口的第一介电层于电极之上；形成加热源于该开口内并与该电极接触，其中该加热源的上表面超出该第一介电层的上表面，构成具有第一剖面宽度的加热源延伸部；对该加热源进行蚀刻工艺，以使蚀刻后的加热源延伸部具有第二剖面宽度，其中该第二剖面宽度小于第一剖面宽度；形成第二介电层，覆盖该蚀刻后的加热源延伸部；平坦化该第二介电层，以露出该加热源延伸部；以及，形成相变化材料层于该第二介电层之上，并与该加热源延伸部直接接触。
[0008] 此外，本发明亦提供一种相变化存储器。根据本发明一实施例，该相变化存储器包括：电极；第一介电层，该第一介电层形成于该电极之上；开口，该开口贯穿该第一介电层，以露出该电极；加热源，该加热源形成于该开口内并与该电极接触，其中该加热源具有加热源延伸部，延伸出该开口；第二介电层，覆盖该加热源，露出该加热源延伸部的顶部；以及，相变化材料层，形成于该第二介电层之上，与该加热源延伸部的顶部直接接触。
[0009] 以下通过多个实施例及比较实施例，以更进一步说明本发明的方法、特征及优点，但并非用来限制本发明的范围，本发明的范围应以所附的权利要求为准。
附图说明
[0010] 图1及图2是显示已知相变化存储器的剖面结构图。
[0011] 图3a至3b是显示本发明一实施例所述的相变化存储器的制作流程剖面图。
[0012] 附图标记说明
[0013] 相变化存储器～10； 基底～12；
[0014] 介电层～14； 金属间隙壁～16；
[0015] 介电层～18； 相变化层～20；
[0016] 电极层～22； 保护层～24；
[0017] 短路发生～30； 基底～100；
[0018] 下电极～102； 加热源～104；
[0019] 介电层～105、105a； 加热源延伸部～106、106a；
[0020] 该加热源的上表面～121； 介电层的上表面～122；
[0021] 蚀刻工艺～125； 加热源延伸部的顶部～130；
[0022] 加热源延伸部的底部～134； 介电层～135；
[0023] 介电层上表面～136； 相变化材料层～140；
[0024] 上电极～150； 长度～L；
[0025] 第一剖面宽度～W1； 第二剖面宽度～W2。
具体实施方式
[0026] 以下，请配合附图，来详细说明本发明的实施例所述的相变化存储器的制造方法。
[0027] 首先，请参照图3a，提供基底100，其上形成有下电极102，以及加热源104形成于该下电极102之上，而介电层105包覆该加热源104。值得注意的是，在此步骤中，该介电层105的上表面与该加热源104的上表面为共平面。加热源104例如为柱状加热源。
[0028] 其中，该基底100可为半导体工艺所使用的基板，例如为硅基板。该基底100可为已完成CMOS前段工艺的基底，亦可能包含隔离结构、电容、二极管与其类似物，为简化图示起见，图中仅以平整基底表示。该下电极102为导电材料，例如为TaN、W、TiN、或TiW。介电层105可为已知所使用的任何介电材料。该加热源104具有第一剖面宽度W1，该第一剖面宽度W1可介于 之间，例如为 加热源104的材料例如包含TaN、W、TiN、或TiW。
[0029] 接着，请参照图3b，回蚀刻该介电层105，以使该加热源104的上表面121超出余留的介电层105a的上表面122，构成加热源延伸部106。移除该介电层105的步骤可为蚀刻工艺，例如为干蚀刻工艺或湿蚀刻工艺。此外，移除该介电层105的步骤亦可为研磨工艺，例如化学机械抛光。
[0030] 接着，请参照图3c，利用蚀刻工艺125微缩(shrink)该加热源延伸部106，以使得蚀刻后的加热源延伸部106a的顶部130缩小至第二剖面宽度W2(该宽度可小于曝光极限)，且具有长度L，该长度L可介于 之间，例如为或 请参照图3d所示。该第二剖面宽度W2可介于 之间，例如为
值得注意的是，利用蚀刻工艺125微缩该加热源延伸部106时，由于要使选择性蚀刻该加热源延伸部106，避免该介电层105a被蚀刻掉，因此该蚀刻工艺对加热源延伸部106的蚀刻速率必需大于对介电层105a的蚀刻速率，一般来说，该蚀刻工艺对于加热源延伸部106的蚀刻速率例如为对介电层105a的蚀刻速率的五十倍以上。该蚀刻工艺，可为干蚀刻工艺或湿蚀刻工艺，举例而言可为湿蚀刻工艺。如图3d所示，该蚀刻后的加热源延伸部106a的底部134可低于该第一介电层的上表面122。此外，在本发明另一实施例中，该蚀刻后的加热源延伸部的底部亦可高于该第一介电层的上表面。
[0031] 接着，请参照图3e，形成介电层135，覆盖该蚀刻后的加热源延伸部106a。该介电层135可为已知所使用的任何介电材料。
[0032] 接着，请参照图3f，平坦化该介电层135，以露出该加热源延伸部106a的顶部130。该平坦化工艺可以为化学机械抛光工艺，或一回蚀刻。值得注意的是，该介电层135的上表面136与该加热源延伸部106a的顶部130表面切齐，或是该加热源延伸部106a的顶部130表面高于该介电层135的上表面136。
[0033] 接着，请参照图3g，形成相变化材料层140于该介电层135之上，以使该相变化材料层140与该加热源延伸部106a的顶部130直接接触，形成电性连结。其中，该相变化材料可由硫属化合物所构成，例如含Ge、Sb、Te或其混合的材料，举例而言可为GeSbTe或InGeSbTe。
[0034] 最后，请参照图3h，形成上电极150于该相变化材料层140之上，以与该相变化材料层140电性连结。至此，完成本发明一实施例所述的相变化存储器。该上电极150为导电材料，例如为TaN、W、TiN、或TiW。
[0035] 综上所述，本发明的优点在于，利用蚀刻工艺来微缩该加热源的延伸部，得到小于曝光极限的延伸部剖面宽度，有效提升加热效率。此外，本发明可搭配具有低热导系数的介电层材料来包覆该加热源延伸部，且该相变化材料的相变化发生区在该相变化层中，有利于保温。
[0036] 虽然本发明已以实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。
