制造晶片级封装的方法

摘要

本发明披露了一种制造晶片级封装的方法。该方法可以包括在晶片基板上堆叠绝缘层；在该绝缘层中加工通孔；在该绝缘层上形成种子层；在该种子层上形成抗镀层，该抗镀层与重分布图案具有对应的关系；通过电镀形成包括用于外部接触的端子的重分布图案；以及，将导电球连接至端子。因为利用便宜的PCB工艺可形成多个重分布层，因此可以降低制造成本，并且可以提高该方法的稳定性和效率。

权利要求

1.一种制造晶片级封装的方法，所述方法包括：穿透基板以便形成空腔；

将粘附层附着于所述基板的一侧上；

通过在所述空腔中插入晶片基板而将所述晶片基板放置在所述粘附层的一侧上；

在所述晶片基板上堆叠绝缘层；

在所述绝缘层中加工通孔；

在所述绝缘层上形成种子层；

在所述种子层上形成抗镀层，所述抗镀层与重分布图案具有对应的关系；

通过电镀形成所述重分布图案，所述重分布图案包括用于外部接触的端子；以及将导电球连接至所述端子。

2.根据权利要求1所述的方法，其中，在所述基板中形成多个空腔，并且每个空腔具有插入其中的晶片基板。

3.根据权利要求1所述的方法，在所述附着所述粘附层之后，进一步包括：在所述粘附层的另一侧上形成承载层。

4.根据权利要求1所述的方法，在所述形成所述重分布图案之后，进一步包括：除去所述抗镀层；

涂覆PSR(光成像阻焊油墨)，以便覆盖所述绝缘层和包括所述端子的所述重分布图案；以及选择性地除去所述PSR以便暴露出所述端子。

5.根据权利要求4所述的方法，在所述连接所述导电球之前，进一步包括：在所述端子上形成钝化层，所述钝化层构造成防止所述端子的氧化。

6.根据权利要求3所述的方法，在所述连接所述导电球之前，进一步包括：将所述粘附层与所述承载层分开。

说明书

制造晶片级封装的方法

[0001] 相关申请的交叉引用

[0002] 本申请要求于2007年10月2日向韩国知识产权局提交的韩国专利申请第10-2007-0099228号的优先权，将其全部披露内容结合于此作为参考。

技术领域

[0003] 本发明涉及一种制造晶片级封装的方法。

背景技术

[0004] 与电子设备向提供更高性能的更轻、更薄且更小的产品趋势同步，安装在封装(封装件)中的半导体芯片的尺寸变得更小且容量更大。因此，作为置于半导体芯片表面上的部分且通过其可以传递外部信号的焊盘在尺寸和间距方面也在减小，并且以各种构造安排(布置)。这样，形成用于连接焊盘与印刷电路板的键合引线(键合线，bonding wires)的方法(工艺)变得越来越复杂。

[0005] 为了克服用于形成键合引线的方法中的困难，已经提出了一种焊盘重分布技术(pad redistribution technique)，利用该技术可以将焊盘的位置重新分布成有利于形成键合引线的方法的结构。该焊盘重分布技术可以包括在精加工晶片(修整晶片)上顺序地形成绝缘膜图案、种子(晶种)金属膜、光敏膜图案(感光膜图案)、以及金属图案等，以将该焊盘的位置重新分布至期望的位置。

[0006] 在低端产品(low end product)的情况下，单层重分布(再分布)可以在成本降低方面提供优势，但在高性能、高功能性芯片(die)的情况下，由于需要许多I/O(输入/输出)，因此对于电连接可能需要多个重分布层。

[0007] 图1至图3示出了对于重分布的每一层，利用根据现有技术的半导体工艺形成的晶片级封装。

[0008] 首先，如图1所示，该晶片可以被弄平，并且，可以形成具有通孔的BCB(苯并环丁烯)层，然后，如图2所示，可以实施施加光刻胶(光致抗蚀剂)、曝光、显影、以及蚀刻UBM(底部势垒金属(under-barrier metal))的工艺，以形成从键合焊盘(bonding pad)延伸至新的凸块焊盘的流道(runner)。接着，如图3所示，可以堆叠第二BCB层以保护该流道，并且最后，可以在晶片上形成焊料凸块(solder bump)。

[0009] 然而，由于通过半导体工艺制造重分布层的高成本，因此可能需要高的制造成本以形成多个重分布层，这在大规模生产中引起问题。

发明内容

[0010] 本发明提供了一种制造晶片级封装的方法，其可以降低由通过半导体工艺形成的昂贵的重分布层引起的制造成本的增加。

[0011] 本发明的一个方面提供了一种制造晶片级封装的方法，该方法包括：在晶片基板(衬底)上堆叠绝缘层；在该绝缘层中加工通孔；在该绝缘层上形成种子层；在该种子层上形成与重分布图案具有对应关系的抗镀层(电镀抗蚀剂，plating resist)；通过电镀形成包括用于外部接触的端子(terminal)的重分布图案；以及将导电球连接至端子。

[0012] 在堆叠绝缘层之前，该方法可以进一步包括：穿透基板以便形成空腔(cavity)；将粘附层附着到基板的一侧；以及通过在空腔中插入晶片基板而将该晶片基板放置在粘附层的一侧上。

[0013] 在某些具体实施方式中，在附着粘附层之后，该方法可以进一步包括：在粘附层的另一侧上形成承载层(carrier layer)。

[0014] 在形成重分布图案之后，该方法可以进一步包括：除去抗镀层；涂覆PSR(光成像阻焊)油墨，以便覆盖绝缘层和包括端子的重分布图案；以及选择性地除去PSR，以便暴露出端子。

[0015] 在连接导电球之前，该方法还可以包括：在端子上形成防止端子氧化的钝化层。

[0016] 在某些具体实施方式中，在连接导电球之前，还可以包括分离粘附层和承载层的操作。

[0017] 在根据本发明某些具体实施方式的制造晶片级封装的方法中，可以使用便宜的PCB工艺(方法)来形成多个重分布层，以便可以降低工艺成本。在利用半导体制造工艺实施第一重分布层后，可利用PCB工艺继续实施第二层，以提高制造过程的稳定性和效率。

[0018] 本发明的其他方面和优点将在下面的描述中部分地进行阐述，并且可以部分地通过描述变得显而易见，或可以通过实施本发明而获知。

附图说明

[0019] 图1、图2、以及图3是示出了利用根据现有技术的半导体工艺制造的晶片级封装的示图。

[0020] 图4是示出了根据本发明一个方面的制造晶片级封装的方法的流程图。

[0021] 图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20以及图21是表示根据本发明一个方面的制造晶片级封装的方法的示图。

具体实施方式

[0022] 由于本发明允许多种改变和大量具体实施方式，因此将在附图中示出并在书面描述中详细地描述特定的具体实施方式。然而，这并不用于将本发明限制于特定模式的实施，并且可以想到，不背离本发明的精神和技术范围的所有改变、等价物、和替换均包括在本发明内。在本发明的描述中，当相关技术的特定详细说明被认为可能不必要地模糊本发明的实质的情况下，其将被忽略。

[0023] 虽然如“第一”和“第二”等这样的术语可以用于描述多种元件，但这样的元件不必限于上述术语。上述术语仅用于区别一个元件和另一个元件。

[0024] 在本发明中使用的术语仅用于描述特定具体实施方式，而不用于限制本发明。单数的表达包括复数的表达，除非其在上下文中具有明确不同的含义。在本申请中，应该理解，诸如“包括”或“具有”等的术语用于表示在说明书中披露的特征、数量、步骤、动作、元件、部件、或其结合的存在，而不用于排除一个或多个其他特征、数量、步骤、动作、元件、部件、或其结合可能存在或增加的可能性。

[0025] 下面将参考附图更详细地描述本发明的某些具体实施方式。

[0026] 图4是示出了根据本发明一个方面的制造晶片级封装的方法的流程图，而图5至图21是表示根据本发明一个方面的制造晶片级封装的方法的示图。在图5至图21中，示出了基板10、空腔11、粘附层12、承载层14、晶片基板16、通孔17、绝缘层18、种子层20、抗镀层22、重分布图案24、重分布层25、PSR油墨26、钝化层28、以及导电球30。

[0027] 通过利用本发明的具体实施方式，当制造晶片级封装时，可利用低成本PCB工艺来形成多个重分布层，以降低工艺成本。在难以用PCB工艺实施的具有细间距焊盘的晶片级封装中，可对第一重分布层实施半导体制造工艺，其后，可对第二重分布层继续实施PCB工艺，以提高该制造过程的稳定性和效率。

[0028] 为此，首先，如图5所示，可以穿透基板10，以便形成空腔11(S10)。该空腔11提供其中可放置晶片基板16的空间，其中空腔11的形状可根据晶片基板16的形状而改变。

[0029] 该基板10可用作其中插入和定位晶片基板16的框架。在该特定具体实施方式中，该基板10可由覆铜箔层压板(copper cladlaminate)形成，但本发明并不限于此。

[0030] 在基板10上可形成单个空腔11，或如图5所示，在基板10上可形成多于一个的空腔11。形成多个空腔11可以改善生产率，并使得更易于大规模生产晶片级封装。

[0031] 然而，由于基板10仅仅用作其中定位如上述的晶片基板16的框架，所以通过将PCB工艺直接应用于晶片基板16，可以无需基板10而形成重分布图案24。在该特定具体实施方式中，使用了其中形成有空腔11的基板10。

[0032] 其次，如图6所示，可以将粘附层12附着于基板10的一侧(S20)，并且可以在该粘附层12的另一侧上形成承载层14(S30)。这里，粘附层12可以为带子，并且承载层14可以由能够支持晶片基板16的金属板形成。如果晶片基板16足够轻，则不必使用金属板支持。

[0033] 然后，如图7所示，晶片基板16可以插入空腔11中，使得可以将晶片基板16放置在粘附层12的一侧上(S40)。这里，该晶片基板16可以是具有通过半导体工艺完成的第一重分布层的晶片基板16。这里，具有完成的重分布层的晶片基板16指的是包括可以被电连接的有源区域的晶片。该晶片基板16可以被形成为芯片晶片(die wafer)基板。

[0034] 对于在处理细间距的芯片焊盘中的稳定性，可通过半导体工艺形成第一重分布层，并且可通过PCB工艺形成随后的重分布层，如上面已经描述的。

[0035] 当然，在芯片焊盘的间距足够大的情况下，也可以利用PCB工艺来形成第一重分布层。

[0036] 其次，如图8所示，可以在基板10和晶片基板16上堆叠绝缘层18(S51)。这里，绝缘层18可以由粘结膜(bond film)或PPG(聚丙二醇)制成。

[0037] 然后，如图9所示，可以在绝缘层18中选择性地加工多个通孔17(S52)，并且如图10所示，在其中加工有通孔17的绝缘层18中形成种子层20(S53)。并且，如图11和图12所示，可以将抗镀层22堆叠在种子层20上，并且可以选择性地除去与重分布图案24对应的抗镀层22，这将在后面更详细地描述(S54)。该抗镀层22可以是，例如干膜。

[0038] 如图13所示，可以通过在种子层20上实施电镀来形成重分布图案24，其已经通过选择性地除去抗镀层22而暴露出(S55)。以这种方式，可以在晶片基板16上形成重分布层25(S50)，在该重分布层25中形成包括用于连接至外部的端子的重分布图案24。

[0039] 即，可以形成重分布层25，其具有用于将该晶片基板16的电接触(电触点)重分布至更期望的位置的重分布图案24。

[0040] 接着，如图14所示，可以除去抗镀层22(S60)，以暴露出重分布图案24。这里，该暴露出的重分布图案24可以以字母“T”的形状形成，以改变晶片基板16上电连接的位置。

[0041] 然后，如图15所示，可以以这样的方式涂覆PSR(光成像阻焊)油墨26，使得暴露的种子层20和包括端子的重分布图案24(S70)被覆盖。并且，如图16所示，可以选择性地除去PSR油墨26，以便暴露出端子(S80)。这里，端子指的是置于PSR油墨26之间的重分布图案24的暴露部分。可以将后面将更详细地描述的导电球30连接于该端子。

[0042] 由于重分布图案24可以是通过电镀而形成的金属层，因此如果重分布图案24暴露于空气则可能发生氧化的问题。为了避免这种情况，如图17所示，在端子上形成用于防止端子氧化的钝化层28(S90)。钝化层28可用ENIG(化学镀镍/浸金)电镀或OSP(有机可焊性防腐剂)处理。

[0043] 其次，如图18所示，可以将粘附层12与承载层14分开(S100)，并且如图19所示，可以通过挖空(routing)而除去基板10上除空腔11的形状外的区域(面积)。图19是将基板10挖空成晶片基板16的形状后的平面图。以这种方式，可以制造适合晶片基板16的尺寸的晶片级封装。

[0044] 接着，如图20所示，可以将导电球30连接至端子(S110)。如图21所示，可以将其上连接有导电球30的晶片切成设计的尺寸。

[0045] 在根据现有技术的制造晶片级封装的传统方法中，通过将半导体工艺应用于多层而形成多个重分布层，从而导致高成本。然而，在根据本具体实施方式的用于制造晶片级封装的方法中，可利用半导体工艺来形成第一晶片基板，并且可以利用PCB工艺来继续形成第二重分布层，使得可以降低制造成本，并且可以提高该方法的稳定性和效率。

[0046] 而且，通过将多个晶片附着于基板，可以提高生产率。

[0047] 尽管已经参考特定具体实施方式详细地描述了本发明的精神，但是这些具体实施方式只用于说明目的而并不用于限制本发明。可以想到，本领域技术人员可以在不脱离本发明的范围和精神的情况下，对这些具体实施方式进行改变或修改。