本发明公开了一个新型多信道时钟恢复方案，利用共用CORDIC来精确计算每个tone的相位。然后基于硬件的线性组合模块被用来从多相位测量上重现最好的相位评估。固件监测导频噪声差异并决定相应的每个tone的负载来确保最小的相位抖动噪声。然后基于硬件的二阶时钟恢复控制回路产生VCXO或DCXO的频率基准信号。一个单连续控制乘法器被用作控制回路中的所有乘法。
CORDIC处理模块，用于从相位误差评估模块收到复相位误差坐标后为每个导频计算相角误差；
线性组合模块，用于组合来自CORDIC处理模块的多个导频的所有相角误差，并形成单相位误差基准信号；
用于产生频率基准信号的二阶控制回路，其在线性组合模块已经组合所有相角误差后启动；及并行处理阶段控制器，其用于在数据将被传给下一模块时及在所述下一模块将开始处理所输入的数据时控制通过时钟恢复系统的数据流；
其中时钟恢复系统中的所有乘法运算由连续共用的单乘法器执行。
2.根据权利要求1的系统，其中并行处理阶段控制器还确定哪些输入将被复用进乘法器及输出将如何被多个寄存器寄存以存储中间或最后结果。
3.根据权利要求1的系统，其中相位误差评估模块在导频控制模式时从导频星座图计算相位误差或者在判决反馈模式时计算导频切片误差值。
4.根据权利要求3的系统，其中相位误差评估模块的固件使用引导方法寄存器以配置在时钟恢复系统中使用哪一方法，即导频控制 或者判决反馈。
5.根据权利要求4的系统，其中，基于所选引导方法，切片误差输出或被寄存的前一导频星座图用于相位误差计算；当前的导频星座图被锁到前一导频星座图的寄存器，寄存器的顺序控制逻辑是在每个帧运算之后；及并行处理阶段控制器把每个导频的数据复用进共用乘法器，以顺序通过两个MUX。
6.根据权利要求1的系统，其中CORDIC处理模块仅使用转换器和加法器来计算相角误差。
7.根据权利要求6的系统，其中对于给定复相位误差坐标Dp＝DRp+jDIp，CORDIC处理-1模块计算相角误差ep＝tan (DIp/DRp)，如下等式所示：-i
DRp，i+1＝DRp，i-DIp，i×Si×2-i
DIp，i+1＝DIp，i+DRp，i×Si×2-i
ep，i+1＝ep，i-Si×arctan(2 )其中p是导频指数，从0开始，i是迭代指数，从0开始，DRp，0＝DRp，DIp，0＝DIp，和ep，
8.根据权利要求7的系统，CORDIC处理模块用以下方法计算相角误差：复相位误差坐标被一个接一个地通过并行处理阶段控制器产生的导频指数控制信号转换进CORDIC处理模块；
并行处理阶段控制器开始导频误差记录时间的迭代处理，其中，在迭代开始，相角寄存器ep，i初始化为0，DRp，i寄存器初始化为DRp， DIp，i寄存器初始化为DIp；
在初始化之后，开始常规的迭代处理；DIp，i的信号被用来选择转换操作的输出DIp，i和DRp，i是否需要取消；
相角寄存器ep，i将累计arctan(2 )的余切存储器表输出，减去或加上视DIp，i寄存器信号比特而定。
9.根据权利要求8的系统，在第N次迭代之后，相角寄存器ep，i将被定时结束，走向下个线性组合模块。
10.根据权利要求9的系统，迭代数N基于整个VDSL2系统的精确度要求进行确定。
11.根据权利要求10的系统，其中迭代数N为14。
12.根据权利要求1的系统，其中线性组合模块组合所有的相角误差，其通过下述过程实现：每个导频的相角误差被顺序地推向线性组合模块；
并行处理阶段控制器分辨相关的负载率，并产生负载系数信号来控制复用单元；
当并行处理阶段控制器控制复用单元或直接锁定e0w0到指定的寄存器，或锁定前后eiwi的相加时，共用乘法器被用来计算eiwi，其中ei是每个导频的相角误差度量，i和k是导频指数，从0开始， fi和fk是导频的频率， 和 是相位误差角度的噪声差异度量，P是导频的个数。
13.根据权利要求12的系统，在所有导频相角误差通过后，相角误差的结果被并行处理阶段控制器移出。
14.根据权利要求12或13的系统，其中线性组合模块的固件计算最好的无偏相角误差评估，所用最小方差如下：其中 eopt的组合处理由硬件执行，负载计算和适应由固件执行。
15.根据权利要求1的系统，其中二阶控制回路是定点二阶控制回路。
16.根据权利要求15的系统，其中定点二阶控制回路实施如下：输入标度：
其中e(n)是从线性组合器输出到二阶控制回路的组合的相角误差信号组合：
I(n)＝I(n-1)+kies(n)，其中ki是浮点组合增益
u(n)＝kpes(n)+Is(n)，kp是浮点比例增益，输出标度：
17.根据权利要求16的系统，其中所述标度通过转换操作执行。
多通道时钟恢复系统
[0001] 相关申请交叉引用
[0002] 本申请要求2005年12月23日提交的临时专利申请60/753,616的权益，其内容通过引用组合于此。
技术领域
[0003] 本发明涉及时钟恢复系统，尤其涉及基于硬件的多通道CORDIC处理的时钟恢复系统。
背景技术
[0004] 对于基于离散多音频(DMT)的VDSL2系统来说，时钟恢复是一个非常重要的接收机功能。设计一个好的时钟恢复系统，把抖动噪声抑制到相当于回路接收器级别的程度，是必不可少的。否则，接收机性能将被糟糕的时间响应所限制。在基于DMT的系统中，单个或多个频率的tone被用作导频嵌入在时钟相位信号中。时钟回复模块从导频中重现相移信息，相位信息的作用是时钟回复控制回路的参考。时钟回复控制回路产生出频率控制信号，对照这发送系统时钟，来调整当地时钟频率。为了达到较高的性能，从导频中重现高精度的相移信息是非常重要的。
[0005] 在VDSL2系统中，时间恢复总是一个基本的构件块。通常，在CO(中心局)端的收发器驱动DAC(数模转换)信号输出，然后在本 地晶振下对模数转换信号进行采样。在客户端(CP)，收发机也输出数模转换信号，并对模数信号在本地时钟下进行采样。但是在CP和CO端，不可能有十分相同的晶振频率。因此，时钟恢复系统被用在客户端，来回复时钟信息，这样就有效地使收发机在两端有相同的时钟频率。
[0006] 时间恢复系统通常由相移侦测模块和二阶控制回路。从接收到的信号，相移侦测模块恢复被CO端收发机嵌入的时钟频率信息。失踪频率信息基本上与CO端的主时钟和CP端的从属时钟之间的时钟频率差有关。频率差用来驱使二阶控制回路通过电压控制晶振(VCXO)或者数字控制晶振(DCXO)调整从属时钟。通过闭环系统的一部分——信道，频率差最后被调到0，这意味着CP端的从属时钟与CO端的主时钟频率相同。
[0007] 时钟恢复系统设计经过仔细设计，整合进收发机通信系统。一个超标准设计的系统可能浪费系统的成本，包括硬件和固件。一个不足标准的系统可能会限制整个系统的性能。一个影响时钟恢复系统的性能的重要因素是噪声的衡量。噪声的衡量主要来自于串扰，射频干扰，和板子的加性白高斯噪声(AWGN)。对于一个单独的导频方案，如果在选择的导频上的噪声衡量，因为新的噪声源而突然变的极差，那么导频方案的性能将大大恶化。然而，如何使用多导频，那么运行在硬件或固件中的适配方案将快速提取被影响的tone，并限制它的恶化影响。因此，系统可以被维护住，调制解调器不必要再次重训练。 [0008] 另一方面，相移评估自己可以影响系统性能。一般在一个基于 DMT的系统，相移评估为了选择导频，而从FFT输出萃取出来，这基本是一个有实部和虚部的复向量。相移评估模块需要从这些实部和虚部中重现相移信息。然而相移评估的精确也大大影响着整个系统的性能
发明内容
[0009] 本发明定义并执行了一个新的多信道时钟恢复方案，利用公用的协调旋转数字计算机来精确估算每一个tone的相移。然后基于硬件的线性组合模块被用来重现从多相位测量来的最好的相移评估。固件监测导频tone的噪声差异并决定相应的每个tone的负担，通过线性组合器确保最小的相移抖动噪声。然后一个基于硬件的二阶时钟恢复控制回路为VCXO或DCXO，产生频率基准信号。一个单受控乘法器被用来作控制回路的乘法。 [0010] 根据本发明的实施例，时钟恢复系统包含相位误差和导频上的复相位误差评估模块。一个线性组合器模块从CORDIC处理模块组合了所有的多导频的相角误差，并且组成了单相位误差基准信号。产生频率基准信号的二阶控制回路，在线性组合模块后启动，组合了所有的角度误差。通过时钟恢复系统控制数据并行处理并决定数据何时通往下一个模块的并行处理阶段控制器，会开始处理进来的数据。其中时钟恢复回路中的所有的乘法操作，将被一个连续公用的单乘法器所执行。
[0011] 我们的关注在于VDSL2的应用。然而，同样的技术可以应用到其 他的应用中，例如WiMAX。
附图说明
[0012] 通过下面的附加描述、附加声明和附图，可以更好地了解本发明的各功能、各个方面以及优越性。
[0013] 图1展示了我们时钟恢复系统设计的上层的功能图。
[0014] 图2展示了相位误差评估模块的硬件架构。
[0015] 图3展示了CORDIC处理图。
[0016] 图4展示了线性组合模块的硬件结构。
[0017] 图5展示了时钟恢复二阶控制回路的硬件结构。
具体实施方式
[0018] 时钟恢复硬件结构图
[0019] 在我们的时钟恢复系统设计中，我们仔细识别出硬件与固件之间的分界，来达到硬件消耗和固件速度需求方面的最佳解决方案。图1展示了我们时钟恢复系统设计的上层的功能图。在我们的设计中，基于固件配置，需要两种类型的数据。基于参考的导频恢复，需要导频星座图(FFT后频域中的复数值)。对于决策驱动导频恢复，需要切片误差值(解调器中的切片器给出的复数值)。相位出差评估模块处理或者是导频星座图或者是切片误差，来产生导频相位误差向量。然后向量通过cordic处理模块，在圆面积内产生精确的角度误差向量。角度误差向量被合并到线性组合模块，增加相位误差评估的精确度。 此外，组合相位误差被送到二阶控制回路，为VCXO或DCXO的控制产生控制信号。上面的处理被一个集中的并行处理阶段控制器所控制，用共用的乘法器单元在减少硬件消耗的处理期间，来执行计算。共用乘法器单元由集中控制并行处理阶段控制器来控制。
[0020] 如我们之前提到的，所有时钟恢复回路中的乘法运行，是共用的单乘法器执行的。我们可以用单乘法器的原因是基于时钟恢复回路带宽需求比实际的系统时钟频率要窄很多。VDSL2用2个采样速率4.3125kHz和8.625kHz。对于一个系统时钟例如141.312MHz，高达16384个时钟周期可以被用于共用乘法器，来支持时钟恢复模块的乘法处理需求。另一方面，时钟恢复系统本身就是一个时序处理。二阶控制回路可以仅在线性组合器组合所有的从CORDIC处理模块出来的角度误差之后才开始启动。类似地，CORDIC处理模块可以仅在它从相角评估收到复相位坐标误差后计算每一个导频tone的相角。所以，在我们的时钟恢复系统中，连续共用乘法器通过所有处理模块，我们减少了硬件消耗而不对性能有任何影响。
[0021] 并行处理阶段控制器决定哪些输入将被复用进乘法器，输出将如何被多寄存器寄存，来存储中间或最后的结果。另外，并行处理阶段控制器控制数据并行处理通过时钟恢复系统，并觉得数据什么时候通过下一个模块，什么时候下个模块开始处理进来的数据等。事实上，它担负着协调整个时钟恢复系统的作用。
[0022] 相位误差评估模块
[0023] 基于硬件的相位误差评估是我们时钟恢复系统中第一个处理模 块，它计算从导频星座图(在导频模式下)来的相位误差或者导频切片输出(数据模式无导频)。相位误差评估模块是可配置的，用来支持首次获得的阶段和跟踪阶段。在首次获得阶段，一个单频率正弦曲线在每个导频上发送。接收机需要重现2个相邻采样间的相位差，实际上是由时钟差造成的相位误差。在导频模式下，它由现在的FFTtone输出的共轭和前面FFT tone输出两项相乘。方程式如下：
[0024]
[0025]
[0026]
[0027]
[0028] 其中P是导频指数，k是采样指数，Cp，k是频域中的导频星座图。我们可以看到每个导频需要4个乘法。
[0029] 一般的，在最初获得阶段，VDSL2CO(局端)调制解调器将发送重复的引导信息采样，让VDSL2CPE(用户端)调制解调器来恢复CO使用的主时钟频率。在最初获得阶段之后，从属时钟频率将向主时钟频率趋于相同，所以剩下的训练处理阶段可以在时钟锁定下运行。在showtime阶段(VDSL2Modem开始传输正常数据阶段)，两个可供选择的时钟追踪放射可以使用。一个是导频，与获得阶段相同，导频专门只用来加载导频信号，没有数据。第二个方法是直接判决反馈，没有专门的导频，相位信息是从数据支承的tone获得。 [0030] 在直接判决反馈方法中，切片星座图和原星座图之间的角度被看做是时钟恢复的相位误差基准，如下方程式
[0031]
[0032]
[0033]
[0034]
[0035] 其中Sp，k＝SRp，k+jSIp，k是切片星座图从切片逻辑的输出。判决反馈方法需要大多数切片决断是正确的，这样才没有误差传播。在实际中，通常误码率余额在导频上被提高，所以实际上加载了较低的星座图，来减少导频的误差概率。这确保决断反馈方法的稳定性。我们的相位误差评估硬件是设计用来处理两种方法，这两种方法有一个简单的配置标识来指示现在用的是哪种方法。它可以被基于连接需求部分的固件所配置。图2展示了相位误差评估模块的硬件架构。基于被选择的时钟恢复方法(基于基准和决策驱动)和并行处理控制信号，所有的导频信号(Rp，k，Ip，k)和(SRp，k，SIp，k)都被复用进共用乘法器和存储器来计算(DRp，k，DIp，k)。
[0036] 我们假设接收机可以支持高达P个导频(Rp，k，Ip，k)，p＝0，1，…，P-1.一个引导方法寄存器被固件用来配置用于时钟恢复系统的方法，导频控制或者判决反馈。基于被选择的引导方法，或者是切片输出(SRp，k，SIp，k)，p＝0，1，…，P-1，或者是被寄存的前一个引导星座图(Rp，k-1，Ip，k-1)，p＝0，1，…，(P用于相位误差计算)，如图显示为mux0单元。现在的引导星座图被锁到前星座图的(Pp，k-1，Ip，k-1)寄存器，寄存器的顺序控制逻辑是在每个帧运算之后，如图所示：延迟单元D。此外，并行处理阶段控制器把每个导频的数据复用进共用乘法器，以顺序通过mux1和mux2。
[0037] CORDIC处理
[0038] 相位误差评估模块产生每个导频的相位误差，基本上是复坐标的。下一步就是从复坐标中提取角度信息，由硬件CORDIC处理模块执行。CORDIC代表coordinate-rotation digital computer(坐标旋转数字计算机)。以合适的配置，CORDIC运算法则可以用任意需要的精确度计算三角相位。与查表法和幂级数展开相比，我们基于CORDIC的处理角度评估减少了门电路硬件消耗，因为CORDIC仅用了转换器和加法器来计算相位，而不用乘法器和寄存器。虽然CORDIC运算是一个普通的运算，但我们是第一个及时提出这个唯一的硬件方案，来准确地组合CORDIC和VDSL2时钟恢复系统
[0039] 对于给予的复坐标Dp＝DRp+jDIp(简单起见，我们呢忽略了采样指数k)，我们用-1CORDIC处理计算相角ep＝tan (DIp/DRp)，这是一个有效的迭代办法，如下等式： [0040]
[0041] DRp，i+1＝DRp，i-DIp，i×Si×2-i
[0042] DIp，i+1＝DIp，i+DRp，i×Si×2-i
[0043] ep，i+1＝ep，i-Si×arctan(2-i)
[0044] 其中i是迭代指数，从0开始，DRp，0＝DRp，DIp，0＝DIp，和ep，0＝0。一般的，迭代数决定角度的精确度。迭代越多，就产生高精度的角度评估。基于我们整个VDSL2系统的精确度要求，我们限制迭代数为14。然而，我们提出的架构可以用于任何的迭代程度，来提高精确度。图3展示了CORDIC处理图。
[0045] 引导误差被一个接一个地通过并行处理阶段控制器产生的导频 指数控制信号转换进CORDIC处理模块。然后，并行处理阶段控制器开始一个为导频误差记录时间的迭代处理，在迭代开始，相角寄存器ep，i从0初始化，DRp，i寄存器从DRp初始化，DIp，i寄存器从DIp初始化。在初始化之后，常规的迭代处理开始了。DIp，i的信号被用来选择转换操作的输出DIp，i和DRp，I是否需要取消。i-shift单元将为每个迭代增加转换数1.另外一方面，相角-i寄存器ep，i将累计arctan(2 )的余切存储器表的输出，减去或加上视DIp，i寄存器信号比特而定。在第N次迭代之后(我们的设计中，N＝14)，相角寄存器ep，i将被定时结束，走向下个线性组合模块。
[0046] 线性组合器
[0047] 线性组合器模块基本上组合了多导频相角误差并为二阶控制回路构成一个单相角误差基准信号。基于噪声特性，不同的导频会分配不同的负载。导频上噪声越少，组合的负载越高。假设相角误差以每个导频为ei，i＝0，1，…，P度量。相关的频率为fi，i＝2
0，1，…，P.另外，我们假设相位误差角度ei，i＝0，1，…，P的噪声差异度量是σi，i＝
0，1，…，P.相位误差角度的噪声测量来自于多噪声源，包含近端和远端串扰噪声，自回波噪声，AWGC和RFI。在实际运行中，我们可以在训练和showtime阶段，用简单的测量方法，估计所有噪声源产生的总的影响。例如，在从属时钟被锁向主时钟时，我们可以固定从属时钟，然后通过连续的DMT采样，从不同的导频相角获得噪声差异的度量。在从属时钟和主时钟都被锁定后，噪声差异可以在计算所需的导频相位而获得。在我们的执行中，噪声差异测量被固件所引导。在showtime期间，如 果噪声状况变换的话，固件将在每个所配置的导频上监测噪声差异。此外，固件计算最好的无相角误差评估，所用最小方差如下： [0048]
[0049] 其中 eopt的组合处理被应用所执行，负载计算和适应由固件执行。 [0050] 用这种方法分开固件和硬件的原因是基于系统考虑。时钟恢复处理需要由每一个帧来承载，来追踪时钟抖动。然而，负载比重的系数不需要被经常修改，是基于信道噪声状况，改变很慢。因此，我们的硬件和固件分离释放了微处理器，避免了仅运行只能操作，例如导频噪声监测和负载适应时，一帧帧的计算。那些只能操作不需要固件的实时的能力。这将使微处理器能支持更多的端口，或者减少微处理器的低功率的运行速度。 [0051] 图4展示了线性组合模块的硬件架构。每个导频的相角误差被顺序地推向线性组合模块。并行处理阶段控制器分辨相关的负载率，并产生负载系数信号来控制复用单元。当并行处理管理器控制复用单元或直接锁定e0w0到e寄存器，或锁定前后eiwi的相加时，共用乘法器被用来计算eiwi。在所有引导角度误差通过后，相角误差e的结果被并行处理阶段控制改变。
[0052] 二阶控制回路
[0053] 二阶控制回路是反馈控制系统，实际上产生了VCXO或DCXO控制信号，从相角误差来调整从属时钟频率。我们用PI型二阶系统，P 代表比例，I代表比例，I代表积分。为了在初始追踪阶段较好的追踪性能，我们引用了一种抗饱和机制，用积分来限制回路中的整体误差。在浮点运算实现中，我们的二阶控制回路如下：
[0054] 组合：
[0055] I(n)＝I(n-1)+kie(n)，
[0056] 抗饱和：
[0057]
[0058] 控制器：
[0059] u(n)＝kpe(n)+Isat(n)，
[0060] 饱和度输出：
[0061]
[0062] 其中kp是浮点比例增益，ki是浮点组合增益。在不同的追踪相位期间，他们可以由两套PI控制器参数之间选择，(kpf，kif)为快速收敛，(kpo，kio)为性能最优化。Isat(n)和u(n)的稳态值Rvco随主从时钟的最大频率差而定。
[0063] 然而，如果在定点环境下(我们的二阶控制的执行)实际执行， 需要探究不同的策略。如我们所提到的，我们的二阶控制系统被硬件实现，用浮点运行是没有性价比的。定点执行的关键在于适当的标度输入信号，组合信号和输出信号到比较的级别。在我们的运行中，有效经济的执行了标度，通过变换操作。下面的方程式展示了定点二阶控制回路运行。
[0064] 输入标度：
[0065]
[0066] 组合：
[0067] I(n)＝I(n-1)+kies(n)，
[0068] 抗饱和：
[0069]
[0070] 组合标度：
[0071]
[0072] 控制器：
[0073] u(n)＝kpes(n)+Is(n)，
[0074] 输出标度：
[0075]
[0076] 输出饱和度：
[0077]
[0078] 图5展示了时钟恢复二阶控制回路的硬件架构
[0079] 本发明已经被描述成相关的可被效仿的例子，在不背离发明技术范围的情况下的修改或替代是可以被理解的。另外，可以作许多的修改来适应特定的方案或者作为不违背必要技术范围的教学发明材料。因此，预期这个发明是的不会对以特殊的，以最好方式的具体实现而限制的，但是这个发明将包含所有的附加声明。
