混合式输出级电路与相关方法

摘要

本发明提供一种输出装置，用来依据一输入信号以产生一输出信号，包含有：一信号产生电路，用来依据该输入信号产生一第一、第二控制信号；一第一输出级，具有一第一级放大组态用以接收该第一控制信号；以及一第二输出级，具有一第二级放大组态用以接收该第二控制信号，其中该第一级放大组态与该第二级放大组态不相同。

权利要求

1.一种输出装置，包含：

一信号产生电路，用来接收一输入信号，并依据该输入信号以产生一第一、第二控制信号；

一第一输出级，用以依据该第一控制信号以输出一输出信号；以及一第二输出级，耦接于该第一输出级，用以依据该第二控制信号以输出该输出信号；

其中，该第一与该第二输出级相耦接形成一输出端，该输出端输出该输出信号，其中，当该输入信号是一第一值时，该第一与该第二输出级共同输出该输出信号；当该输入信号是一第二值时，该第二输出级被禁能。

2.如权利要求1所述的输出装置，其中，该第一输出级包含有一第一晶体管与一第二晶体管，该第一晶体管与该第二晶体管串联连接。

3.如权利要求2所述的输出装置，其中，该第二输出级包含有一第三晶体管与一第四晶体管，该第三晶体管与该第四晶体管串联连接。

4.如权利要求3所述的输出装置，其中，该第一及该第二晶体管是偏压为一AB级放大组态，以及该第三及该第四晶体管是偏压为一B级放大组态。

5.如权利要求1所述的输出装置，其中，该第一控制信号包括一第一与一第二电压信号，该第二控制信号包括一第三与一第四电压信号，该产生电路包含一第一阻抗元件、一第二阻抗元件与一第三阻抗元件；该第一、该第二、与该第三阻抗元件，用来依据该输入信号产生该第一、第二、第三、第四电压信号。

6.如权利要求5所述的输出装置，其中，该第二阻抗元件是由至少一晶体管所构成。

7.一种信号输出方法，包含：

依据一输入信号产生第一控制信号和第二控制信号；

利用一第一输出级来依据该第一控制信号以产生一输出信号；以及利用一第二输出级来依据该第二控制信号选择性产生该输出信号；

其中，该第一与该第二输出级相耦接形成一输出端，该输出端输出该输出信号，其中，当该输入信号是一第一值时，该第一与该第二输出级共同输出该输出信号；该该输入信号是一第二值时，该第二输出级被禁能。

8.如权利要求7所述的方法，其中，该第一输出级是偏压为一AB级放大组态，以及该第二输出级是偏压为一B级放大组态。

9.如权利要求7所述的方法，其中，该第一输出级包含有一第一晶体管与一第二晶体管，该第一晶体管与该第二晶体管串联连接，其中，该第二输出级包含有一第三晶体管与一第四晶体管，该第三晶体管与该第四晶体管串联连接。

10.如权利要求7所述的方法，其中，该第一输出级用以提供一第一电流，该第二输出级用以提供一第二电流，该第二电流的电流值大于该第一电流的电流值。

11.一种信号输出方法，包含：

利用一第一输出级来依据一输入信号以产生一第一电流；以及利用一第二输出级来依据该输入信号以产生一第二电流；以及加成该第一电流与该第二电流以输出一输出信号；

其中，当该输入信号是一第一值时，该第一与该第二输出级共同输出该输出信号；当该输入信号是一第二值时，该第二输出级被禁能(disable)。

12.如权利要求11所述的方法，其中，该第二电流的电流值大于该第一电流的电流值。

13.如权利要求11所述的方法，其中，该第一输出级包含有一第一晶体管与一第二晶体管，该第一晶体管与该第二晶体管串联连接，其中，该第二输出级包含有一第三晶体管与一第四晶体管，该第三晶体管与该第四晶体管串联连接。

14.如权利要求13所述的方法，其中，该第一及该第二晶体管是偏压为一AB级放大组态，以及该第三及该第四晶体管是偏压为一B级放大组态。

说明书

混合式输出级电路与相关方法

技术领域

[0001] 本发明涉及一种输出电路，特别涉及一种混合式输出电路。

背景技术

[0002] 一般来说，运算放大器(operational amplifier)通常为一两级结构的放大器，其包含有一第一级放大电路(亦即放大级)以及一第二级输出电路(亦即输出级)。运算放大器可被分类为A级放大器(Class A)、B级放大器(ClassB)或AB级放大器(Class AB)。请参考图1，图1为现有A级放大器10、B级放大器20以及AB级放大器30与其相对应操作特性(输出电压和驱动电流的关系)的示意图。从图(1a)中可以得知，由于A级放大器
10的P-型晶体管Mp在操作时对输入信号Vin的波形为全导通的状态(Imp为P-型晶体管Mp所导通的电流)，即导通角度为360°，因此可以算出A级放大器10的能量转换效率(Power efficiency)小于或等于(＜＝)25％，而从图(1b)可以得知，由于A级放大器10的偏压电流Ibias偏高，才会得到360°的导通角度，然而这亦是造成A级放大器10的能量转换效率偏低的原因，因此，对于一些希望提高能量转换效率的应用中，则比较会使用B级放大器
20或AB级放大器30。从图(1c)可以得知，由于B级放大器20的P-型晶体管Mp和N-型晶体管Mn在静态时为刚好载止，在操作时对输入信号Vin的波形为各负责一半的导通状态(Imp为P-型晶体管Mp所导通的电流以及Imn为N-型晶体管MN所导通的电流)，即导通角度为180°，因此可以算出B级放大器20的能量转换效率(Power efficiency)小于或等于(＜＝)78.5％，而图(1d)可以得知，由于B级放大器20的偏压电流Ibias刚好为零，才会得到180°的导通角，而这亦是造成B级放大器20相较于A级放大器10可得到较高能量转换效率的原因，但是，由于在静态时偏压电流Ibias为零使得B级放大器20为关闭的状态，因此输出电压Vo很容易受到噪声的干扰，且输出电压Vo的失真(Distortion)也会比较大。
从图(1e)可以得知，由于AB级放大器30的P-型晶体管Mp和N-型晶体管Mn在静态时为少量导通，在操作时对输入信号Vin的波形为各负责一半以上的导通状态(Imp为P-型晶体管Mp所导通的电流以及Imn为N-型晶体管MN所导通的电流)，即导通角度为大于180°，因此，可以算出AB级放大器30的能量转换效率介于A级放大器10和B级放大器20的能量转换效率之间，此外，从图(f)可以得知，由于AB级放大器30的偏压电流Ibias在静态时不为零，因此，若AB级放大器30的P-型晶体管Mp和N-型晶体管Mn面积越大，则静态电流损耗便越大。

[0003] 图2所示是现有AB级放大器200的偏压示意图。现有AB级放大器200的偏压方式是利用一电流I0流经一晶体管网络形成的电阻器202(电阻值为Z)来实现。经由适当的选取I0*Z值，可使得不管输出电压Vout为任何值，P-型晶体管Mop1与N-型晶体管Mon1所导通的电流I(Mop1)、I(Mon1)均不会同时为零，而使得抗噪声的能力比较好。另一方面，通过对N-型晶体管Mon1的宽长比(Aspectratio)(W/L)2的选取亦可满足其最大输出电流IN(max)的要求：

[0004] IN(max)＝0.5*Kn*(W/L)2*(Vn1)2

[0005] ＝0.5*Kn*X*(Vn1)2，where X＝(W/L)2(1)

[0006] 在上述方程式(1)中，Kn为N-型晶体管导电参数，因此从以上所述可得知现有AB级放大器在静态时仍具有静态耗电的问题。

发明内容

[0007] 本发明的目的之一在于提供一种混合式输出级电路及相关方法，以解决上述的问题。

[0008] 本发明的目的之一在于提供一种混合式输出级电路及相关方法，以降低静态耗电的问题。

[0009] 本发明的目的之一在于提供一种混合式输出级电路及相关方法，该输出级电路具有好的电流驱动能力。

[0010] 本发明的目的之一在于提供一种混合式输出级电路及相关方法，该输出级电路具有更省电的效果。

[0011] 本发明的目的之一在于提供一种混合式输出级电路及相关方法，该输出级电路具有较高的抗噪声能力。

[0012] 依据本发明的实施例，提供一种输出装置，用来依据一输入信号以产生一输出信号，包含：一信号产生电路，用来依据该输入信号产生一第一、第二控制信号；一第一输出级，具有一第一级放大组态，用以接收该第一控制信号；以及一第二输出级，具有一第二级放大组态，用以接收该第二控制信号，其中，该第一级放大组态与该第二级放大组态不相同；其中，该第一与该第二输出级相耦接形成一输出端，该输出端输出该输出信号。

[0013] 依据本发明的实施例，提供一种输出装置，包含：一信号产生电路，用来接收一输入信号，并依据该输入信号以产生一第一、第二控制信号；一第一输出级，用以依据该第一控制信号以输出一输出信号；以及一第二输出级，耦接于该第一输出级，用以依据该第二控制信号以输出该输出信号；其中，当该输入信号是一第一值时，该第一与该第二输出级共同输出一输出信号；当该输入信号是一第二值时，该第二输出级被禁能(disable)。

[0014] 依据本发明的实施例，提供一种输出电路，用来产生一输出信号，该输出电路包含：一第一输出级，具有一第一级放大组态，用以接收该第一控制信号；以及一第二输出级，具有一第二级放大组态，用以接收该第二控制信号，其中，该第一级放大组态与该第二级放大组态不相同；其中，该第一与该第二输出级相耦接形成一输出端，该输出端输出该输出信号。

[0015] 依据本发明的实施例，提供一种信号输出方法，包含：依据一输入信号产生一控制信号；利用一第一输出级来依据该第一控制信号以产生一输出信号； 以及利用一第二输出级来依据该第二控制信号选择性产生该输出信号；其中，当该输入信号是一第一值时，该第一与该第二输出级共同输出该输出信号；当该输入信号是一第二值时，该第二输出级被禁能(disable)。

附图说明

[0016] 图1a-图1f是现有A级放大器、B级放大器以及AB级放大器及其相对应操作特性的示意图。

[0017] 图2是现有AB级放大器的偏压示意图。

[0018] 图3是本发明输出装置的一实施例的示意图。

[0019] 图4是图3所示的输出装置中输入信号的波形图，

[0020] 图5是图3所示的输出装置中多个端点的电压电平变化的示意图。

[0021] 附图符号说明

[0022]10 A级放大器
20 B级放大器
30、200 AB级放大器
100 输出装置

[0023]102 信号产生电路
202 电阻器
1022 第一输出级
1024 第二输出级
1026 连出端

具体实施方式

[0024] 请参考图3，图3所示为本发明输出装置100的一实施例的示意图。输出装置100用来依据一输入信号Sin以产生一输出信号Sout，包含：一信号产生电路102、一第一输出级1022以及一第二输出级1024。信号产生电路102用来依据输入信号Sin产生一第一、第二控制信号；第一输出级1022具有一第一级放大组态，用以接收该第一控制信号；第二输出级1024具有一第二级放大组态，用以接收该第二控制信号，其中，该第一级放大组态与该第二级放大组态不相同；其中，第一与第二输出级1022、1024相耦接形成一输出端1026，输出端1026输出输出信号Sout。其中，第一控制信号包括第一与第二电压信号S1ac、S2ac，第二控制信号包括第三与第四电压信号S3ac、S4ac，信号产生电路102包含第一、第二与第三阻抗元件R1、R2、R3；第一、第二、与第三阻抗元件R1、R2、R3，用来依据接收信号Sin产生第一、第二、第三、第四电压信号S1ac、S2ac、S3ac、S4ac。而且，第三电压信号S3ac的电压电平V3高于第一电压信号S1ac的电压电平V1，以及第二电压信号S2ac的电压电平V2高于第四电压信号S4ac的电压电平V4。一实施例中，第一输出级1022是将一第一P-型晶体管Mop1及一第一N-型晶体管Mon1串联连接并偏压于一AB级(Class AB)放大组态(第一放大组态)，以及第二输出级1024是将一第二P-型晶体管Mop2及一第二N-型晶体管Mon2串联连接并偏压于一B级(Class B)放大组态(第二放大组态)，其连结方式请参考图3所示。一实施例，第一、第二、阻抗元件R1、R2是由晶体管来实施。为了方便描述，第三阻抗元件R3仅由一P-型晶体管和一N-型晶体管构成，然而熟悉此项技艺者应可了解其它型式的晶体管阻抗网络亦可被采用，均属本发明的范畴。另一方面，本发明输出装置100的第一输出级1022和第二输出级
1024于输出端点Nout透过输出端1026耦接至一下一级电路，在本实施例中，该下一级电路是用一等效的电阻RL表示。

[0025] 当本发明输出装置100接收到输入信号Sin时，在端点N1、N2、N3、N4分别对应至电压电平V1、V2、V3、V4。。一实施例，第一P-型晶体管Mop1和第二P-型晶体管Mop2的宽长比(Aspectratio)(W/L)p1和(W/L)p2分别为βp和(X-βp)，而第一N-型晶体管Mon1和第二N-型晶体管Mon2的宽长比(W/L)n1和(W/L)n2则分别为βn和(Y-βn)；请同时参考现有技术中图2的电路图，可以得知本发明的输出装置100的输出级晶体管面积和现有技术的输出级晶体管面积是一样的，即X和Y，因此，本发明输出装置100虽然使用更多的晶体管，但是经由适当设计本发明并不会增加芯片面积。另一方面，由于端点N1、N2、N3、N4上的电压电平V1、V2、V3、V4在输出装置100处于静态时会导通第一P-型晶体管Mop1及第一N-型晶体管Mon1，以及关闭第二P-型晶体管Mop2及第二N-型晶体管Mon2，故能减少静态耗电的情形。请同时参考图2所示的现有AB级放大器200的电路图，由于第一P-型晶体管Mop1的宽长比(W/L)p1小于现有技术中P-型晶体管Mop1的宽长比(W/L)1，以及第一N-型晶体管Mon1的宽长比(W/L)n1小于现有技术中N-型晶体管Mon1的宽长比(W/L)2，因此，本发明输出装置100处于静态时的直流电流小于现有技术。

[0026] 请同时参考图4和图5，图4是图3所示的输出装置100中输入信号Sin的波形图，而图5是图3所示的输出装置100中多个端点N3、N4的电压电平变化的示意图。当输入信号Sin的振幅介于范围Vag1之间时(曲线402)，端点N3的电压电平V3的变化不会低于Vp2(曲线502)，端点N4的电压电平V4的变化不会高于Vn2(曲线504)；因此，此时只有第一P-型晶体管Mop1及第一N-型晶体管Mon1导通，而第二P-型晶体管Mop2及第二N-型晶体管Mon2为关闭，因此第一P-型晶体管Mop1的电流会经由输出端点Nout对该下一级电路充电，而第一N-型晶体管Mon1的电流会经由输出端点Nout对该下一级电路放电。请注意，电压Vp2和Vn2分别为第二P-型晶体管Mop2及第二N-型晶体管Mon2的阈值电压(Threshold voltage)。当输入信号Sin的振幅超出Vag1的范围时(曲线404)，端点N3的电压电平V3的变化会出现低于Vp2(曲线506)的情形，而相对的端点N4的电压电平V4的变化会出现高于Vn2(曲线508)的情形；因此，在时段t1、t2、t3时，第一P-型晶体管Mop1与第二P-型晶体管Mop2会同时导通，而在时段t4、t5、t6时，第一N-型晶体管Mon1与第二N-型晶体管Mon2会同时导通。同理，第一P-型晶体管Mop1和第二P-型晶体管Mop2的电流在时段t1、t2、t3会经由输出端点Nout对该下一级电路充电，而第一N-型晶体管Mon1和第二N-型晶体管Mon2的电流在时段t4、t5、t6会经由输出端点Nout对该下一级电路放电。请同时参考图2所示的现有AB级放大器200的电路图，本发明输出装置100的第一与第二输出级1022、1024在时段t4、t5、t6时的最大驱动电流IN(max)是：

[0027] IN(max)＝0.5*Kn*βn*(V2)2+0.5*Kn*(Y-βn)*(V2-Io*Z)2(2)

[0028] 在上述方程式(2)中，若V2远大于Io*Z，则最大驱动电流IN(max)便近似为：

[0029] IN(max)～＝0.5*Kn*Y*(V2)2(3)

[0030] 在方程式(2)与(3)中，Kn为N-型晶体管导电参数。同理，经由上述教导，熟习此项技艺者亦可轻易地推导出本发明输出装置100的第一与第二输出级1022、1024在时段t1、t2、t3时的最大驱动电流IP(max)。

[0031] 由上述公式可以得知，本发明输出级的最大驱动电流IN(max)是和现有技术所提供的最大驱动电流是一样的，因此，本发明输出装置100不仅在静态时维持第一输出级1022处于比现有技术更省电的导通状态，以得到较高的抗噪声能力，而在输入信号Sin振幅增加时亦可以得到和现有技术同样的电流驱动能力。换句话说，本发明输出装置100对输出信号Sout的驱动电流是依据输入信号Sin的振幅来决定的，当输入信号Sin的振幅介于范围Vag1之间时，输出信号Sout的上升和下降是分别由第一P-型晶体管Mop1及第一N-型晶体管Mon1的电流来驱动；而当输入信号Sin的振幅超出Vag1的范围时，输出信号Sout的上升和下降是分别由第一P-型晶体管Mop1、第二P-型晶体管Mop2及第一N-型晶体管Mon1第二N-型晶体管Mon2的电流来驱动。

[0032] 请注意，本实施例的信号产生电路102中的第一、第二、第三阻抗元件R1、R2、R3亦可由其它型式的阻抗元件所实现，仍属本发明的范畴。

[0033] 以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。