本发明涉及到一种用于测试至少一个安装在控制装置上的计算单元(2，3)的方法，其中该控制装置具有装置接口，至少两个具有扫描链(4，5)的计算单元(2，3)。而且至少具有一个存储单元(6，7)，所述方法包括下列步骤：该控制装置接口用于载入用于测试第一计算单元(2)的第一测试数据，已经载入的第一测试数据存储在位于第二个计算单元(3)中的，第二计算单元(3)用于把第一计算单元(2)切换到测试模式，在测试模式中可以访问第一计算单元(2)中的第一扫描链(4)，第二计算单元(3)用于从第二存储单元(7)中读取第一测试数据，第二计算单元(3)用于通过第一计算单元(2)中的第一扫描链(4)转移已读出的第一测试数据，其中第一扫描链(4)切换为测试模式，由此给第一计算单元(2)提供测试结果数据，已提供的测试结果数据采用第二计算单元(3)进行可靠校验，为了给第一计算单元(2)提供测试结果数据。
1.一种用于测试安装在控制装置中的带计算单元(2，3)的至少一个微控制器的方法，其中该控制装置具有装置接口、至少两个具有扫描链(4，5)的计算单元(2，3)和至少两个存储单元(6，7)，所述方法包括下列步骤：a)借助于该控制装置接口载入第一测试数据用于第一计算单元(2)的测试；
b)把载入的第一测试数据储存到第二计算单元(3)的第二存储单元(7)中；
c)将该第一计算单元(2)切换到测试模式，在该模式下借助于第二计算单元(3)可以访问第一计算单元(2)的第一扫描链(4)；
d)借助于该第二计算单元(3)把第一测试数据从第二存储单元(7)中读出；
e)借助于该第二计算单元(3)，通过切换为测试模式的第一计算单元(2)中的第一扫描链(4)，转移已读出的第一测试数据，以为该第一计算单元(2)提供测试结果数据；
f)借助于该第二计算单元(3)对已提供的测试结果数据进行可靠性校验，以为该第一计算单元(2)提供测试结果数据，g)载入第二测试数据用于所述第二计算单元(3)的测试，其中，第二测试数据借助于所述控制装置接口载入，或者，存储于所述第二存储单元(7)中第一测试数据作为第二测试数据通过所述控制装置(1)的内部接口载入；
h)把载入的第二测试数据储存或者写入到所述第一计算单元(2)的第一存储单元(6)中；
i)借助于所述第一计算单元(2)把所述第二计算单元(3)切换到测试模式，在该模式下可以访问所述第二计算单元(3)中的第二扫描链(5)；
j)借助于所述第一计算单元(2)把第二测试数据从所述第一存储单元(6)中读出；
k)借助于所述第一计算单元(2)，通过切换为测试模式的所述第二计算单元(3)中的第二扫描链(5)，转移已读出的第二测试数据，以给所述第二计算单元(3)提供测试结果数据；且l)借助于第一计算单元(2)对已提供的测试结果数据进行可靠校验，由此为第二计算单元(3)提供测试结果。
2.根据权利要求1所述的方法，其特征在于，从所述第二存储单元(7)中读出的第一测试数据借助于所述第二计算单元(3)，通过第一专用接口(8)，并通过所述第一扫描链(4)进行转移，其中所述第二计算单元(3)中借助于该第一专用接口(8)与所述第一扫描链(4)连接在一起。
3.根据权利要求2所述的方法，其特征在于，所述第一专用接口(8)设计为移位寄存器或者ASC接口或者SPI接口。
4.根据权利要求2所述的方法，其特征在于，从第一存储单元(6)中读出的第一测试数据借助于第一计算单元(2)，通过第二专用接口(9)，并通过第二扫描链(5)进行转移，其中第一计算单元(2)借助于第二专用接口(9)与第二扫描链(5)联接在一起。
5.根据权利要求4所述的方法，其特征在于，所述第一专用接口(8)和/或所述第二专用接口(9)分别设计为移位寄存器或者ASC接口或者SPI接口。
6.根据权利要求1至5之一所述的方法，其特征在于，所述控制装置(1)设有时钟(10)用于提供预设时钟脉冲，而在应用所提供的时钟脉冲的情况下，为进行Path-Delay测试而使相应所读的测试数据通过各自的扫描链(4，5)进行转移。
7.根据权利要求6所述的方法，其特征在于，所述时钟(10)的时钟脉冲通过控制装置接口进行设置。
8.根据权利要求1至5之一所述的方法，其特征在于，所述控制装置接口设计为CAN总线或者Flex Ray总线或者K-Line总线或者LIN总线。
9.根据权利要求1至5之一所述的方法，其特征在于，相应的所给测试结果数据和/或相应的所给测试结果存储在所述第一计算单元(2)或者所述第二计算单元(3)的存储单元(6，7)的至少一个中，并/或借助控制装置接口用于输出。
10.根据权利要求1至5之一所述的方法，其特征在于，所述第一计算单元(2)和所述第二计算单元(3)集成于单个集成电路中，其中，该集成电路的、不属于所述第一计算单元(2)或者所述第二计算单元(3)的每一个Stuck-At路径都可以通过所述第一计算单元(2)或者所述第二计算单元(3)进行测试。
用于测试安装在控制装置中的至少一个计算单元的方法
技术领域
[0001] 本发明涉及到用于测试至少一个安装在控制装置中的计算单元的方法，其中尤其是安装在汽车上的控制装置。
[0002] 本发明的技术领域涉及到集成电路的测试，尤其是其中的计算单元。以下计算单元、计算器件、计算装置和数字核心是同义词而表示同样的意思。
背景技术
[0003] 集成电路或者计算单元或者运算单元在非封装状态下测试是熟知的。其中非封装状态的意思就是集成电路或者计算单元或者运算单元尚未安装到转向装置或类似装置上，尤其是控制装置。尤其是集成电路的半导体生产工厂要进行这种测试。例如，所谓的Stuck-At测试和Path-Delay测试就是为了该类测试。借助于Stuck-At测试例如可以测试到相应计算单元的扫描链或者扫描路径上的接通电源电压或者接地后信号的潜在短路。借助于Path-Delay测试例如可以测试到信号通过扫描链或者扫描路径时的时间延迟。关于Stuck-At测试和Path-Delay测试的详细说明见于EP 05488585 A2。
发明内容
[0004] 本发明中的用于测试至少一个安装在控制装置中的计算单元的方法与当前解决方案相比具有下列优点，计算单元在封装或者安装后的状态下尤其是在闭合的控制装置里也可以进行测试。由此根据本发明，控制装置的一个或者多个计算单元(该控制装置例如封装在汽车的任意位置上)都是可以进行测试的。根据本发明，尤其是可以在封装了的控制装置中进行Stuck-At测试和Path-Delay测试。
[0005] 通过根据本发明的方法，可以确保控制装置及其计算单元在如同在相应的半导体工厂以同样的方式和方法(由此具有相同类似的好的测试覆盖层)压制和使用后仍然可以进行测试。尤其是由此产生了更好在磁场回程状态下的分析能力。尤其是大大提高由半导体工厂在非封装状况下发现的确定的缺陷在封装状态下不被发现的概率。
[0006] 基于本发明的思想主要包括：提供具有下述步骤的用于测试至少一个安装在控制装置上的计算单元的方法，其中该控制装置包含控制装置接口，至少两个计算单元，每个计算单元各自具有一个扫描链(或者与内部扫描链连接在一起的电路起始端)，而且还至少包含一个存储单元。步骤包括：
[0007] -借助于控制装置接口载入第一测试数据用于第一计算单元的测试；
[0008] -把载入的第一测试数据储存到第二计算单元的第二存储单元；
[0009] -将第一计算单元切换到测试模式，在该模式下借助于第二计算单元可以访问第一计算单元的扫描链；
[0010] -借助于第二计算单元把第一测试数据从第二存储单元中读出；
[0011] -为了给第一计算单元提供测试结果数据，借助于第二计算单元，通过切换为测试模式的第一计算单元中的第一扫描链，转移已读出的第一测试数据；
[0012] -借助于第二计算单元对所提供的测试结果数据进行可靠校验，以为第一计算单元提供测试结果数据。
[0013] 从属权利要求中给出了根据权利要求1的用于测试至少一个安装在控制装置中的计算单元的方法的有利的优化和改型。
[0014] 根据本发明的有利的优化，从第二存储单元中读出的测试数据借助于第二计算单元，通过第一专用接口，并通过第一扫描链进行转移，其中，第二计算单元借助于该接口与第一扫描链联接在一起。
[0015] 根据本发明的有利的优化，基于本发明的方法还包括以下步骤：
[0016] -载入第二测试数据用于第二计算单元的测试，其中，第二测试数据借助于控制装置接口载入，或者存储于第二存储单元中第一测试数据作为第二测试数据通过控制装置的内部接口载入；
[0017] -把载入的第二测试数据储存到第一计算单元的第一存储单元；
[0018] -将第二计算单元切换到测试模式，在该模式下借助于第一计算单元可以访问第二计算单元的扫描链；
[0019] -借助于第一计算单元把第二测试数据从第一存储单元中读出；
[0020] -为了给第二计算单元提供测试结果数据，借助于第一计算单元，通过切换为测试模式的第二计算单元中的第二扫描链，转移已读出的第二测试数据；且
[0021] -借助于第一计算单元对已提供的测试结果数据进行可靠校验，由此为第二计算单元提供测试结果数据。
[0022] 根据进一步的有利的优化，从第一存储单元中读出的第二测试数据借助于第一计算单元，通过第二专用接口，并通过第二扫描链进行转移，其中借助于该接口第一计算单元与第二扫描链连接在一起。
[0023] 根据进一步的有利的优化，该控制装置具有时钟用于提供预设时钟脉冲而通过各自的扫描链进行的分别读出的测试数据的转移用于在提供的时钟脉冲下进行Path-Delay测试。
[0024] 根据本发明的有利的改型，第一专用接口和/或第二专用接口分别设计为移位寄存器或者ASC接口或者SPI接口。
[0025] 根据进一步的有利的改型，控制装置接口设计为CAN总线或者Flex Ray总线或者K-Line总线。
[0026] 根据进一步的有利的改型，各自提供的测试结果数据和/或测试结果存储在第一计算单元或者第二计算单元中的至少一个存储单元中，和/或通过控制装置接口用于数据输出。
[0027] 根据进一步的有利的改型，时钟的时钟脉冲通过控制装置接口进行设置。
[0028] 根据进一步的有利的优化，第一计算单元和第二计算单元集成于单个集成电路中，其中，该集成电路的每一个Stuck-At路径都可以通过第一计算单元或者第二计算单元测试，该集成电路不属于第一计算单元或者第二计算单元。
附图说明
[0029] 本发明的实施实例见于附图中且在下述说明中进一步阐明。
[0030] 其中：
[0031] 图1显示了基于该发明的方法的第一的示意性流程图；
[0032] 图2显示了基于该发明的方法的第二实施实例的示意性流程图；且[0033] 图3显示了控制装置的实施实例的示意图，该控制装置借助于基于本发明的方法进行测试。
具体实施方式
[0034] 在附图中，同样的参考符号表示同样的功能或组成部分。
[0035] 在图1中显示了基于本发明的第一实施实例的示意性流程图。基于本发明的用于测试至少一个安装在控制装置中的微控制器的方法含有下列方法步骤a)到f)，其中该微控制器包含两个计算单元2，3。其中该控制装置包括控制装置接口、至少一个计算单元2，3、至少一个存储单元6，7，两个计算单元2，3各自都包括扫描链4，5及扫描链4，5的区域。
[0036] 方法步骤a：
[0037] 借助于控制装置接口，载入第一测试数据用于第一计算单元2的测试。控制装置接口优选地设计成CAN总线或者Flex Ray总线或者K-Line总线。测试数据是特定建模的测试矢量，该矢量在半导体工厂相应的计算单元的电路综合中产生或者形成。测试数据优选地用于半导体工厂的扫描模式。
[0038] 方法步骤b：
[0039] 第一测试数据储存或者载入到第二计算单元3的第二存储单元7中。
[0040] 方法步骤c：
[0041] 借助于第二计算单元3把第一计算单元2切换到测试模式。在该模式下可以访问第一计算单元2中的第一扫描链4或者第一扫描链4的区域，也就是说，例如借助于第二计算单元3可以访问第一扫描链4。
[0042] 方法步骤d：
[0043] 借助于第二计算单元3把第一测试数据从第二存储单元7中读出。
[0044] 方法步骤e：
[0045] 为了给第一计算单元2提供测试结果数据，借助于第二计算单元3，通过切换为测试模式的第一计算单元2中的第一扫描链4，转移已读出的第一测试数据。优选地把从第二存储单元7中读出的第一测试数据借助于第二计算单元3，通过第一专用接口8，并通过第一扫描链4进行转移，其中第二计算单元3借助于该第一专用接口8与第一扫描链4连接在一起。特别地，第一专用接口8设计为移位寄存器或者ASC接口或者SPI接口。
[0046] 方法步骤f：
[0047] 借助于第二计算单元3对已提供的测试结果数据进行可靠校验，由此为第一计算单元2提供测试结果数据。特别地，把已提供的测试结果与所期望的测试结果进行比较。测试结果可以特别表明对于第一扫描链4是否有错误而特别是是否存在Stuck-At-错误。优选地把用于第一计算单元2的所给测试结果数据和/或所给测试结果存储在存储单元、尤其是第二存储单元7中。可选地，用于第一计算单元2的所给测试结果数据和/或所给测试结果也可以借助于任意的分析装置通过控制装置接口用来输出。
[0048] 在图2中显示了基于本发明的第二实施实例的示意性流程图。根据图2第二实施实例包括图1所示的第一实施实例中的方法步骤a)到f)以及下列方法步骤g)到l)。图2所示的第二实施实例提供了一种测试方法，在该测试方法中第一计算单元2借助于第二计算单元3进行测试而第二计算单元3借助于第一计算单元2进行测试。
[0049] 图2所示的方法步骤a)到f)相当于图1所示的方法步骤a)到f)。图2所示的第二实施实例以方法步骤g)连接在图1所示的第一实施实例中方法步骤f)之后。
[0050] 方法步骤g)：
[0051] 载入第二测试数据用于第二计算单元3的测试，其中，第二测试数据借助于控制装置接口载入，或者存储于第二存储单元7中第一测试数据作为第二测试数据通过控制装置1的内部接口载入。例如，该内部接口可以设计为控制装置的总线系统。
[0052] 方法步骤h)：
[0053] 把载入的第二测试数据储存或者写入到第一计算单元2的第一存储单元6中。
[0054] 方法步骤i)：
[0055] 第二计算单元3借助于第一计算单元2切换到测试模式，在该模式下可以访问第二计算单元3中的第二扫描链5。尤其是在该模式下第一计算单元2可以访问第二计算单元3中的第二扫描链5。
[0056] 方法步骤j)：
[0057] 借助于第一计算单元2把第二测试数据从第一存储单元6中读出。
[0058] 方法步骤k)：
[0059] 为了给第二计算单元3提供测试结果数据，借助于第一计算单元2，通过切换为测试模式的第二计算单元3中的第二扫描链5，转移已读出的第二测试数据。优选地把从第一存储单元6中读出的第二测试数据借助于第一计算单元2，通过第二专用接口9，并通过第二扫描链5进行转移。第二专用接口9把第一计算单元2与第二扫描链5联接在一起。特别地，该接口设计为移位寄存器或者ASC接口或者SPI接口。
[0060] 方法步骤1)：
[0061] 借助于第一计算单元2对已提供的测试结果数据进行可靠校验，以为第二计算单元3提供测试结果数据。在可靠校验过程中已提供的测试结果数据与期望测试结果数据相比较，其中期望测试结果数据依赖于第二测试数据。优选地，用于第二计算单元3的所给测试结果数据和/或所给测试结果存储在控制装置1的存储单元6，7中的至少一个中，尤其是储存在第一存储单元6中。可选地，用于第二计算单元3的所给测试结果数据和/或所给测试结果也可以借助于任意的分析装置通过控制装置接口用来输出。
[0062] 优选地，不但在图1所示的第一实施实例中而且在图2所示的第二实施实例中，控制装置1设有时钟10用于提供预设时钟脉冲。因此，分别读出的测试数据通过各自的扫描链4，5按时钟脉冲转移。由此，在所提供的时钟脉冲下进行Path-Delay测试是可能的。在Path-Delay测试中，特别是在直通(Durchschieben)中的延迟时间通过相应扫描链或者相应扫描路径的单独单元进行测试。优选地，时钟10的时钟脉冲通过控制装置接口进行调节。除此之外，可例如把分析装置连接在控制装置接口上，由此可以对时钟10的时钟脉冲进行设置。特别是按照图1和图2所示的两个实施实例，第一计算单元2和第二计算单元3可以连接在单个集成电路中，其中，该集成电路的每一个Stuck-At路径或者Stuck-At链都可以通过第一计算单元2或者第二计算单元3进行测试，该集成电路不属于第一计算单元或者第二计算单元。
[0063] 图3显示了微控制器1的实施实例的示意图，该微控制器借助于基于该发明的方法进行测试，如上所述。参考符号1特别表示微控制器的硅晶面。微控制器1包括具有第一存储单元6的第一计算单元2和具有第二存储单元7的第二计算单元3。此外，该控制装置1还包括控制装置接口(未标示)，第一时钟10和第二时钟11。第一时钟10专门为Path-Delay测试提供时钟脉冲。第二时钟11例如用于为第一计算单元2和/或第二计算单元3提供时钟脉冲。参考符号4和5表示硅晶面上第一扫描链4的区域和第二扫描链5的区域。第二计算单元3借助于第一专用接口8可以访问第一扫描链4的区域。第一计算单元2借助于第二专用接口9可以访问第二扫描链5的区域。专用接口8，9专门分别设计成移位寄存器。
[0064] 虽然上面所述发明是根据有利实施实例描述的，但是该发明并不局限于此，而是可以以多种方式进行修改。例如借助于基于本发明的方法进行测试的控制装置中的待测计算单元的数目就是如此，该数目就不会局限于2。借助于基于本发明的方法，可以测试具有任意数目的计算单元的控制装置。其它的设计模式是把测试矢量分配在共同的存储器中。此外，测试数据不存储在硅片里面，而是说输入数据和输出数据可以通过用于每个计算单元的分开的控制装置接口载入而且向外发送——这种做法也是可能的。
