供电装置

摘要

一种供电装置，应用于具有非易失性内存以及提供电源予该非易失性内存的供电电路的电子装置中，包括：用以提供该非易失性内存的电源释放路径的耗电单元；具有分别与该供电电路、该非易失性内存、及与该耗电单元电性连接的控制单元，该控制单元具有第一连接端、切换端、及第二连接端，用以通过该切换端选择性地与该第一连接端或该第二连接端电性连接，并于电性连接该切换端与该第一连接端时，切断该耗电单元与该非易失性内存之间的电源释放路径，以供该非易失性内存正常运行，且于电性连接该切换端与该第二连接端时，接通该耗电单元与该非易失性内存之间的电源释放路径，以通过该耗电单元对该非易失性内存执行放电作业，从而解决现有技术的缺陷。

权利要求

1.一种供电装置，应用于电子装置的非易失性内存的供电，该非易失性内存至少包括一电源接收端，该供电装置包括：供电电路，具有第一电源输入端、电源输出端及电性连接于该第一电源输入端的第一供电单元；

控制单元，具有第一连接端、第二连接端及切换端，其中，该第一连接端电性连接于该供电电路的电源输出端，该切换端连接于该非易失性内存的电源接收端且用以切换该电源接收端与该第一连接端或该第二连接端的电性连接；以及耗电单元，其一端电性连接于该控制单元的第二连接端，其另一端接地。

2.根据权利要求1所述的供电装置，其中，该供电电路还包括：第二电源输入端；

第二供电单元，电性连接于该第二电源输入端；以及

切换单元，其一端电性连接于该第一电源输入端，其另一端同时电性连接于该电源输出端与该第二电源输入端。

3.根据权利要求2所述的供电装置，其中，该第一供电单元为电池，该第二供电单元为系统电源。

4.根据权利要求2所述的供电装置，其中，该第二供电单元的电压高于该第一供电单元的电压，且该切换单元为二极管，其阳极电性连接于该第一供电单元的第一电源输入端，其阴极同时电性连接于该电源输出端与该第二供电单元的第二电源输入端，当该第二供电单元未供电时，该二极管导通，由该第一供电单元供电，当该第二供电单元供电时，该二极管截止，由该第二供电单元供电。

5.根据权利要求1所述的供电装置，其中，该耗电单元为电阻。

6.根据权利要求1所述的供电装置，其中，该控制单元的切换端为一选择开关。

7.根据权利要求6所述的供电装置，其中，该选择开关设置于该电子装置的外壳。

8.根据权利要求1所述的供电装置，还包括一第一抗扰模块，其一端电性连接于该控制单元的第一连接端，其另一端电性接地，用以防止该控制模块的切换端切换瞬间所产生的干扰。

9.根据权利要求8所述的供电装置，其中，该抗扰模块为一电容。

10.根据权利要求2所述的供电装置，还包括一第二抗扰模块，其一端电性连接于供电电路的电源输出端，其另一端电性接地，用以防止供电噪声干扰，以及该第一供电单元和该第二供电单元切换时的电源抖动。

11.根据权利要求10所述的供电装置，其中，该第二抗扰模块包括：第二电容，其一端电性连接于供电电路的电源输出端，其另一端电性接地，用以提供高频滤波；

第三电容，其一端电性连接于供电电路的电源输出端，其另一端电性接地，用以提供低频滤波及储能。

12.根据权利要求1所述的供电装置，其中，该非易失性内存为互补金属氧化物半导体、以及非易失性随机存取内存的其中一者。

说明书

供电装置

技术领域

[0001] 本发明涉及一种电源控制技术，更详而言之，涉及一种应用于电子装置的非易失性内存的供电的供电装置。

背景技术

[0002] 大多数例如个人电脑、服务器等电子装置内部均配置有非易失性内存，例如互补金属氧化物半导体(Complementary Metal-OxideSemiconductor；CMOS)、以及非易失性随机存取内存(Non-VolatileRandom Access Memory；NVRAM)等，该非易失性内存用以储存与该电子装置运行息息相关的例如硬盘配置信息、BIOS设置参数等重要信息，故，需时刻供应工作电源予该非易失性内存，以确保非易失性内存保存的信息不丢失。

[0003] 请参阅图1，是显示该非易失性内存的工作电源供电电路示意图。如图所示，该供电电路1包括：接置一电池的第一供电单元11，以提供3伏特(V)的第一工作电源予该非易失性内存3；接置一系统电源的第二供电单元13，以于接置该系统电源后提供3.3V的第二工作电源予该非易失性内存3；以及分别电性连接该第一及第二供电单元11、13的切换单元(该供电电路1采用二极管)15。具体而言，如图1所示，该二极管15的阳极(anode)与该第一供电单元11电性连接，其阴极(cathode)与该第二供电单元13电性连接，以于该第二供电单元13未接置该系统电源而输出低电位(0V)电源信号时，由于该第一供电单元11提供该3V的第一工作电源，使得该二极管15导通，进而接通该第一供电单元11与该非易失性内存3之间的电源传输路径，以由该第一供电单元11供电；并于该第二供电单元13接置该系统电源而输出高电位(3.3V)电源信号时，使得该二极管15的阴极端电位(电位为3.3V)比阳极端电位(电位为3V)高，而令该二极管15截止，此时，则通过该二极管15使该非易失性内存3的电源供应端由该第一供电单元11切换为该第二供电单元13，由此以实现即使该电子装置未接置系统电源，亦可通过内部配置的电池供电，而一旦该电子装置接置系统电源后，即可截断该内部配置电池的电量供应，以相应节省该电池的电量损耗。

[0004] 但是，有时候，为排除该电子装置的系统故障或因遗忘上述非易失性内存密码而需重置密码等原因，需对上述非易失性内存3进行信息清除，则必须对上述非易失性内存3进行放电作业。结合上述供电电路1的工作原理，当欲对该非易失性内存3进行放电，需首先关机并切断电源，以使该第二供电单元13断开与系统电源的电性连接，接着，卸除该电子装置的机箱盖体，自该电子装置主机板上卸下该内部配置电池，此时，该非易失性内存
3无任何电源供应，可通过自然耗电方式完成该非易失性内存3放电作业，由此清除非易失性内存3的信息。

[0005] 但是，通过上述方式进行非易失性内存放电方式，操作上比较繁琐，特别是随着电子器件小型化的发展，主机板上元件密集度提升，则电池放置空间亦变得愈来愈小，如此，欲自该主机板卸除电池，亦显得愈来愈困难。此外，由于采用自然耗电方式，此放电的速度则取决于该非易失性内存内部芯片元件的配置，一般放电速度比较缓慢，且该非易失性内存有不同类型，相应地，内部芯片元件的配置亦有所不同，如此，造成放电时间亦有所不同，导致使用者无法准确了解放电时间，若在该非易失性内存放电未完全时即重新开机，则可能因该非易失性内存中信息未清除干净而造成系统开机错误的情况发生。

[0006] 综上所述，如何提出一种易于操作的供电装置，实为目前亟欲解决的技术问题。

发明内容

[0007] 鉴于上述现有技术的缺点，本发明的主要目的在于提供一种易于操作的供电装置。

[0008] 本发明的另一目的在于提供一种供电装置，其应用于非易失性内存中，以加快非易失性内存的放电速度。

[0009] 为达到上述目的及其它目的，本发明提供一种应用于电子装置的非易失性内存的供电的供电装置，且该非易失性内存至少包括一电源接收端，该供电装置包括：供电电路，具有第一电源输入端、电源输出端及电性连接于该第一电源输入端的第一供电单元；控制单元，具有第一连接端、第二连接端及切换端，其中，该第一连接端电性连接于该供电电路的电源输出端，该切换端连接于该非易失性内存的电源接收端且用以切换该电源接收端与该第一连接端或该第二连接端的电性连接；以及耗电单元，其一端电性连接于该控制单元的第二连接端，其另一端电性接地。

[0010] 该供电电路还包括：第二电源输入端；第二供电装置，电性连接于该第二电源输入端；以及切换单元，其一端电性连接于该第一电源输入端，其另一端同时电性连接于该电源输出端与该第二电源输入端。

[0011] 其中，该第二供电单元的电压高于该第一供电单元的电压，且该切换单元为二极管，该二极管的阳极(anode)电性连接该第一供电单元，该二极管的阴极(cathode)电性连接该第二供电单元。

[0012] 此外，于本发明的供电装置中，该耗电单元为电阻。该控制单元的切换端为选择开关(Switch)，以供选择接通该非易失性内存与该供电电路或该耗电单元之间的电性连接关系。较佳地，该选择开关设置于该电子装置外侧，以便于使用者操作。

[0013] 又，本发明的供电装置还包括电性连接于该供电电路与该接地端之间的第一抗扰模块，用以消除该开关模块切换瞬间产生的干扰。较佳地，该抗扰模块为电容。

[0014] 再者，本发明的供电装置还包括第二抗扰模块一端电性连接于供电电路的电源输出端，其另一端接地，用以防止供电噪声干扰，以及该第一供电单元和该第二供电单元切换时的电源抖动。较佳地，该第二抗扰模块还包括：第二电容，其一端电性连接于供电电路的电源输出端，其另一端电性接地，用以提供高频滤波；第三电容，其一端电性连接于供电电路的电源输出端，其另一端电性接地，用以提供低频滤波及储能。

[0015] 相比于现有技术，本发明的供电装置主要是于现有供电电路与非易失性内存之间增加耗电模块以及控制单元，以于通过该控制单元接通该供电电路与该非易失性内存之间的电源输入路径时，切断该耗电单元与该非易失性内存之间的电源释放路径，以供该非易失性内存正常运行，此时的运行模式与现有供电电路供电模式相同；并于通过该控制单元切断该供电电路与该非易失性内存之间的电源输入路径时，接通该耗电单元与该非易失性内存之间的电源释放路径，以通过该耗电单元对该非易失性内存进行放电作业，此时，即可避免现有技术需切断电源并拆下电池，甚至需要等待该非易失性内存内部芯片单元慢慢消耗电源以放电彻底的繁琐过程；再者，由于本发明的供电装置提供一耗电单元直接电性连接该非易失性内存执行放电作业，相对于现有技术通过该非易失性内存内部复杂的芯片单元进行自然耗电的方式，可相对加快该非易失性内存的放电速度，且易于掌控该放电速度。

附图说明

[0016] 图1是显示现有供电电路应用于非易失性内存的电路示意图；

[0017] 图2是显示本发明的供电装置的一实施例应用于非易失性内存的配置示意图；

[0018] 图3A是显示本发明的供电装置的一实施例应用于非易失性内存的一具体实施电路状态示意图；以及

[0019] 图3B是显示本发明的供电装置的一实施例应用于非易失性内存的另一具体实施电路状态示意图。

[0020] 图4是显示本发明的供电装置的另一实施例应用于非易失性内存的配置示意图；

[0021] 图5A是显示本发明的供电装置的另一实施例应用于非易失性内存的一具体实施电路状态示意图；以及

[0022] 图5B是显示本发明的供电装置的另一实施例应用于非易失性内存的另一具体实施电路状态示意图。

[0023] 主要元件符号说明：

[0024] 1，1’供电电路

[0025] 11，11’第一供电单元

[0026] 13，13’第二供电单元

[0027] 15，15’切换单元

[0028] 2供电装置

[0029] 21耗电单元

[0030] 211接地端

[0031] 23控制单元

[0032] 231第一连接端

[0033] 233切换端

[0034] 235第二连接端

[0035] 25第一抗扰模块

[0036] 251第一电容

[0037] 26第二抗扰模块

[0038] 261第二电容

[0039] 262第三电容

[0040] 3非易失性内存

[0041] a电源输出端

[0042] b电源接收端

[0043] c第一电源输入端

[0044] d第二电源输入端

[0045] I1、I2、I1’、I2’箭头方向

具体实施方式

[0046] 以下通过特定的具体实例说明本发明的实施方式，本领域的技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

[0047] 请参阅图2，是显示本发明的供电装置的一实施例应用于非易失性内存的配置示意图。如图所示，本发明的供电装置2是应用于具有非易失性内存3以及供电电路1’的诸如个人电脑、或服务器等电子装置中，该非易失性内存3为配置于该电子装置中的例如为互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor；CMOS)、或非易失性随机存取内存(Non-Volatile Random Access Memory；NVRAM)等单元。该供电电路1’是用以提供工作电源予该非易失性内存3，更详而言之，，本发明的供电装置2包括供电电路1’、耗电单元21以及控制单元23。以下将一并配合图3A及图3B对本发明的供电装置2的上述各对象进行详细的说明。

[0048] 该供电电路1’包括、电源输出端a、第一电源输入端c以及第一供电单元11’，其中第一供电单元，电性连接于该第一电源输入端c，该第一供电单元11’接置一电池，以提供第一工作电源(于本实施例中，该第一工作电源为3V)予该储存单元3。由于该供电电路1’的供电原理为业界熟知的技术，于此不再详述。

[0049] 该耗电单元21电性连接一接地端211，用以提供该非易失性内存3的电源释放路径。较佳地，该耗电单元21为电阻，而该电阻阻值的大小可决定该非易失性内存3的放电速度，亦即，电阻阻值越小，放电速度越快，放电时间越短，故，使用者可依据实际电路配置中该电阻21的阻值大小，以获悉该放电过程所需花费的时间，以避免现有技术中因放电时间无法掌控，易造成放电不彻底而引起系统开机错误的缺陷。于本实施例中，如图3A所示，该耗电单元21是由二固定电阻并联而达成的，但不以此为限，凡可达成欲配置的阻值的电阻配置，均属本发明的应用范畴。于其它实施例中，该耗电单元21亦可为可调电阻，以供通过调节该电阻阻值以调节该放电速度，使得该非易失性内存3的放电速度易于掌控。

[0050] 该控制单元23具有分别与该供电电路1’、该非易失性内存3、及该耗电单元21电性连接的第一连接端231、切换端233、及第二连接端235，并提供通过该切换端233选择性地与该第一连接端231或该第二连接端235电性连接，从而相应接通或切断该供电电路1’所提供的电源传输至该非易失性内存3的电源输入路径。其中，该控制单元23的第一连接端231电性连接该供电电路1’的电源输出端a(如图3A及图3B所示)，以接收经由该供电电路1’的第一工作电源。此外，具体而言，该控制单元23的切换端233为选择开关(Switch)，以供选择电性连接该第一连接端231或该第二连接端235，从而相应接通该非易失性内存3与该供电电路1’或该耗电单元21之间的电性连接关系，当通过该切换端233接通该第一连接端231(亦即，相应接通该供电电路1’至该非易失性内存3的电源输入路径)的同时，则断开该选择开关233与该第二连接端235(亦即，切断该耗电单元21与该非易失性内存3之间的电源释放路径)，此时，该供电装置2的电流流向如图3A所示的箭头方向I1，以供该非易失性内存3正常运行；并通过该切换端233接通该第二连接端235(亦即，相应接通该耗电单元21与该非易失性内存3之间的电源释放路径)的同时，则断开该切换端233与该第一连接端231(亦即，切断该供电电路1’至该非易失性内存3的电源输入路径)，此时，该供电装置2的电流流向如图3B所示的箭头方向I2，以通过该耗电单元21对该非易失性内存3执行放电作业。较佳地，该例如为选择开关的切换端233设置于该电子装置外侧，以便于使用者操作。由此，当该电子装置出现系统故障或因遗忘该非易失性内存3密码而需重置密码等因素，需对上述非易失性内存3进行放电作业，以清除该非易失性内存3储存的信息时，只需拨动该控制单元23接通该切换端233与该第二连接端235(亦即，接通该耗电单元21与该非易失性内存3之间的电源释放路径)，此时，切断该供电电路1’至该非易失性内存3的电源输入路径，如此，无需拔下电源并拆下电池，即可完成该非易失性内存3放电作业。

[0051] 此外，本发明还提供一电性连接于该供电电路1’与该接地端211之间的第一抗扰模块25，于本实施例中，该第一抗扰模块25电性连接于该供电电路1’的电源输出端a与该接地端211之间，用以消除该控制单元23切换瞬间产生的干扰，从而使得该供电装置更加稳定可靠。较佳地，该第一抗扰模块25为第一电容251。

[0052] 请参阅图4，是显示本发明的供电装置的另一实施例应用于非易失性内存的配置示意图。如图所示，本发明的供电装置2包括供电电路1’、耗电单元21、控制单元23、第一抗扰模块25以及第二抗扰模块26。与前述实施例不同处在于：该供电电路1’是由电源输出端a、第一电源输入端c、第二电源输入端d、电性连接于该第一电源输入端c的第一供电单元11’、电性连接于该第二电源输入端d的第二供电单元13’以及切换单元15’构成。其中该第一供电单元11’接置一电池，以提供第一工作电源(于本实施例中，该第一工作电源为3V)予该非易失性内存3；该第二供电单元13’接置一系统电源，以于接置该系统电源后提供第二工作电源(于本实施例中，该第二工作电源为3.3V)予该非易失性内存3；该切换单元15’一端电性连接于该第一电源输入端c，另一端同时电性连接于该电源输出端a与该第二电源输入端d，以于该第二供电单元13’未接置该系统电源时，由该第一供电单元11’提供该第一工作电源予该非易失性内存3，并于该第二供电单元13’接置该系统电源时，切换为该第二供电单元13’提供该第二工作电源予该非易失性内存3，由此，无论该电子装置有无接置系统电源，均确保有工作电源提供予该非易失性内存3，以供该非易失性内存3正常运行，此外，该切换单元15’与该第二供电单元13’连接处形成一电源输出端a。于本实施例中，该第二供电单元的电压高于该第一供电单元的电压，且该切换单元15’为二极管，其阳极电性连接于该第一供电单元11’的第一电源输入端c，其阴极同时电性连接于该电源输出端a与该第二供电单元13’的第二电源输入端d，当该第二供电单元13’未供电时，该二极管导通，由该第一供电单元11’供电，当该第二供电单元13’供电时，该二极管截止，由该第二供电单元13’供电。

[0053] 承上述，该控制单元23的第一连接端231电性连接该供电电路1’的电源输出端a(如图5A及图5B所示)，以接收经由该供电电路1’的第一工作电源及第二工作电源。具体而言，该控制单元23的切换端233亦选择电性连接该第一连接端231或该第二连接端235，从而相应接通该非易失性内存3与该供电电路1’或该耗电单元21之间的电性连接关系，当通过该切换端233接通该第一连接端231(亦即，相应接通该供电电路1’至该非易失性内存3的电源输入路径)的同时，则断开该切换端233与该第二连接端235(亦即，切断该耗电单元21与该非易失性内存3之间的电源释放路径)，此时，该供电装置2的电流流向如图5A所示的箭头方向I1’，以供该非易失性内存3正常运行；通过该切换端233接通该第二连接端235(亦即，相应接通该耗电单元21与该非易失性内存3之间的电源释放路径)的同时，则断开该切换端233与该第一连接端231(亦即，切断该供电电路1’至该非易失性内存3的电源输入路径)，此时，该供电装置2的电流流向如图5B所示的箭头方向I2’，以通过该耗电单元21对该非易失性内存3执行放电作业。

[0054] 另外值得一提的是，该第二抗扰模块26一端电性连接于供电电路1’的电源输出端a，其另一端接地，用以防止供电噪声干扰，以及该第一供电单元11’和该第二供电单元13’切换时的电源抖动。较佳地，该第二抗扰模块26还包括：第二电容261，其一端电性连接于供电电路1’的电源输出端a，其另一端电性接地，用以提供高频滤波；第三电容262，其一端电性连接于供电电路1’的电源输出端a，其另一端电性接地，用以提供低频滤波及储能。

[0055] 承上所述，本发明的供电装置是于现有供电电路与非易失性内存之间增加耗电单元以及控制单元，以于通过该控制单元接通该供电电路与该非易失性内存之间的电源输入路径的同时，切断该耗电单元与该非易失性内存之间的电源释放路径，以供该非易失性内存正常运行，此时的运行模式是与现有供电电路供电模式相同；并于切断该供电电路与该非易失性内存之间的电源输入路径的同时，可相应接通该放电模块与该非易失性内存之间的电源释放路径，以通过该放电模块对该非易失性内存进行放电作业，进行大大简化了放电操作程序，而有效避免现有技术需切断电源并拆下电池，甚至需要等待该非易失性内存内部芯片单元慢慢消耗以放电彻底的繁琐过程；此外，由于本发明的供电装置提供一耗电单元直接电性连接该非易失性内存执行放电作业，相对于现有技术通过该非易失性内存内部复杂的芯片单元进行自然耗电的方式，可相对加快该非易失性内存的放电速度，且易于掌控该放电速度。

[0056] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。