成膜方法

摘要

公开了一种仅通过等离子体溅射在例如半导体晶片W的处理对象的表面中所设置的凹部中嵌入金属的技术。作为典型实例，金属为铜。作为典型实例，凹部具有直径或宽度为100nm或更小的微细孔或沟。使成膜步骤和扩散步骤交替执行多次。成膜步骤在凹部中沉积少量金属膜。扩散步骤使沉积的金属膜朝向凹部的底部移动。在成膜步骤中，将对用于支持晶片W的载置台施加的偏置电能设定到一定的值，以保证在晶片W的表面上，由于金属粒子的吸入而产生的金属沉积速率基本上等于由等离子体进行的溅射蚀刻的速率。在扩散步骤中，将晶片W保持在允许发生沉积在凹部中的金属膜的表面扩散的温度。

权利要求

1.一种成膜方法，包括：

将处理对象放置在设置于处理容器中的载置台上的步骤，所述处理对象具有表面和开口在所述表面中的凹部；

成膜步骤，包括通过在所述处理容器中生成等离子体并由所述等离子体溅射设置于所述处理容器中的金属目标而在所述处理容器中生成金属粒子的步骤，和对所述载置台施加偏置电能以将所述金属粒子吸入所述凹部中并将所述金属粒子沉积在所述凹部中从而由金属嵌埋所述凹部的步骤，其中，所述成膜步骤在以下条件下执行，即，将所述偏置电能设置成使得在所述处理对象的表面上，作为由所述金属粒子的吸入产生的金属沉积速率的沉积速率等于作为由所述等离子体产生的溅射蚀刻的速率的蚀刻速率；

扩散步骤，将所述处理对象保持在使得在没有金属粒子从所述金属目标生成的条件下在沉积在所述凹部中的金属膜中发生表面扩散的温度下，从而使构成所述金属膜的金属原子朝向所述凹部的底部移动；以及交替地且多次重复地执行所述成膜步骤和所述扩散步骤的步骤。

2.如权利要求1所述的方法，其中所述偏置电能具有保证在执行所述成膜方法之前已形成在所述凹部的表面上的基层不被蚀刻的等级。

3.如权利要求1所述的方法，其中所述扩散步骤中的所述温度低于发生构成所述金属膜的所述金属原子的体扩散的任何温度。

4.如权利要求1所述的方法，其中，在所述扩散步骤中，所述处理对象由等离子体与所述处理对象的碰撞所生成的碰撞能量加热。

5.如权利要求1所述的方法，其中所述扩散步骤在执行所述成膜步骤的所述处理容器中执行。

6.如权利要求1所述的方法，其中所述凹部包括具有100nm或更小的宽度的槽，或者具有100nm或更小的直径的孔。

7.如权利要求1所述的方法，其中在各所述成膜步骤中形成的所述金属膜的厚度为5nm或更小。

8.如权利要求1所述的方法，其中所述凹部包括用于布线的槽或者用于布线的孔。

9.如权利要求1所述的方法，其中所述金属膜由铜或铜合金制成。

10.如权利要求9所述的方法，其中所述扩散步骤中的所述温度在200℃至400℃的范围内。

11.如权利要求1所述的方法，

其中所述凹部具有相对较小的下部空间和相对较大的上部空间，所述方法还包括在通过重复执行所述成膜步骤和所述扩散步骤由所述金属膜嵌埋所述下部空间后，由镀层嵌埋所述上部空间的镀覆步骤。

12.如权利要求1所述的方法，其中：

所述凹部具有相对较小的下部空间和相对较大的上部空间，并且通过重复执行所述成膜步骤和所述扩散步骤由所述金属膜嵌埋所述下部空间和所述上部空间。

说明书

技术领域

本发明涉及通过等离子体溅射在半导体晶片等处理对象的表面形成的微细凹部中嵌入金属膜的技术。

背景技术

为了制造半导体器件，一般地，对半导体晶片重复地执行成膜处理和图案蚀刻处理等各种处理。响应于对半导体器件更高的集成化和小型化的需求，线宽和孔径已越来越微细化。结果，需要减小布线材料和嵌入材料的电阻。因此，存在使用具有较小电阻并且比较便宜的铜作为布线材料和嵌入材料的趋势。当铜被用作布线材料和嵌入材料时，钽(Ta)金属和/或氮化钽(TaN)薄膜被用作阻挡层。
为了在晶片表面形成的凹部中嵌入铜，一般地，通过使用等离子体溅射装置在包括凹部的内表面的晶片的整个表面上形成由铜膜制成的薄的种膜。随后，对包括凹部的内表面的晶片的整个表面执行镀铜处理以将薄膜完全嵌入凹部中。之后，通过化学机械抛光(CMP)处理将存在于晶片表面上的薄铜膜的不必要的部分去除。
将参照图9和图10(A)至10(C)说明此方法。如图9中所示，在半导体晶片W上形成的绝缘层3中形成有呈具有矩形横截面的细长槽形式的凹部2和呈形成在凹部2的底部中的通孔或过孔形式的凹部4。凹部4的下端与布线层6相连接。当导电材料嵌入凹部4中时，布线层6和嵌入凹部2中的布线材料相互间电连接。这种结构被称为双镶嵌结构。仅可单独形成沟(凹部2)或孔(凹部4)。近年来，由于设计规则的精细化，凹部2的宽度和凹部4的直径已显著减小，结果，凹部的纵向/横向尺寸比(纵横比)已增加，例如，接近于3至4。
将参照图10说明将铜嵌入呈孔形式的凹部4中的方法。如图10(A)中所示，已通过等离子体溅射装置在包括凹部4的内表面的半导体晶片W的表面上形成具有由TaN膜和Ta膜组成的层叠结构的阻挡层8。由薄铜膜制成的种膜10形成在包括凹部4的内表面的晶片的整个表面上。在形成种膜10的过程中，将高频偏置电能施加到半导体晶片上以高效地吸引铜金属离子。接着，如图10(C)中所示，通过对晶片表面执行三元铜合金镀覆处理将例如由铜膜制成的金属膜12嵌入凹部4中。在此情况下，图10(A)至10(C)中未示出的呈沟形式的凹部2由镀铜嵌埋。随后，通过CMP处理去除存在于晶片W的表面上的金属膜12的不必要的部分、种膜10的不必要的部分和阻挡层8的不必要的部分。
一般地，在通过等离子体溅射装置成膜的情况下，通过对半导体晶片施加偏置电能以促进对金属离子的吸引来增加成膜速度。在此情况下如果偏置电压过大，则晶片的表面被从吸入处理空间中以生成等离子体的例如氩气的惰性气体中得到的离子溅射，结果去除了一度沉积的金属膜。为了避免这种情况，偏置电能不设置到高等级。
当以上述方式形成由铜膜制成的种膜10时，如图10(B)中所示，在凹部4的上开口端附近的种膜10中形成外伸部14以使凹部4的开口变窄。在镀覆处理过程中由于外伸部14的存在，镀液未充分渗透进凹部4。由于镀液的不充分渗透，可在金属膜12中形成孔隙16。
为了防止孔隙16，在镀铜处理中向镀液中加入各种添加剂以便促进铜膜的沉积在凹部4的底面上从而以自下而上的方式嵌埋凹部4。尽管紧接着镀铜处理后在铜镀膜中剩余少量的添加剂，可通过一般在镀覆处理后执行的高温退火处理去除剩余的添加剂。
然而，如果线宽和孔径不大于100nm，则本可通过高温退火容易地去除的残余添加剂不能被充分地去除。如果添加剂残留在铜膜中，则布线的电阻变大，结果不能获得设计的电特性。此外，剩余的添加剂在退火过程中抑制铜晶粒的增长并且降低铜膜的可靠性。
为了避免添加剂的问题，已经考虑仅通过等离子体溅射处理而不执行镀覆处理以铜膜嵌埋整个凹部4。然而，在此情况下，如上所述在凹部4的上开口端附近形成外伸部14。因此，金属粒子难以到达凹部4的内部，并且将不可避免地形成空隙16。为了避免这一问题，如JP10-74760A和JP10-214836A所示，可考虑使沉积的金属膜在高温下熔化并回流以嵌埋凹部。如果嵌入材料为具有低熔点的铝，则可执行回流处理。如果嵌入材料为具有高熔点的铜，则回流难以发生。因此在铜的情况下上述回流处理不是实用的解决方案。

发明内容

本发明着重于上述问题并且设计以有效地解决该问题。本发明的目的在于提供一种能够仅通过等离子体溅射技术不产生空隙地、有效且适当地嵌埋微细凹部的技术。
为了实现该目的，根据本发明的第一方面，提供了一种成膜方法，其包括：将处理对象放置在置于处理容器中的载置台上的步骤，该基板具有表面和开口于该表面中的凹部；成膜步骤，其包括通过在处理容器中生成等离子体并由该等离子体溅射置于处理容器中的金属目标而在处理容器中生成金属粒子的步骤，以及对载置台施加偏置电能以将金属粒子吸入凹部中并将金属粒子沉积在凹部中从而由金属嵌埋凹部的步骤，其中，成膜步骤在以下条件下执行，即，将偏置电能设置成使得在处理对象的表面上，作为由金属粒子的吸入产生的金属沉积速率的沉积速率基本上等于作为由等离子体产生的溅射蚀刻的速率的蚀刻速率；扩散步骤，其将处理对象保持在预定温度下，以保证在没有金属粒子从金属目标生成的条件下在沉积在凹部中的金属膜中发生表面扩散，从而使构成金属膜的金属原子朝向凹部的底部移动；以及交替地并多次重复地执行成膜步骤和扩散步骤的步骤。
优选地，偏置电能具有保证已在执行所述成膜方法之前形成在凹部的表面上的基层不被蚀刻的等级。优选地，预定温度低于使构成金属膜的金属原子发生体扩散的温度。优选地，在扩散步骤中，处理对象由等离子体与处理对象的碰撞所生成的碰撞能量加热。优选地，扩散步骤在其中执行成膜步骤的处理容器中执行。
优选地，凹部包括具有100nm或更小宽度的槽，或具有100nm或更小直径的孔。优选地，在每个成膜步骤中形成的金属膜的厚度为5nm或更小。优选地，凹部包括用于布线的槽或用于布线的孔。
优选地，金属膜由铜或铜合金制成。优选地，扩散步骤中的预定温度在200℃至400℃的范围内。
在一个实施例中，凹部具有相对较小的下部空间和相对较大的上部空间，并且在通过重复执行成膜步骤和扩散步骤由金属膜嵌埋下部空间后执行由镀层嵌埋上部空间的镀覆步骤。在另一实施例中，凹部具有相对较小的下部空间和相对较大的上部空间，并且通过重复执行成膜步骤和扩散步骤由金属膜嵌埋下部空间和上部空间。
根据本发明的第二方面，提供了一种成膜装置，其包括：适于被抽真空的处理容器；用于在其上放置处理对象的载置台；用于将处理气体引入到处理容器中的气体引入装置；用于在处理容器中生成等离子体的等离子体源；置于处理容器中的金属目标；用于提供对金属目标放电用的电能的直流电源；用于对载置台提供偏置电能的偏置电源；和用于控制所述成膜装置的整体操作的装置控制器，其中，装置控制器被配置成控制所述成膜装置以使所述成膜装置执行：成膜步骤，其包括通过在处理容器中生成等离子体并由等离子体溅射置于处理容器中的金属目标而在处理容器中生成金属粒子的步骤，以及对载置台施加偏置电能以将金属粒子吸入形成在处理对象的表面中的凹部中并将金属粒子沉积在凹部中从而由金属嵌埋凹部的步骤，其中，成膜步骤在以下条件下执行，即，将偏置电能设置成使得在处理对象的表面上，作为由金属粒子的吸入产生的金属沉积的速率的沉积速率基本上等于作为由等离子体产生的溅射蚀刻的速率的蚀刻速率；扩散步骤，其将处理对象保持在预定温度下，以保证在没有金属粒子从金属目标生成的条件下在沉积在凹部中的金属膜中发生表面扩散，从而使构成金属膜的金属原子朝向凹部的底部移动；以及交替地并多次重复地执行成膜步骤和扩散步骤的步骤。
在一个实施例中，载置台具有用于冷却处理对象的装置。附加地或可替换地，载置台具有用于加热处理对象的装置。附加地或可替换地，在载置台的表面设置有导热气体流过的气体槽。
根据本发明的第三方面，提供了一种存储用于控制成膜装置的程序的存储介质，该成膜装置包括：适于被抽真空的处理容器；用于在其上放置处理对象的载置台；用于将处理气体引入到处理容器中的气体引入装置；用于在处理容器中生成等离子体的等离子体源；置于处理容器中的金属目标；用于提供对金属目标放电用的电能的直流电源；用于对载置台提供偏置电能的偏置电源；以及用于控制所述成膜装置的整体操作的计算机形式的装置控制器，其中，装置控制器在执行程序时控制成膜装置执行成膜方法，该成膜方法包括：成膜步骤，其包括通过在处理容器中生成等离子体并由等离子体溅射置于处理容器中的金属目标而在处理容器中生成金属粒子的步骤，以及对载置台施加偏置电能以将金属粒子吸入形成在处理对象的表面中的凹部中并将金属粒子沉积在凹部中从而由金属嵌埋凹部的步骤，其中，成膜步骤在以下条件下执行，即，将偏置电能设置成使得在处理对象的表面上，作为由金属粒子的吸入产生的金属沉积的速率的沉积速率基本上等于作为由等离子体产生的溅射蚀刻的速率的蚀刻速率；扩散步骤，其将处理对象保持在预定温度下，以保证在没有金属粒子从金属目标生成的条件下在沉积在凹部中的金属膜中发生表面扩散，从而使构成金属膜的金属原子朝向凹部的底部移动；以及交替地并多次重复地执行成膜步骤和扩散步骤的步骤。

附图说明

图1是本发明的一个实施例中的等离子体成膜装置的示意性截面图。
图2是示出溅射蚀刻的角度依赖性的曲线图。
图3是示出偏置电能与晶片上表面上的成膜速率之间的关系的曲线图。
图4是示出根据本发明的成膜方法的实例的流程图。
图5示出用于说明成膜方法的处理步骤的凹部的示意性截面图。
图6是用于说明扩散步骤的机制的示意性视图。
图7示出显示实验结果的电子显微照片和示意性视图。
图8示出显示实验结果的电子显微照片和示意性视图。
图9是在半导体晶片的表面形成的凹部的实例的截面/透视图。
图10是用于说明在半导体晶片的表面形成的凹部中嵌入材料的常规方法的示意性截面图。

具体实施方式

以下将参照附图说明本发明的实施例。图1是本发明的一个实施例中的等离子体成膜装置的示意性截面图，并且此处所示的等离子体成膜装置为ICP(感应耦合等离子体)溅射装置。在图1中，等离子体成膜装置22具有例如由铝等制成的筒形处理容器24。处理容器24电接地。在处理容器24的底壁26中设置有排气口28。排气口28通过调整压力用的节流阀30与真空泵32相连接，由此处理容器24的内部可被抽空至期望的真空度。
由例如铝制成的圆盘状载置台34设置于处理容器24中。载置台34具有载置台本体34A和设置在载置台本体34A的上表面上的静电卡盘34B，并且被配置成将作为处理对象的半导体晶片W吸着并保持在静电卡盘34B上。导热气体流过的气体槽36形成在静电卡盘34B的上表面中。可通过按照需要向气体槽36供应Ar气等导热气体而改进晶片W与载置台34之间的导热。按照需要对静电卡盘34B施加直流电压用以吸着晶片W。载置台34由从载置台34底面的中心部分向下延伸的支柱38支持。支柱38的下部延伸穿过处理容器24的底壁26。支柱38和由此与之连接的载置台34可通过图1中未示出的提升机构垂直移动。
可伸展的金属波纹管40围绕支柱38。金属波纹管40的上端以气密方式连接到载置台34的下表面，而金属波纹管40的下端以气密方式连接到底壁26的上表面。因此，金属波纹管40允许载置台34垂直移动同时保持处理容器24内部的气密性。在载置台34的载置台本体34A中形成有作为冷却晶片W的装置的冷却介质循环路径42。冷却介质通过设置在支柱38中的路径(未示出)供应到冷却介质循环路径42，然后从冷却介质循环路径42排出。在载置台本体34A中设置有用于加热晶片W的装置，例如电阻加热器44，由此可按照需要加热晶片W。
冷却装置42和加热装置44根据需要设置，并可根据所执行处理的处理条件省略。多个，例如三个支承销46(图1中仅示出两个支承销)从处理容器24的底壁26向上延伸。在载置台34中形成用于各支承销46的销插入孔48。当载置台34下降时，支承销46穿过各销插入孔48并且晶片W由支承销46的上端支持。在此状态下，晶片W可在支承销46和从处理容器24的外部移动到处理容器24中的传送臂(未示出)之间进行传递。在处理容器24的侧壁的下部设置有当传送臂进入处理容器24时开放的闸阀50。
静电卡盘34B通过配线52与偏置电源54相连接。偏置电源54能够对载置台34施加具有例如13.56MHz的预定频率的高频偏置电能。可按照需要控制从偏置电源54输出的电能。
透过板56通过O形圈等密封元件58以气密方式附装于处理容器24的顶部。透过板56由例如氧化铝的介电材料形成并且具有高频波渗透性。设置等离子体源62以向处理容器24中的处理空间60中供应将用于生成等离子体的例如Ar气的气体(此后称为“等离子气体”)转化为等离子体所必需的激发能量。替代Ar气，可使用例如He气或Ne气的另一种惰性气体作为等离子气体。具体地，等离子体源62具有设置在透过板56上方的电感线圈64，并且电感线圈64与供应用于等离子体生成的具有例如13.56MHz的预定频率的电能的高频电源66相连接。可通过从高频电源66向电感线圈64施加高频电能(用于等离子体生成的电能)将高频电磁场通过透过板56引入处理空间60中。从高频电源66输出的用于等离子体生成的电能也可按照需要进行控制。
挡板68设置在透过板56的正下方，并且由例如铝制成以扩散所引入的高频波。设置在挡板68下方的是金属目标70，其具有直径随着靠近挡板68而减小的环形，或者截锥形的锥面的形状，并且围绕处理空间60的上部区域。金属目标70连接至用于供应放电用电能的可变直流电源72。从可变直流电源72输出的直流电能也可按照需要进行控制。例如钽或铜的金属可被用作金属目标70。金属目标70被包含在等离子体中的氩离子溅射，由此从金属目标70释放出金属原子或金属原子团，且它们中的多数在通过等离子体的过程中被离子化而变为金属离子。
圆筒形保护罩74设置在金属目标70的下方以围绕处理空间60。保护罩74由例如铝制成。保护罩74电接地。保护罩74的下部向内弯曲并且延伸至载置台34的侧部附近。气体进入口76设置在处理容器24的底壁中并且用作用于将所需气体引入处理容器24中的气体引入装置。例如Ar气的等离子气体和例如N2气的其它所需气体从处理气体源(未示出)通过包括气体流量控制器、阀门等的气体控制单元78供应到气体进入口76中。
包括在成膜装置22中的各种功能元件(装置、单元)连接到装置控制器80，其包括例如计算机并且控制各功能元件的操作。具体地，装置控制器80控制例如偏置电源54、用于等离子体生成的高频电源66、可变直流电源72、气体控制单元78、节流阀30、真空泵32等的功能元件的操作，以使成膜装置22执行根据后述的本发明的金属膜成膜处理。
首先，在装置控制器80的控制下，真空泵32操作以在处理容器24中形成真空，在气体控制单元78操作的状态下向其中供应Ar气，并且控制节流阀30以使处理容器24的内部保持在预定的真空度。随后，可变直流电源72向金属目标70施加直流电能。高频电源66向电感线圈64施加高频电能(用于等离子体生成)。此外，装置控制器80向偏置电源54传送指令以对载置台34施加预定的偏置电能。
在前述条件下的处理容器24中，通过施加于金属目标70和电感线圈64的等离子体电能将Ar气转化为等离子体。存在于等离子体中的氩离子撞击金属目标70，由此溅射金属目标70。从金属目标70释放出金属粒子，具体地为金属原子和金属原子团，并且它们中的多数在通过等离子体的过程中被离子化而变为金属离子。也就是，包含金属离子和电中性的金属原子的金属粒子向下飞溅。金属离子由施加于载置台34的偏置电能吸引，高指向性地入射到晶片W上，并沉积在晶片W上。
如随后所述，如果装置控制器80向偏置电源54提供指示偏置电源54输出高功率的指令，则存在于等离子体中的Ar离子也可被吸引到载置台34上，由此可使成膜(沉积)和溅射蚀刻同时发生在晶片W上。通过装置控制器80在执行存储在存储介质82中的控制程序时生成的控制信号或指令信号，来实现装置控制器80对成膜装置22中的各种功能元件的控制。控制程序被配置成保证成膜装置22中的各种功能元件可实现在用于形成金属膜的处理配方中所限定的各种处理条件。任何在计算机技术中公知的存储介质可用于存储控制程序。例如，软盘(FD)(注册商标)、光盘(CD)(注册商标)、闪速存储器、硬盘驱动器等可被用作存储介质。
接下来，将说明使用等离子体成膜装置22执行的根据本发明的成膜方法。
以下说明的成膜方法的特征是交替且多次重复地执行成膜步骤和扩散步骤，其中，成膜步骤通过等离子体溅射在晶片W的表面中所设置的凹部4中沉积金属膜，扩散步骤使构成在成膜步骤中沉积的金属膜的金属原子扩散以朝向凹部4(参见图10)的底部移动金属原子。成膜步骤生成等离子体(等离子气体的离子，例如，Ar离子)，由生成的等离子体溅射金属目标70以生成金属粒子(金属离子、中性金属原子、和中性金属原子团)，并且通过偏置电能将金属粒子特别是金属离子吸入到凹部4中，其中将偏置电能设置成使得在晶片W的表面上，作为由于金属粒子的吸入而产生的金属沉积的速率的沉积速率基本上等于作为由等离子体溅射蚀刻的速率的蚀刻速率。扩散步骤是通过将晶片W保持在预定温度以保证在不从金属目标生成金属粒子的条件下在凹部4中所沉积的金属膜中发生表面扩散而执行的。
在本说明书中，在晶片W上已形成附加层(图5中的绝缘层3和阻挡层8)的情况下，经常用于说明成膜步骤的术语“晶片W的表面(上表面)”通常表示“除凹部的表面之外的最上层(图5中的阻挡层8)的表面(上表面)”，换言之“凹部以外的处理对象(包括晶片W和其上的附加层)的表面(上表面)”。应该注意的是，术语“晶片W的表面(上表面)”用于避免这样的复杂表述。
在成膜步骤中，将包括偏置电能、直流电能和等离子体电能的电能参数控制到适当值(随后详细说明)以保证(i)金属粒子的沉积和由等离子体进行的溅射同时发生，以及(ii)将金属膜沉积在凹部4中，特别是在凹部4的底部上，而使金属膜几乎不沉积在晶片W的表面(上表面)上，即凹部4以外的晶片W的部分，或者沉积非常少量的金属膜。具体地，将偏置电能设置为一定的值，以保证在晶片W的表面上，金属粒子沉积的速率基本上等于由等离子体(Ar+离子)溅射蚀刻的速率(换言之，薄膜增长速率为零或非常小)。
在以下说明中，术语“沉积速率”表示假定不发生溅射蚀刻而实现的沉积速率；并且术语“溅射蚀刻速率”表示假定不沉积金属粒子而实现的蚀刻速率。另外，术语“薄膜增长速率”表示从沉积速率中减去溅射蚀刻速率所获得的值，换言之，表观沉积速率。
现将详细说明以上内容。首先，将不考虑金属粒子的沉积而说明等离子体溅射蚀刻的特性。图2是示出溅射表面角与蚀刻速率之间的关系的曲线图。术语“溅射表面”表示被溅射的表面。术语“溅射表面角”表示在溅射表面的法线与等离子体(Ar离子)入射到溅射表面上的方向(图1的实例中的垂直方向)之间形成的角度。晶片W的表面(晶片W的上表面，即，凹部以外的部分)的溅射表面角和凹部4的底面的溅射表面角为0度，而凹部4的侧面的溅射表面角为90度。
由图2中所示的曲线图显而易见，在晶片W的表面上(溅射表面角＝0度)一定程度上发生溅射蚀刻，而在凹部的侧面上(溅射表面角＝90度)几乎不发生溅射蚀刻。从图2中所示的曲线图还清楚可见，溅射蚀刻激烈地发生在凹部的入口的拐角处，即，凹部的开口端附近(溅射表面角＝40至80度)。
图3是示出在如图1中所示的ICP溅射装置(成膜装置)中，当等离子体电能和施加于金属目标70的直流电能恒定时，施加于晶片W(载置台)的偏置电能与晶片W的表面上的薄膜增长速率(沉积速率减去溅射蚀刻速率)之间的关系的曲线图。图3中所示的曲线图表示出当目标为铜且晶片的尺寸为200mm时所建立的关系。尽管当目标的材料或晶片的尺寸改变时纵坐标轴和横坐标轴的值可不同，然而曲线图中显示的曲线的趋势保持基本相同。从图3中所示的曲线图清楚可见，当偏置电能不很大时，金属粒子(金属离子和中性金属原子)的沉积速率大于蚀刻速率，从而产生高的薄膜增长速率。然而，随着偏置电能的增加，由偏置电能加速的、由从等离子气体获得的离子(Ar离子)溅射蚀刻的蚀刻速率的增加变得大于金属粒子的沉积速率的增加，从而导致薄膜增长速率的减小。
当金属粒子的沉积速率变得与溅射蚀刻速率相同时，沉积与蚀刻相抵，使得晶片的表面(上表面)上的表观沉积速率即薄膜增长速率变为零。参照图3中所示的点X1(偏置电能＝150W)。当等离子体电能和直流电能改变时，图3中所示的曲线图的实线所表示的关系变为例如由交替的长短虚线表示的关系或由交替的一条长虚线和两条短虚线表示的关系。
当使用此类溅射装置成膜时，一般使用与图3中所示的区域A1相对应的成膜条件，即偏置电能不很高以便实现高的薄膜增长速率的成膜条件。具体地，在溅射蚀刻速率可忽略地小并且抽取的金属离子量为最大的条件下成膜。在此情况下，可在凹部的底部实现相当高的薄膜增长速率。相反，本实施例中的成膜步骤是在以下条件下执行的：抽取的金属离子和抽取的中性金属原子的沉积与等离子体溅射蚀刻同时发生；并且几乎不在晶片W的表面(上表面)上成膜，而在凹部4中成膜，尽管成膜量较小。
更详细地，在成膜步骤中，如上所述，在与图3中所示的曲线图的区域A2相对应的成膜条件下执行成膜，以保证在晶片的表面(上表面)上，金属粒子的沉积速率基本上等于等离子体溅射蚀刻的蚀刻速率。在本说明书中，术语“基本上相等”不仅包括晶片表面上的薄膜增长速率为零的情况，还包括以在对应于图3中所示的曲线图的区域A1的成膜条件下成膜的薄膜增长速率的最多十分之三(3/10)的速率在晶片表面上成膜的情况。在此情况下，在凹部4中特别是在凹部4的底部上形成一定量的薄膜。
以下将说明在成膜条件下，尽管金属膜几乎不在晶片W的表面上增长，然而金属膜在晶片W的表面中形成的凹部4中沉积的原因。当一度沉积在晶片的表面(上表面)上的金属膜被等离子体溅射时，金属粒子飞溅而到达处理容器24的内壁面和保护罩74的内壁面。另一方面，当一度沉积在(具有例如100nm或更小的宽度或直径的(参见图10))微细凹部4上的金属膜被等离子体溅射时，金属粒子不能离开凹部4并且再次附着于凹部4的内壁面和凹部4的底部。结果，较大量的金属膜沉积在凹部4的内壁面上，特别是凹部4的底部上。
在对上述现象理解的基础上，将参照图4至6进一步说明根据本发明的方法。首先，将图1中所示的载置台34向下移动并将闸阀50打开。随后将晶片W送入处理容器24中并支撑在支承销46上。然后，将载置台34向上移动并将晶片W放置于载置台34的上表面上。通过静电卡盘34B将晶片W吸着到载置台34的上表面上。
接下来，开始成膜步骤。在晶片W的表面(上表面)上，即在此情况下，在晶片W上形成的绝缘层3的表面(上表面)中已形成分别具有图9和10中所示结构的凹部2和4。上凹部2为沟或细长槽。下凹部4形成在凹部2的底面中，成为通孔或过孔并延伸至布线层6。换言之，在晶片W的表面中形成整体来看具有相对较宽的上部空间(2)和相对较窄的下部空间(4)的台阶式凹部。注意，为了简化附图和说明，图5仅示出下凹部4。以下，将在图5中所示的凹部4中成膜的假设下说明成膜步骤。
首先，形成阻挡层。具有图1中所示结构的成膜装置可被用于阻挡层的形成。在此情况下，钽(Ta)被用作金属目标70。在将处理容器24抽空至预定真空后，将等离子体电能施加于等离子体源62的电感线圈64，并且通过偏置电源54将预定的偏置电能施加于载置台34的静电卡盘34B。另外，通过可变直流电源72将预定的直流电能施加于金属目标70。为了首先形成TaN膜，将例如Ar气的用于等离子体生成的气体和例如N2气的氮化气体通过气体进入口78供应到处理容器24中。这样，不仅在晶片W的上表面上而且在凹部4的侧面和底面上基本均匀地形成TaN膜。可通过常规方法形成TaN膜。也就是，将偏置电能设置在对应于图3中所示的区域A1的范围内，即大约100W(瓦)。
在完成TaN膜的形成后，执行Ta膜的成膜。除停止供应氮化气体(N2气)之外，在与用于TaN膜的形成相同的条件下将Ta膜沉积在TaN膜上。可通过常规方法形成Ta膜。也就是，将偏置电能设置在对应于图3中所示的区域A1的范围内。以此方式，形成由TaN膜和Ta膜组成的阻挡层8作为基层(图4中的步骤S1和图5(A))。阻挡层8可具有仅由Ta膜组成的单层结构。
随后，将形成有阻挡层8的晶片W传送到与用于形成阻挡层8的成膜装置不同的用于铜(Cu)膜成膜的其它成膜装置中(也具有图1所示的结构)。在不使晶片W暴露于大气环境的情况下进行晶片W的传送。优选地，用于阻挡层形成的成膜装置和用于Cu膜形成的成膜装置通过可抽真空的传送腔相互连接。因此，可在成膜装置之间的真空环境中传送晶片W而不使其暴露于大气环境。
为了执行Cu膜成膜步骤，将铜用作金属目标70。在将处理容器24的内部抽真空至预定压力后，将等离子体电能施加于等离子体源62的电感线圈64，并且通过偏置电源54将预定的偏置电能施加于载置台34的静电卡盘34B。另外，通过可变直流电源72将预定的直流电能施加于金属目标70。此外，将例如Ar气的用于等离子体生成的气体通过气体进入口78供应至处理容器24。
在此情况下，如前所述，将偏置电能设置在与图3中所示的曲线图的区域A2相对应的范围内，以保证在晶片的表面(上表面)上，金属粒子的沉积速率基本上等于等离子体溅射蚀刻速率。这样，如图5(B)中所示，由铜组成的金属膜90形成在凹部4的内壁面上(图4中的步骤S2)。如前所述，当一度沉积在晶片W的上表面上的金属膜被等离子体离子撞击时，金属膜被溅射使得金属粒子由其飞溅。金属粒子几乎不再次附着于晶片W的上表面。这样，沉积在晶片的上表面上的金属膜90的厚度H1几乎等于零或非常小的值。注意，如果上凹部2的宽度比100nm大很多，则可在晶片W的上表面上沉积一定量的金属膜。
另一方面，由于进入具有100nm或更小的宽度或直径的狭窄凹部4中的等离子体离子的溅射而生成的飞溅的金属粒子再次附着并沉积在凹部4的内壁面或底部上。结果，沉积在凹部4的侧面上的金属膜90的厚度H2变为一定程度，并且沉积在底面上的金属膜90的厚度H3变为最大。因此，厚度关系“H1将成膜时间设定为一定的值，以保证沉积在凹部4的侧面上的金属膜90的厚度H2为5nm或更小，优选地为1到2nm。如果沉积在凹部4的侧面上的金属膜90的厚度大于5nm，则在扩散步骤中发生Cu聚集，而不能成功地执行Cu金属膜90的扩散处理。在此情况下，仅在沉积在凹部4的侧面上的金属膜90的表层部分发生表面扩散，而金属膜的深层部分保持在其原始位置。如果重复这样的处理，则可产生类似于由常规成膜方法所形成的空隙(参见图10(C))。如果在成膜步骤中偏置电能过高，则由TaN膜和Ta膜构成的阻挡层8，即，基层会被蚀刻。因此，优选地，将偏置电能设定为保证阻挡层8不被蚀刻的值。具体地，优选地将偏置电能设定在从与晶片的上表面上的成膜速率为零的(图3中的曲线图上的)点X1相对应的值或近似150W到与阻挡层8被蚀刻的(图3中的曲线图上的)点X2相对应的值或近似200W的范围内。优选地，在成膜步骤中在冷却介质循环路径42中流过冷却介质以冷却载置台34。
在完成成膜步骤后，执行扩散步骤(图4中的步骤S3)。扩散步骤在成膜步骤中所使用的成膜装置的处理容器24中执行。在扩散步骤中，将晶片的温度升高至发生Cu金属膜90的表面扩散的预定值，然后将晶片温度保持在该预定值，从而如图5(c)中所示，使包含在金属膜90中的Cu原子朝向凹部4的底部移动。在此情况下，将可变直流电源72关闭以防止从金属目标70释放金属(Cu)粒子。
在扩散步骤中，将高频电源66和偏置电源54保持在ON状态，并且持续Ar气的供应。这样，在处理容器24中持续地生成从Ar气获得的等离子体，即，氩离子P。氩离子P被偏置电能吸引到晶片W上并与晶片W碰撞。晶片W被碰撞所产生的热能加热。将偏置电源54供应的电能设定为使得沉积的Cu膜不被再次蚀刻的较小值。
在此情况下，将晶片W的温度设定为发生Cu原子的表面扩散而不发生体积扩散的值，即，将晶片W的温度设定为处于200℃至400℃范围内的值。如图6中示意性所示，当发生Cu原子的表面扩散时，包含在沉积在凹部4的侧面上的金属膜90中的金属原子(Cu原子)90A被吸入到位于凹部4的底部并且具有较大质量的金属膜90中，由此在凹部4的底部的膜厚从H3增加到H4(参见图5(C))。同时，包含在沉积在凹部4以外的晶片W的上表面上的金属膜90中的金属原子(Cu原子)90B也被吸入到凹部4中。因此，通过成膜步骤和后续的扩散步骤凹部4的底部被优先嵌埋。
在扩散步骤中，如果等离子体(Ar离子)的动能过高，则晶片W可被过度加热至例如400℃或更高的温度。因此期望将偏置电能设定为防止过度加热晶片W的较低值。另外，如果晶片被加热至使构成金属膜90的Cu原子发生体积扩散的温度，则熔化的铜结块。因此期望将偏置电能设定为防止这种现象发生的较低值。为了促进扩散步骤中晶片W的温度的增加，可通过停止将导热气体供应到气体槽36中而在气体槽36中建立真空状态来抑制从晶片W向载置台34的导热。可替换地，可通过向电阻加热器44施加电流来加热载置台34。扩散步骤以上述方式执行预定的时间，例如，几十秒。注意，在成膜步骤中沉积在凹部4的侧面上的金属膜的厚度为5nm或更少的情况下，载置台34不需要被冷却，因为即使载置台34不被冷却，在凹部4的侧面上也不会发生金属膜的结块。在此情况下，可提高载置台34的温度使得在成膜步骤中发生表面扩散。
使成膜步骤S2和扩散步骤S3交替执行预定次数(循环)(图4中的步骤S4中为否)。如图5(D)中所示，在第二回成膜步骤中再次形成Cu金属膜90。随后如图5(E)中所示，在第二回扩散步骤中，构成在第二回成膜步骤中形成的Cu金属膜90的Cu原子扩散并移动使得它们被吸入到凹部4的底部中。在成膜步骤S2和扩散步骤S3已分别重复执行了预定次数，例如几十次后(图4中的步骤S4中为是)，如图5(F)中所示，凹部4基本上完全由Cu嵌埋。在达到此状态后，完成了成膜处理。
成膜步骤S2和扩散步骤S3中的详细处理条件如下：
[成膜步骤S2]
处理压力：30至100mTorr，例如，50mTorr(6.7Pa)
用于等离子体生成的高频电源66的输出功率：4至5.3kW，例如，5.25kW
可变直流电源72的输出功率：0.5至2kW，例如，1.2kW
偏置电源54的输出功率：120至170W，例如，150W
处理时间：例如，20秒(根据沉积的薄膜的厚度而变化)
[扩散步骤S3]
处理压力：30至100mTorr，例如，50mTorr(6.7Pa)
用于等离子体生成的高频电源66的输出功率：4至5.3kW，例如，5.25kW
可变直流电源72的输出功率：0
偏置电源54的输出功率：50W或更少，例如，35W
处理时间：例如，30秒(根据沉积的薄膜的厚度而变化)
[成膜步骤S2+扩散步骤S3的循环次数]
大约20次循环(根据凹部的大小而变化)
根据本实施例，可通过重复且交替地执行上述成膜步骤和扩散步骤，从凹部4的底部连续地由金属膜嵌埋微细凹部4而不产生例如空隙的缺陷。根据本实施例，可仅通过等离子体溅射处理而不进行镀覆处理由例如铜的金属嵌埋微细凹部4。因此，可避免在通过镀覆处理执行嵌埋的情况下可发生的任何问题(例如，由于包含在镀液中的添加剂而抑制Cu晶粒的增长)。因此，可由充分增长的Cu晶粒形成布线膜，从而提高布线膜的可靠性。
在由Cu合金而不是Cu嵌埋凹部4的情况下，可使用Cu合金目标。尽管前述说明仅说明了狭窄的下凹部4的嵌埋，然而可在完成图5(F)中所示的处理步骤后通过交替且重复地执行成膜步骤S2和扩散步骤S3来嵌埋上凹部2。如果上凹部2较宽，例如，如果上凹部2具有大于100nm的宽度或直径，则可在图5(F)中所示的处理步骤后通过使用嵌入下凹部4的金属膜90作为下部电极执行镀Cu处理而将金属膜嵌入上凹部2。如果上凹部2具有大的宽度或大的直径，则可通过在镀覆处理后执行退火处理从金属膜中去除包含在镀液中的添加剂。
本发明不限于上述实施例，并且可在不偏离本发明的实质和范围的情况下进行多种改变。例如，高频电源的频率不限于13.56MHz并且可为其它频率，例如27.0MHz。用于等离子体生成的惰性气体不限于Ar气，并且可为其它惰性气体，例如He气或Ne气。被处理对象不限于半导体晶片，并且可为LCD基板、玻璃基板、陶瓷基板等。
[实验]
使用根据本发明的成膜方法将铜嵌入微细凹部。以下将说明结果。
首先，将铜嵌入具有100nm宽度的槽(沟)中。结果示于图7中。图7(A)对应于常规方法(没有扩散步骤)，而图7(B)对应于根据本发明的方法(表示嵌入过程中的状态)。在图7中，电子显微照片显示在上侧，用于说明电子显微照片的示意图显示在下侧。根据本发明的方法的处理条件与之前所述的详细的处理条件相同。
如图7(A)中所示，采用常规方法，在凹部的开口端附近生成外伸部从而形成桥，并且在桥下产生空隙。相反，如图7(B)中所示，采用根据本发明的方法，明显地，铜从凹部的底侧成功嵌入凹部而没有空隙。
此外，通过使用根据本发明的成膜方法将铜嵌入具有100nm宽度的沟和具有100nm直径的孔。结果显示在图8中。图8(A)显示出沟嵌埋的结果，而图8(B)显示出孔嵌埋的结果。在图8(A)、(B)中，电子显微照片显示在上侧：左侧电子显微照片显示出在成膜步骤和扩散步骤执行10次循环后的横截面；中间电子显微照片显示出在成膜步骤和扩散步骤执行20次循环后的横截面；而右侧电子显微照片是在成膜步骤和扩散步骤执行20次循环后从倾斜角度拍摄的照片，并且用于说明各电子显微照片的示意图显示在其下方。
从图8(A)明显可见，从第10次处理循环(成膜步骤+扩散步骤)到第20次处理循环，铜从沟的底部连续成功嵌入沟中而未产生空隙。此外，从图8(B)明显可见，从第10次处理循环到第20次处理循环，铜被成功嵌入孔中而未产生空隙。