半导体封装模块

摘要

本发明公开了一种半导体封装模块，其包括电路板，包括板体，该板体具有容纳部分和在该板体中形成的导电图案；半导体封装，容纳于该容纳部分中，并且具有电连接至各导电图案的导电端子和电连接至导电端子的半导体芯片；以及连接构件，用以电连接导电图案和导电端子。在本发明中，因为在具有容纳空间的容纳部分在电路板的板体形成之后，半导体封装被容纳在该容纳部分中，且该半导体封装的连接端子和板体的导电图案使用连接构件而彼此电连接，所以多个半导体封装可堆叠为单一电路板而不需增加厚度，因此能显著地改善半导体封装模块的数据存储容量和数据处理速度。

权利要求

1.一种半导体封装模块，包括：

电路板，包括板体，该板体具有容纳部分和在该板体中形成的导电图案；

半导体封装，容纳于该容纳部分中，并且具有电连接至各导电图案的导电端子和电连接至导电端子的半导体芯片；以及连接构件，用以电连接导电图案和导电端子，

其中该连接构件包括绝缘构件和第一导电图案，该第一导电图案形成于与容纳部分的下表面相对的绝缘构件的下表面上并且电连接至该导电图案，其中该绝缘构件位于与下表面相对的上表面上，并且还包括电连接至该导电图案的第二连接图案，其中该导电图案和第一导电图案，及该导电图案和第二连接图案，通过焊料或各向异性导电膜而电连接，以及其中该板体包括散热板，该散热板形成来穿透该板体从而该散热板设置于该板体内，并且将由该半导体封装产生的热消散至外面。

2.如权利要求1所述的半导体封装模块，其中该容纳部分为在该板体的表面上形成的凹部。

3.如权利要求2所述的半导体封装模块，其中该导电端子和该板体的表面设置于同一平面中。

4.如权利要求2所述的半导体封装模块，其中该半导体封装包括一用以模塑该半导体芯片的模塑构件，该模塑构件通过粘接剂附着于容纳部分的下表面。

5.如权利要求2所述的半导体封装模块，其中该容纳部分设置于该板体的第一表面和与第一表面相对的第二表面的上方。

6.如权利要求1所述的半导体封装模块，其中该绝缘构件包括挠性电路板。

7.如权利要求1所述的半导体封装模块，还包括电连接至第二连接图案的另一半导体封装。

8.如权利要求1所述的半导体封装模块，其中该绝缘构件包括穿过该绝缘构件的导电通路，用以电连接该第二连接图案和该导电图案。

9.如权利要求1所述的半导体封装模块，其中该容纳部分为穿过该板 体的贯穿孔。

10.如权利要求1所述的半导体封装模块，还包括连结该板体并且覆盖该容纳部分的外部散热罩。

11.如权利要求1所述的半导体封装模块，其中一部分的散热板由该板体突出，由该板体突出的散热板还包括多个散热鳍。

12.如权利要求11所述的半导体封装模块，其中导热粘接剂插置于该半导体封装和该散热板之间。

13.如权利要求1所述的半导体封装模块，其中该板体包括板状的第一板体，和设置于第一板体的两侧并且具有暴露该第一板体以由此形成该容纳部分的贯穿部的第二板体；及导电图案，位于该第二板体的表面上。

14.如权利要求13所述的半导体封装模块，其中该第一板体具有第一长度，第二板体具有比第一长度短的第二长度。

15.如权利要求1所述的半导体封装模块，还包括用以模塑该半导体封装和该连接构件的模塑构件。

16.如权利要求1所述的半导体封装模块，其中该连接构件为引线框架。

说明书

半导体封装模块

技术领域

[0001] 本发明涉及一种半导体封装模块。

背景技术

[0002] 近来，在半导体封装的科技发展提供各种在更短时间内存储和处理更大量数据的方法。

[0003] 而且，安装于印刷电路板上的半导体封装被用来制造半导体封装模块，而半导体封装模块可被配置以与各种装置(例如：计算机)结合以执行各种预期的功能。

[0004] 近来的研究趋势着重于找出更好的方法来封装更多数量的半导体封装于具有减小的尺寸的半导体封装模块中。

发明内容

[0005] 本发明的实施例涉及一种具有提升的数据存储容量和处理速度和减少的体积的半导体封装模块。

[0006] 在一实施例中，一种半导体封装模块包括电路板，其包括：板体，具有容纳部分和在该板体中形成的导电图案；半导体封装，容纳在容纳部分中并且具有电连接至导电图案的导电端子和电连接至该导电端子的半导体芯片；以及电连接该导电图案和该导电端子的连接构件。

[0007] 该容纳部分为在该板体的表面上形成的凹部。

[0008] 该导电端子和该板体的表面皆设置于同一平面。

[0009] 该半导体封装包括模塑构件，通过粘接剂而附着于容纳部分的下表面，用以模塑该半导体芯片。

[0010] 该容纳部分位于该板体的第一表面和与第一表面相对的第二表面的上方。

[0011] 该连接构件包括绝缘构件和第一导电图案，该第一导电图案在与容纳部分的下表面相对的绝缘构件的下表面上形成并且电连接至导电图案。

[0012] 该绝缘构件包括挠性电路板。

[0013] 该绝缘构件位于与下表面相对的上表面上，并且还包括电连接至该导电图案的第二连接图案。

[0014] 该半导体封装模块可以还包括电连接第二连接图案的附加半导体封装。

[0015] 该绝缘构件包括穿过绝缘构件电连接第二连接图案和该导电图案的导电通路。

[0016] 该导电图案和第一连接图案，及该导电图案和第二连接图案通过焊料或各向异性导电膜(ACF)而电连接。

[0017] 该容纳部分为穿过该板体的贯穿孔。

[0018] 该半导体封装模块还可包括连结该板体并且覆盖该容纳部分的外部散热罩。

[0019] 该板体包括位于板体内的散热板，该散热板有助于将由半导体封装产生的热消散至外面。

[0020] 一部分的散热板自板体突出，该散热板的突出部分包括多个的散热鳍。

[0021] 导热粘接剂插置于该半导体封装和散热板之间。

[0022] 该板体包括板状的第一板体和设置在第一板体的两边并且具有暴露第一板体以形成容纳部分的第二板体；及分别位于第二板体的表面导电图案。

[0023] 第一板体具有第一长度，第二板体具有比第一长度短的第二长度。

[0024] 该半导体封装模块还可包括用以模塑该半导体封装和该连接构件的模塑构件。

[0025] 该连接构件包括一引线框架。

附图说明

[0026] 图1为根据本发明的一实施例的半导体封装模块的透视图。

[0027] 图2为沿着图1所示的线I-I’的剖面图。

[0028] 图3为显示图1所示的根据本发明的一实施例的电路板的剖面图。

[0029] 图4为显示图2所示的根据本发明的一实施例的连接构件的下表面的底视图。

[0030] 图5为显示图2所示的根据本发明的一实施例的连接构件的上表面的平面图。

[0031] 图6为显示根据本发明的另一实施例的半导体封装模块的剖面图。

[0032] 图7为显示根据本发明的另一实施例的半导体封装模块的剖面图。

[0033] 图8为显示根据本发明的另一实施例的半导体封装模块的截面图。

[0034] 图9为显示根据本发明的又一实施例的半导体封装模块的截面图。

具体实施方式

[0035] 图1为显示根据本发明的一实施例的半导体封装模块的透视图。图2为显示沿着图1中的线I-I’的剖面图。

[0036] 参照图1和2，半导体封装模块500包括电路板100、半导体封装200、及连接构件300。此外，该半导体封装模块500还可包括散热构件400。

[0037] 图3为显示图1所示根据本发明的一实施例的电路板的剖面图。

[0038] 参照图1和3，电路板100包括板体110和导电图案120。在本发明的一实施例，电路板100可为一印刷电路板。

[0039] 板体110可例如成形为长方体板状。或者，板体110可被成形为各种形状，而非长方体板状。

[0040] 板体110具有第一表面101和与第一表面101相对的第二表面102，及提供在第一表面101和/或第二表面102上形成的容纳空间的容纳部分112。

[0041] 容纳部分112为第一表面101和/或第二表面102上形成的凹部。

[0042] 在本发明的一实施例，图号112a表示在板体110的第一表面101上形成的容纳部分，图号112b表示在板体110的第二表面102上形成的容纳部分。

[0043] 图1所示的导电图案120的第一端部，沿着板体110的容纳部分的周边排列，且与第一端部相对的第二端部电连接至沿着板体110的纵向面排列的输入/输出端子130。

[0044] 图4为显示图2所示的连接构件300的下表面的底视图。

[0045] 参照图2和4，连接构件300覆盖各容纳部分112(112a、112b)。覆盖容纳部分112的连接构件300包括绝缘构件305和第一连接图案310。

[0046] 绝缘构件305可以为一薄形、挠性合成树脂片。或者，该绝缘构件305可为具有相当高强度的合成树脂板。

[0047] 如图4所示，绝缘构件305具有下表面301，该下表面301面对由容纳区112(112a、112b)形成的板体110的下表面103，和与下表面301相对的上表面203。

[0048] 第一连接图案310位于绝缘构件305的下表面301。第一连接图案310包括第一连接端子306、第一导电图案307、及第一球焊盘图案309。

[0049] 第一连接端子306与在电路板100的板体110的第一表面101上形成的各导电图案120的一端部相对应。

[0050] 第一球焊盘图案309呈圆盘状，并且位于连接构件300的下表面301。

[0051] 第一导电图案307电连接第一连接端子306和对应的第一球焊盘图案309。图4所示的图号315代表电连接至第二连接图案320的导电孔。

[0052] 图4所示的第一连接端子306通过焊料或各向异性导电膜(ACF)而电连接至图1所示的导电图案120的一端部。

[0053] 图5为显示图2所示的连接构件的上表面的平面图。

[0054] 参照图2和5，导电通路315和第二导电图案320设置于连接构件300的上表面302的上方。

[0055] 导电通路315形成于穿过连接构件300的上表面302和下表面301的贯穿孔内。该导电通路315电连接至板体110的导电图案120。

[0056] 第二导电图案320包括第二导电图案322和第二球焊盘图案325。

[0057] 第二球焊盘图案325例如呈圆盘状，且该第二球焊盘图案325呈矩阵形式，并且位于绝缘构件305的上表面302。

[0058] 第二导电图案322电连接导电通路315和第二球焊盘图案325。

[0059] 图5所示的导电通路315通过焊料或各向异性导电膜(ACF)而电连接至图1所示的导电图案120的一端部。

[0060] 再次参照图2，半导体封装200可位于连接构件300的下表面301和/或上表面302。

[0061] 在本实施例，容纳部分112(112a、112b)分别于板体110的第一表面101和第二表面102上形成，因此，连接构件300分别被设置于板体110的第一表面101上形成的容纳部分112a和板体110的第二表面102上形成的容纳部分112b。

[0062] 其后，将分别位于连接构件300的上表面301和下表面302上的半导体封装200定为第一半导体封装210和第二半导体封装220，该连接构件300设置于板体110的第一表面101上形成的容纳部分112a。

[0063] 而且，将分别位于连接构件300的上表面301和下表面302上的半导体封装200定为第三半导体封装230和第四半导体封装240，该连接构件300设置于板体110的第二表面102上形成的容纳部分112b。

[0064] 第一半导体封装210容纳在板体110的第一表面101上形成的容纳部分112a中。

[0065] 第一半导体封装210包括第一半导体芯片212和电连接至第一半导体芯片212的第一连接端子214。该第一连接端子214可例如为导电凸块或焊球。

[0066] 第一半导体封装210的第一半导体芯片212还可包括模塑构件，并且设置于由容纳部分112a所形成的板体110的下表面103上。该第一半导体芯片212经由粘接剂而附着于下表面103。

[0067] 第一连接端子214电连接至在位于板体110的第一表面101的连接构件300的下表面301上所形成的第一球焊盘图案309。为了达成所述电连接，第一连接端子214的一端设置于和板体110的第一表面101实质同一平面。

[0068] 第二半导体封装220包括第二半导体芯片222和电连接至第二半导体芯片222的第二连接端子224。该第二连接端子224可例如为导电凸块或焊球。

[0069] 第二半导体封装220的第二半导体芯片222还可包括模塑构件。

[0070] 第二连接端子224电连接至第二球焊盘图案325，该第二球焊盘图案325于设置于板体110的第一表面101上的连接构件300的上表面302形成。

[0071] 第三半导体封装230容纳在板体110的第二表面102上形成的容纳部分112b中。

[0072] 第三半导体封装230包括第三半导体芯片232和电连接至第三半导体芯片232的第三连接端子234。该第三连接端子234可例如为导电凸块或焊球。

[0073] 第三半导体封装230的第三半导体芯片232还可包括模塑构件，并且被设置于由容纳部分112b所形成的板体110的下表面的上方。第三半导体芯片232通过粘接剂而附着于下表面103。

[0074] 第三连接端子234电连接至第一球焊盘图案309，该第一球焊盘图案309在设置于板体110的第二表面102的上方的连接构件300的下表面301上形成。为了达成所述电连接，第三连接端子234的一端设置于和板体110的第二表面102实质同一平面。

[0075] 第四半导体封装240包括第四半导体芯片242和电连接至第四半导体芯片242的第四连接端子244。该第四连接端子244可例如为导电凸块或焊球。

[0076] 第四半导体封装240的第四半导体芯片242还可包括模塑构件。

[0077] 第四连接端子244电连接至第二球焊盘图案325，该第二球焊盘图案325在设置于板体110的第二表面102上方的连接构件300的上表面302上形成。

[0078] 同时，当经由连接构件300而连结的多个半导体封装200被设置于电路板100的板体110的容纳部分112(112a、112b)内时，该半导体封装200即产生大量不易被消散的热，因此即妨碍该半导体封装的性能。

[0079] 在本实施例，半导体封装模块500可包括散热构件400，用以轻易地排出由设置于容纳部分112内的半导体封装200所产生的热。

[0080] 散热构件400可以例如呈盖状，并且覆盖电路板100的板体110上形成的各半导体封装200。该盖状的散热构件400排除由半导体封装200产生的热，因此能防止这些热对半导体封装200的性能造成负面影响。

[0081] 适合用来作为散热构件400的材料包括铝、铝合金、铜、铜合金、及银。

[0082] 或者，散热构件400可包括电磁波吸收材料，该电磁波吸收材料将由半导体封装200产生的大量的电磁波吸收、反射或转化为热能，因此可限制来自半导体封装模块500的电磁波的产生。

[0083] 图6为显示根据本发明的另一实施例的半导体封装模块的剖面图。除了散热构件400之外，根据本发明的另一实施例的半导体封装模块具有和图2所示的半导体封装模块实质相同的组件。因此，将以相同图号来表示相同的部件，并且不再重复其描述。

[0084] 参照图6，半导体封装模块500包括电路板100、半导体封装200、连接构件300、及散热构件450。

[0085] 作为核心部分的散热构件450设置于具有长方体板状的电路板10内。在本实施例，散热构件450可具有与电路板100类似的长方体板状。

[0086] 适合用来作为散热构件450的材料包括具有高导热率的铝、铝合金、铜、及铜合金。

[0087] 半导体封装200的第一半导体封装210和第三半导体封装230与散热构件450有紧密的接触。此时，为了迅速地转移由第一半导体封装210和第三半导体封装230所产生的热至散热构件450，导热粘接剂459被注入散热构件450和第一半导体封装210及散热构件450和第三半导体封装230之间。该导热粘接剂459可以例如包括一种具有高导热率的金属粉末。

[0088] 同时，一部分的散热构件450可由板体110突出以增大散热区。尤其，该散热构件450可以由与板体110的第二端部相对的第一端部突出，第二端部形成有输入/输出端子
130。

[0089] 同时，为了改善散热性能，散热鳍片455可以在由板体110突出的散热构件450上形成。多个散热鳍片455可以排列于和散热构件450垂直的方向。为了增大散热区，散热鳍片455可以呈一板状。此外，该散热鳍片455可具有增大散热鳍片455的表面区域的多个凹槽或突起。

[0090] 在本实施例，散热鳍片455可以与散热构件450一体或分开形成。

[0091] 图7为显示根据本发明的另一实施例的半导体封装模块的剖面图。除了电路板100之外，根据本发明的另一实施例的半导体封装模块具有和图2所示的半导体封装模块实质相同的组件。因此，将以相同图号来表示相同的部件，并且不再重复其描述。

[0092] 参照图7，半导体封装模块500包括电路板100、半导体封装200、连接构件300、及散热构件400。

[0093] 电路板100包括板体110和导电图案120。在本实施例，电路板100可为一印刷电路板。

[0094] 板体110具有例如长方体板状。该板体110可具有与长方体板状不同的形状。

[0095] 板体110具有第一表面101和与第一表面101相对的第二表面102，且形成容纳空间的单一容纳部分114位于第一表面101和/或第二表面102上。

[0096] 容纳部分114为穿过板体110的第一表面101和第二表面102的贯穿孔。由上来看，该容纳部分具有适合用来容纳半导体封装200的形状和大小。

[0097] 半导体封装200的第一半导体封装210和第三半导体封装230容纳于容纳部分114中，该第一半导体封装210和第三半导体封装230经由粘接剂而相互粘结在一起。

[0098] 同时，为了防止在容纳部分114所容纳的第一半导体封装210和第三半导体封装230在该容纳部分114内移动，通过粘接剂而粘在一起的第一半导体封装210和第三半导体封装230被固定构件160牢牢地固定，该固定构件160形成于由容纳部分114所形成的板体110的内表面上。该固定构件160可以为粘性的或弹性的。

[0099] 图1所示的导电图案120的第一端部沿着板体110的容纳部分的周围排列。与第一端部相对的第二端部电连接至沿着板体110的纵向边排列的输入/输出端子130。

[0100] 相较于图2的实施例，根据显示于图7的实施例的半导体封装模块500特别适用于较薄的电路板100。

[0101] 图8为显示根据本发明的另一实施例的半导体封装模块的剖面图。除了模塑构件480之外，根据本发明的另一实施例的半导体封装模块具有和图2所示的半导体封装模块实质相同的组件。因此，将以相同图号来表示相同的部件，并且不再重复其描述。

[0102] 参照图8，半导体封装模块500包括电路板100、半导体封装200、连接构件300、散热构件400、及模塑构件480。

[0103] 模塑构件480例如位于散热构件400和连接构件300之间的空间。在本实施例，模塑构件480的合适材料的一种实例为环氧树脂。

[0104] 模塑构件480位于散热构件400和连接构件300之间的空间，并且可防止挠性连接构件300和附着于连接构件300的半导体封装受到外部冲击和/或振动的损伤。

[0105] 图9为显示根据本发明的另一实施例的半导体封装模块的剖面图。除了所述电路板之外，根据本发明的另一实施例的半导体封装模块具有和图2所示的半导体封装模块实质相同的组件。因此，将以相同图号来表示相同的部件，并且不再重复其描述。

[0106] 参照图9，半导体封装模块500包括电路板190、半导体封装200、连接构件300、及散热构件400。

[0107] 电路板190包括第一板体192、第二板体194、及第三板体196。在本实施例，第一板体192、第二板体194、及第三板体196可为印刷电路板。

[0108] 第一板体192插置于第二板体194和第三板体196之间，该第一板体192电连接至第二板体194和第三板体196。

[0109] 第二板体194形成有贯穿孔。第一板体192和在第二板体194中形成的贯穿孔形成了第二板体194中的容纳部分193。

[0110] 第三板体196也形成有贯穿孔。第一板体192和在第三板体196中形成的贯穿孔形成了第三板体196中的容纳部分195。

[0111] 连接构件300位于在第二板体194所形成的容纳部分193和第三板体196形成的容纳部分195中，且半导体封装200设置于该连接构件300上方。

[0112] 在本实施例，当第一板体192非常薄时，因此在形成适于容纳第一板体192中的半导体封装200的容纳部分中产生困难，使用包括设置于第一板体192的两侧的第二板体194和第三板体196的电路板190，半导体封装200分别容纳于第二板体194和第三板体196所形成的容纳部分193、195中。

[0113] 在本发明中，虽然该电路板和半导体封装通过包括绝缘构件和第一、第二连接图案的连接构件而相互连结，该连接构件可为包括连结该电路板和半导体封装的引线的引线框架。

[0114] 由以上说明可知，在本发明中，因为在具有容纳空间的容纳部分在电路板的板体形成之后，半导体封装被容纳在该容纳部分中，且该半导体封装的连接端子和板体的导电图案使用连接构件而彼此电连接，所以多个半导体封装可堆叠为单一电路板而不需增加厚度，因此能显著地改善半导体封装模块的数据存储容量和数据处理速度。

[0115] 虽然本发明优选实施例主要作为说明之用，那些本领域的技术人员将理解在没有偏离所附权利要求所披露的范围和精神的情况下，各种修改、增加及替换均有可能。

[0116] 本申请要求于2007年11月9日提交的韩国专利申请第10-2007-0114268号的优先权，其全部内容通过引用的方式引入于此。