制造反向T型浮动栅极存储器的方法

摘要

本发明公开了一种制造反向T型浮动栅极存储器的方法，因为增加该浮动栅极表面积，而使该浮动栅极存储装置具有一较高的耦合率。本发明还公开了一种具有非矩型横截面浮动栅极的存储装置，该非矩型横截面可为一反向T型、一U型、一梯型或一双反向T型。该存储装置具有一横截面形状的浮动栅极，像是一反向T型，如此使得具有一顶轮廓为一非平坦的区段。

权利要求

1.一种用来形成具有一存储装置的半导体装置的方法，其特征在于，该方法包含：提供一半导体衬底；

在该衬底上形成一第一介电层；

在该第一介电层上形成一第一导电层；

擦除部分该第一导电层、部分该第一介电层以及部分该半导体衬底，以形成至少二个彼此隔开的浅沟槽，并由该第一导电层延伸至该半导体衬底；

在该多个浅沟槽内形成一绝缘层以填充该多个浅沟槽，并突出于该第一导电层的一顶表面，以提供至少二个绝缘突出部位；

沿着该多个绝缘突出部位的侧壁形成一侧壁绝缘体；以及在该第一导电层上形成一第二导电层以填充至在侧壁绝缘体之间的缺口以形成一反向T型导体，该反向T型导体包含该第一导电层的一部位以及该第二导电层的一部位。

2.根据权利要求1所述的方法，其特征在于，其中形成该两个突出部位包含：在该第一导电层上提供一保护层；

当擦除部分该第一导电层、部分该第一介电层及部分该半导体衬底，擦除部分该保护层时，以提供该两个浅沟槽，而该两个浅沟槽也延伸穿过该保护层；

在该浅沟槽中形成该第一绝缘层以填充该浅沟槽；以及擦除突出于该第一导电层的一顶表面上并具有该第一绝缘层的该保护层，以提供该两个绝缘突出部位。

3.根据权利要求2所述的方法，其特征在于，其中该保护层包含氮化硅。

4.根据权利要求2所述的方法，其特征在于，其中通过一湿法刻蚀工艺来擦除该保护层。

5.根据权利要求1所述的方法，其特征在于，其中该第一介电层包含隧穿氧化硅，以及该第一绝缘层包含氧化硅。

6.根据权利要求1所述的方法，其特征在于，其中该侧壁绝缘体包含氮化硅。

7.根据权利要求1所述的方法，其特征在于，其中该第一导电层及该第二导电层至少一者包含多晶硅。

8.根据权利要求1所述的方法，其特征在于，进一步包含在形成该反向T型导体后擦除该侧壁绝缘体。

9.根据权利要求8所述的方法，其特征在于，进一步包含在该反向T型导体和该第一绝缘层上形成一第二介电层。

10.根据权利要求9所述的方法，其特征在于，其中该第二介电层包含一三层结构，该三层结构包含第一氧化硅层、在该第一氧化硅层上的一氮化硅层以及在该氮化硅层上的一第二氧化硅层。

11.根据权利要求8所述的方法，其特征在于，进一步包含在该第二介电层上形成一第三导电层，并刻蚀该第三导电层以形成一控制栅极。

12.一种用来形成具有一非易失存储装置的半导体装置的方法，其特征在于，该方法包含：提供一半导体衬底；

在该衬底上形成一第一介电层；

在该第一介电层上形成一第一导电层；

在该第一导电层的上形成一保护层；

擦除部分该保护层、部分该第一导电层、部分该第一介电层以及部分该半导体衬底，以形成至少二个彼此隔开的浅沟槽，并由该第一导电层延伸至该半导体衬底；

在该多个浅沟槽内形成一绝缘层以填充该多个浅沟槽；

擦除突出于该第一导电层的一顶表面上并具有该第一绝缘层的该保护层以提供该两个绝缘突出部位；以及在该绝缘突出部位之间形成一第二导电结构，且该第二导电结构较下方第一导电结构窄，以形成该一反向T型导体，该反向T型导体包含该第一导电层的一部位，以及该第二导电层的一部位。

13.根据权利要求12所述的方法，其特征在于，其中提供该第二导电结构包含：沿着该绝缘突出部位的侧壁以形成侧壁绝缘体；以及在该第一导电层之上，以及该多个侧壁绝缘体之间形成一第二导电层。

14.根据权利要求12所述的方法，其特征在于，其中形成在该浅沟槽中该第一绝缘层包含：在该衬底上形成该第一绝缘层以填充该浅沟槽并覆盖该保护层；

擦除该第一绝缘层的一部位以暴露该保护层，并使该第一绝缘层的一顶表面与该保护层的一顶表面对准。

15.根据权利要求13所述的方法，其特征在于，其中沿着该绝缘突出部位的侧壁形成侧壁绝缘体包含：在该第一导电层及该绝缘突出部位上形成一第二绝缘层；

擦除该第二绝缘层的一部位以形成沿着该绝缘突出部位的侧壁的侧壁绝缘体。

16.根据权利要求13所述的方法，其特征在于，其中该侧壁绝缘体包含氮化硅。

17.根据权利要求13所述的方法，其特征在于，进一步包含在该多个侧壁绝缘体之间形成该第二导电层之后，再擦除该多个侧壁绝缘体。

18.根据权利要求12所述的方法，其特征在于，其中该第一介电层包含隧穿氧化硅，以及该第一绝缘层包含氧化硅。

19.根据权利要求12所述的方法，其特征在于，其中该第一导电层及该第二导电层至少一者包含多晶硅。

20.根据权利要求12所述的方法，其特征在于，进一步包含在该反向T型导体和该第一绝缘层上形成一第二介电层。

21.根据权利要求20所述的方法，其特征在于，其中该第二介电层包含一三层结构，该三层结构包含第一氧化硅层、在该第一氧化硅层上的一氮化硅层以及在该氮化硅层上的一第二氧化硅层。

22.根据权利要求20所述的方法，其特征在于，进一步包含在该第二介电层上形成一第三导电层，并刻蚀该第三导电层以形成一控制栅极。

说明书

技术领域

本发明关于一种制造存储装置的方法，而特别是具有一反向T型浮动电极的存储装置。

背景技术

存储装置是用来储存数据的装置，并通常实施于或构成一集成电路上。相较于易失性存储装置，像是DRAM(动态随机存取存储器)，非易失性存储装置可以在没有提供电力的状态下储存数据。也因此，非易失性存储装置可广泛地应用在存储卡或是便携式电子装置(例如：手机、MP3播放器、数码相机或其它消费性电子产品)的储存装置。因此，非易失性存储器像是闪存在近年来呈现指数型的成长。也因为这样成长的需求也预期此等存储装置会朝向低成本、低耗能、及高效能或高容量方面发展，也驱动了各种存储器设计上的发展。
在各种不同存储装置的设计中，浮动栅极结构是主要的非易失性存储器技术之一。举例来说，一浮动栅极设计结构一般是使用多晶硅浮动栅极来储存电荷，在与非门(NAND)快闪及/或或非门(NOR)快闪结构下，可安置一些浮动栅极构成存储阵列的形式。可以使用电荷隧穿技术安置在该浮动栅极中的电荷载子(例如：电子或空穴)，以编程或擦除一存储单元。
在不限制本发明的范围下，浮动栅极晶体管可以使用在各种装置中，以及一般地安装于非易失存储装置中，像是：快闪存储装置、可编程可擦除只读存储装置(EPROM)、电可编程可擦除只读存储装置(EEPROM)。举例来说，浮动栅极金氧半场效晶体管(MOSFETs)是一般地用于非易失存储器中。一浮动栅极金氧半场效晶体管(MOSFET)可包含一金氧半场效晶体管(MOSFETs)以及一个或更多的电容用来耦合控制电压至该浮动栅极。一浮动栅极是一多晶硅栅极被绝缘材料(例如：二氧化硅)所绝缘或是围绕。而该浮动栅极可储存电荷是因为其可完全地被一高质量的绝缘体所围绕。可以修改该浮动栅极的电荷，举例来说，在该源极、漏极及控制栅极终端施加电压来造成富勒-诺得罕隧穿及热载子注入。为了最大化本类型存储装置的储存效率，浮动栅极存储装置需要具有一更高耦合率。

发明内容

在本发明的一实施例中是揭露一种用来形成一非易失存储装置的方法。提供一半导体衬底，以及在该衬底上形成一第一介电层。在该第一介电层上形成一第一导电层。擦除部分该第一导电层、部分该第一介电层以及部分该半导体衬底，以形成至少二彼此隔开的浅沟槽，并由该第一导电层延伸至该半导体衬底。在该浅沟槽内形成一绝缘层以填充该浅沟槽，以及突出于该第一导电层的一顶表面以提供至少二绝缘突出部位。沿着该绝缘突出部位的侧壁形成一侧壁绝缘体。在该第一导电层上形成一第二导电层以填充至在侧壁绝缘体之间的缺口以形成一反向T型导体，该反向T型导体包含该第一导电层的一部位以及该第二导电层的—???部位。
在本发明的另一实施例中是揭露一种用来形成一非易失存储装置的方法。提供一半导体衬底，以及在该衬底上形成一第一介电层。在该第一介电层上形成一第一导电层，以及在该第一导电层的上形成一保护层。擦除部分该保护层、部分该第一导电层、部分该第一介电层以及部分该半导体衬底，以形成至少二彼此隔开的浅沟槽，并由该第一导电层延伸至该半导体衬底。在该浅沟槽内形成一绝缘层以填充该浅沟槽。擦除突出于该第一导电层的一顶表面上并具有该第一绝缘层的该保护层以提供该两个绝缘突出部位。在该绝缘突出部位之间形成一第二导电结构，且该第二导电结构较下方第一导电结构窄，以形成该一反向T型导体。该反向T型导体包含该第一导电层的一部位，以及该第二导电层的一部位。

附图说明

前述发明内容及接下来的简单图式说明，会帮助在阅读该附加示范的图式有更清楚的理解。然而，可理解的是，本发明并不局限图式中所绘示配置及所使用的方法。
图1绘示在先前技术中一浮动栅极晶体管的一实例。
图2绘示依据本发明实施例一示范的具有一反向T型浮动栅极的非易失存储装置结构。
图3A至图3H绘示依据本发明形成一非易失存储装置的一示范的工艺。
【主要元件符号说明】
100 浮动栅极晶体管
102、202 衬底
103、204 隧穿氧化层
104 源极
106 漏极
108 控制栅极
110 浮动栅极
116 介电层
200 非易失存储装置结构
210 反向T型浮动栅极
212 浅沟槽隔离
216 多晶硅层间介电层
218 字线层
302 半导体衬底
304 第一介电层
306 第一导电层
308 保护层
310 浅沟槽
312 第一绝缘层
314 绝缘突出部位
315 侧壁绝缘体
318 第二导电层
320 第二介电层

具体实施方式

本发明的示范的实施例将详尽揭露于下述说明，同时对照相关图式说明来绘示各种实例。尽可能地在通篇图式中以相同的参考标号来表示相同的元件。以下各实施例揭露一种存储装置，而其使用具有一独特外型的一浮动栅极，而对一浮动栅极可以提供一高耦合率。依据一实施例，该浮动栅极结构具有一反向T型，更详尽的描述如下。
图1是绘示一典型的浮动栅极晶体管100。该浮动栅极晶体管100是形成于一衬底102之上，以及包含一隧穿氧化层103、一源极104、一漏极106、一控制栅极108及一浮动栅极110。该浮动栅极110具有一矩型的横截面以及一顶轮廓。在该浮动栅极110及该控制栅极108之间形成一介电层116。在典型的该浮动栅极晶体管100中，在该浮动栅极110的该电压VFG可由下列公式导出：
$V_{\mathrm{FG}}=\frac{C_{\mathrm{gate}}}{C_{\mathrm{total}}}{V}_G+\frac{C_{\mathrm{source}}}{C_{\mathrm{total}}}{V}_S+\frac{C_{\mathrm{drain}}}{C_{\mathrm{total}}}{V}_D+\frac{C_{\mathrm{sub}}}{C_{\mathrm{total}}}{V}_{\mathrm{sub}}---\left(1\right)$
其中Cgate和VG分别为该控制栅极108的电容以及电压，Csource和VS分别为该源极104的电容以及电压，Cdrain和VD分别为该漏极106的电容以及电压，Csub和Vsub分别为该衬底102的电容以及电压。当衬底102、源极104和漏极106接地时，方程式(1)可简化为下式：
$V_{\mathrm{FG}}=\frac{C_{\mathrm{gate}}}{C_{\mathrm{total}}}{V}_G---\left(2\right)$
方程式(2)中右式第一项即为熟知的耦合率，而其需要具要一高耦合率，例如0.6。而在栅极的电容Cgate是由以下关系式得到：
$C_{\mathrm{gata}}=ϵ\frac{A}{d}---\left(3\right)$
其中ε是介电系数，A是在该控制栅极108及该浮动栅极110之间的表面积，而d是在该控制栅极108及该浮动栅极110之间的距离。可通过改变此三项变量中一者或更多来增加该耦合率。换言之，增加该介电系数、增加该横截面面积或降低该距离会得到一较高的耦合率。
本发明的实施例中，可以使用一反向T型浮动栅极来增加表面积。举例来说，在该控制栅极及该浮动栅极间的该表面积A是由该浮动栅极的顶轮廓的长度所决定。借着改变该浮动栅极110的该横截面外型由一矩型为一反向T型，可以增加该顶轮廓的该长度，而在该控制栅极108及该浮动栅极110之间的表面积也会增加。
图2绘示与本发明实例中具有一反向T型浮动栅极的一示范的存储装置结构。如同上述所讨论，该浮动栅极的该形状，在该浮动栅极及控制栅极间可提供一增加的耦合率。非易失存储装置结构200可包含一衬底202、一隧穿氧化层204、一反向T型浮动栅极210、一浅沟槽隔离(STI)212、一多晶硅层间介电层216、及一字线层218，而其可做为一控制栅极。该浅沟槽隔离(STI)212有效地分隔多个存储单元区域。该反向T型浮动栅极210可具有一顶轮廓，而该顶轮廓比起具有一矩型横截面的浮动栅极具有一较长的周长。换言之，具有反向T型栅极有更多的表面积以增加该电容，因此也比起具有一矩型横截面的一浮动栅极更增加其耦合率。
替代地，也有其它可被用于增加一浮动栅极电容及该耦合率的横截面形状。相关实例可包含一U型浮动栅极、一梯型浮动栅极、以及一双反向T型浮动栅极。一般来说，一浮动栅极具有一横截面外廓使得该顶轮廓非一平坦表面可用于增加该耦合率。虽在本发明中，该浮动电极210的该顶轮廓与该字线218形成一界面，可使用于该浮动栅极210及该字线218之间的其它方向，也即该「顶」轮廓可变为该「底」轮廓或一「侧」轮廓。同时多个存储单元具有该非易失存储结构200或类似结构可被安置于一或多个阵列以形成一非易失存储装置，具有多个字线及位线(未示)耦接至该个别存储单元的该浮动栅极以及控制栅极。
图3A至图3H是本发明形成一非易失存储装置的一示范工艺实施例。参照图3A，形成一半导体衬底302，而其较佳为一p型硅衬底。举例来说，该半导体衬底302可为一非晶硅。在该半导体衬底302上形成一第一介电层304。举例来说，该第一介电层304可为一隧穿硅氧化层。在一实施例中，该第一介电层304是约在40埃至120埃之间。随后，在该第一介电层304之上形成一第一导电层306，第一导电层306之后会构成该浮动栅极的一部份。举例来说，该第一导电层306可包含多晶硅，以及具有约在200埃至1500埃间的一厚度。在一范例实施例中，接着可在该第一导电层306上形成一保护层308。该保护层308可做为一化学机械抛光工艺中的一停止层之用，并可为具有一厚度在300埃至1500埃之间的一氮化硅层。
在图3B中，通过擦除该保护层308、该第一导电层306、该第一介电层304及该半导体衬底302的一部位以形成浅沟槽310，而其可用来有效地隔离多个存储单元区域并让存储单元间彼此留出空间。该浅沟槽310是由该保护层308穿过该第一导电层306及该第一介电层304延伸至该半导体衬底302。依序地，通过使用一高密度等离子体(HDP)沉积或是一玻璃悬涂法(SOG)填充一第一绝缘层312(例如一氧化硅层)至该浅沟槽310内，接下来形成如图3B所示的浅沟槽隔离(STI)。接着，在一示范的实施例中，将该浅沟槽隔离施以化学机械抛光使得可以擦除该第一绝缘层312的一部位以露出该保护层。如此可使得该第一绝缘层312的一顶表面与该保护层308的一顶表面对齐。
参照图3C，通过擦除突出于该第一导电层306的一顶表面上具有该第一绝缘层312的该保护层308以形成绝缘突出部位314，而该绝缘突出部位314较佳地包含氮化硅。在一示范的实施例中该擦除步骤是通过使用磷酸(H3PO4)湿法刻蚀工艺。替代地，也可使用一干法刻蚀工艺。
在该第一导电层306之上可以形成一第二绝缘层(例如：一氮化硅层)，而其覆盖该第一导电层306并于该绝缘突出部位314的露出的侧壁及该绝缘突出部位314的顶部之上。在一示范的实施例中，对该第二绝缘层实施一侧壁绝缘体刻蚀工艺以形成侧壁绝缘体315，而该侧壁绝缘体315是沿着该绝缘突起部位314的该侧壁沉积，如图3D所示。在一示范的实施例中，可以擦除在该第一导电层306之上的该第二绝缘层的一部位，也就是除了该侧壁绝缘体315之外的所有该第二绝缘层，以形成一缺口317。在一示范的实施例中，借着使用一具有磷酸(H3PO4)湿法刻蚀工艺来刻蚀该第二绝缘层。在其它实施例中，也可使用干法刻蚀工艺。
参照图3E，接着，建构该浮动栅极的另一部位，在该第一导电层306上形成一第二导电层318(例如：一多晶硅层)以填充在该侧壁绝缘体间315的一缺口。如此会使得该第二导电层318有可能与该下方的第一导电层306电性接触。如图3E所示，在相邻浅沟槽312之间，该第二导电层318的一部位(例如：在侧壁绝缘体315间的该缺口)与该第一导电层306的一部位相结合，以形成一反向T型导体做为一浮动栅极。在一示范实施例中，该第二导电层318可具有介于200埃至500埃间的一厚度。接着，该反向T型导体是实施像是砷(As)的N型掺杂。
在一实施例中，如图3F所示，可使用一湿法刻蚀来擦除该侧壁绝缘体315。举例来说，该侧壁绝缘体315可包含氮化硅。据此，使用具有磷酸(H3PO4)湿法刻蚀工艺来简易地剥除该侧壁绝缘体315，留下该第一导电层306、该第二导电层318及该第一绝缘层312可以不会存在任何缺陷。
再参考图3F，该绝缘突出部位314填于该第一绝缘层312上，是突出于该第一导电层306的该顶表面。可选择地通过使用具有氢氟酸(HF)的湿法刻蚀来擦除该第一绝缘层312的该部位，而该部位是突出于该第一导电层的上。这样会使得该第一绝缘层312或许可与该第一导电层306互相对齐，如图3G中所示。
在图3H中，在该反向T型导体的该轮廓及该绝缘突出部位314的该顶表面上形成一第二介电层320。在一实施例中，该第二介电层是一三层结构。举例来说，该三层结构可包含一第一氧化硅层、形成于该第一氧化硅层之上的一氮化硅层、以及形成于该氮化硅层之上的一第二氧化硅层(即氧化硅-氮化硅-氧化硅层)。接着做为一控制栅极之用的一第三导电层322可形成于该第二介电层320之上。并可于该第三导电层322上图案化以形成该存储装置的字线。
参照图3H，由于增加该反向T型浮动栅极的该轮廓的周长，可以很明显的看出介于该控制栅极(该第三导电层322)及该浮动栅极(该反向T型导体)之间的表面积A增加。因此根据公式$C_{\mathrm{gate}}=ϵ\frac{A}{d}$该浮动栅极的电容Cgate增加而可得一更高的耦合率，并可以得到一更有效率的编程操作。
熟习本项技艺的人士可依据本发明所述的实例在不脱离本发明精神和范围的所做的各种改变。因此，本说明书和图式应视为本发明原则的说明非做为限制之用，更涵盖在本发明精神和范围中的各种修饰，本发明被定义于权利要求书所限定的范围。