用于对提供给负载的脉冲电流进行控制的电路，其一个应用为用于LED调光器电路中，所述电路包括：第一参考电压节点和第二参考电压节点，用于接收电源电压；输入节点，用于接收诸如PWM信号的定时信号；以及受控开关，其连接在第一参考电压节点和第二参考电压节点之间，用于将电流提供给负载。上拉开关可以连接在受控开关的控制电极与第一参考电压节点之间，下拉开关连接在控制电极和第二参考电压节点之间。控制电路连接在输入节点和受控开关的控制电极之间，该控制电路被构造为响应于定时信号来控制受控开关。该电路还可以包括参考电压源，其构造为产生电压值与电源电压值无关的电压。控制电路连接至参考电压源，并运行来响应于定时信号和参考电压从而控制受控开关。
1.用于对施加到负载的脉冲电流进行控制的电路，其包括：输入节点，用于接收定时信号；
开关，其具有第一电极、第二电极和控制电极，并且第一电极连接至高侧电压节点，第二电极连接至负载；
控制电路，其用于响应于定时信号来使得开关的控制电极的电压在开关的第一电极的电压和预定的固定电压之间变化，所述固定电压的值与参考电压的值相关并且低于第一电极电压的值；以及驱动电路，其响应于控制电路的输出来驱动所述开关的控制电极。
2.如权利要求1所述的电路，其中所述控制电路被构造为移动定时信号的电平。
3.如权利要求1所述的电路，其中所述开关是PMOS晶体管。
4.如权利要求1所述的电路，其中所述负载是发光二极管(LED)。
5.用于控制发光二极管(LED)的光强度的电路，包括：第一参考电压节点和第二参考电压节点，用于接收电源电压；
受控开关，连接在第一参考电压节点和LED之间，用于为LED提供电流，该受控开关具有用于控制该受控开关的接通和断开状态的控制电极；
下拉开关，连接在控制电极和第二参考电压节点之间；和参考电压源，其中参考电压独立于电源电压；以及
控制电路，连接在输入节点和受控开关的控制电极之间，用于控制所述控制电极的电压在开关的第一电极的电压和预定的固定电压之间变化，所述预定的固定电压与参考电压相关并且低于第一电极电压。
6.如权利要求5所述的电路，其中控制电路被构造为移动定时信号的电平。
7.如权利要求5所述的电路，其中控制电路将控制电极电压与参考电压进行比较，并且当控制电极电压低于参考电压时对下拉开关提供断开信号。
8.如权利要求5所述的电路，其中参考电压源包括一个或多个电压参考器件。
9.如权利要求8所述的电路，其中电压参考器件包括至少一个齐纳二极管。
10.如权利要求8所述的电路，其中参考电压源通过反馈电路连接在第一参考电压节点和控制电极之间。
11.如权利要求10所述的电路，其中反馈电路被构造为检测控制电极的电压并且当控制电极的电压到达参考电压时生成反馈信号，从而使控制电路能够将控制电极的电压控制为受限于参考电压值。
12.如权利要求5所述的电路，其中受控开关是PMOS晶体管。
13.如权利要求12所述的电路，其中上拉开关和下拉开关包括双极型晶体管。
第一参考电压节点和第二参考电压节点，用于接收电源电压；
受控开关，连接在第一参考电压节点和负载之间，所述受控开关具有第一电极、第二电极、以及用于控制该受控开关的接通和断开状态的控制电极；
参考电压源，其中参考电压的值与电源电压值无关；以及反馈电路，其被构造来响应于定时信号和参考电压源来驱动受控开关的控制电极。
15.如权利要求14所述的电路，其中控制电路将控制电极的电压与参考电压进行比较，并且当控制电极的电压低于参考电压时对下拉开关提供断开信号。
16.如权利要求15所述的电路，其中所述参考电压源通过比较器连接到受控开关的第一电极和控制电极。
17.如权利要求16所述的电路，其中比较器具有第一输入端和第二输入端，第一输入端和第二输入端分别通过参考电压源连接至受控开关的第一电极和控制电极。
18.如权利要求17所述的电路，包括用于控制下拉开关的逻辑门，该逻辑门具有分别连接至比较器的输出端和所述输入节点的输入端。
19.如权利要求18所述的电路，还包括连接至所述输入节点的用于控制上拉开关的电压电平移动电路。
20.如权利要求18所述的电路，其中所述逻辑门是NOR门，在所述输入节点和NOR门的输入端之间连接有反相器电路。
21.如权利要求14所述的电路，其中受控开关是PMOS晶体管。
22.如权利要求14所述的电路，其中上拉开关和下拉开关包括双极型晶体管。
23.如权利要求14所述的电路，其中上拉开关包括上拉锁存器，该上拉锁存器包括双极型晶体管，该双极型晶体管的集电极和发射极连接至受控开关的源极和栅极。
24.如权利要求14所述的电路，其中下拉开关包括双极型晶体管，该双极型晶体管的集电极和发射极分别通过二极管连接到受控开关的栅极和第二参考电压节点，并且该双极型晶体管的基极连接至电流源。
25.如权利要求19所述的电路，其中上拉开关包括上拉锁存器电路，该上拉锁存器电路包括双极型晶体管，该双极型晶体管的集电极和发射极连接至受控开关的源极和栅极，并且所述电压电平移动电路包括连接至锁存器的单触发电路。
26.如权利要求23所述的电路，还包括连接至下拉开关和上拉锁存器的受控电流源。
27.如权利要求14所述的电路，其中所述参考电压源包括一个或多个电压参考器件。
28.如权利要求27所述的电路，其中所述一个或多个电压参考器件包括至少一个齐纳二极管。
29.如权利要求14所述的电路，其中反馈电路响应于控制电极的电压，参考电压源通过该反馈电路连接在受控开关的第一电极和控制电极之间。
30.如权利要求29所述的电路，其中控制电路被构造为响应于反馈电路来对受控开关的控制电极进行控制使其在第一参考电压节点和固定的电压之间变化，该固定电压与参考电压相关并且低于第一参考电压节点的电压。
31.如权利要求30所述的电路，其中控制电路被构造为当反馈信号指示控制电极的电压到达参考电压时对下拉开关提供断开信号。
32.如权利要求14所述的电路，其中所述负载是发光二极管(LED)。
33.如权利要求1所述的电路，其中所述定时信号是PWM信号。
34.如权利要求4所述的电路，其中所述定时信号是PWM信号。
35.如权利要求14所述的电路，其中所述定时信号是PWM信号。
用于对发光二极管之类的负载提供脉冲电流的电路和方法
技术领域
[0001] 本公开的主题涉及对向负载提供脉冲电流进行控制，该负载的一个应用是发光二极管调光电路。
背景技术
[0002] 各种类型的负载都可以由脉冲电流源驱动，其中脉冲的宽度(或占空比)控制着提供给负载的电流量。一个示例是在电路中用脉冲电流源驱动发光二极管(LED)，其中脉宽是变化的，用以控制LED所产生的光强度。通过启动和关闭电压调节器来由未调节的输入电压源产生脉冲电流，以驱动所需的经过LED的电流。如果脉冲主要为高电平(高占空比)，则LED的光强度高。随着占空比降低，LED将显得暗淡。
[0003] 已经有多种调节器拓扑即降压、升压以及升降压变换器被用来产生占空比变化的脉冲电流，其中每一种都采用电感和滤波电容来产生调节后的电压。图1示出了用于驱动LED负载12的降压构造中的开关调节器10，所述LED负载12可以包括单个LED或者串联的LED网络、并联或串并联构造。图1中以示例的方式描述了一对串联的LED。变换器10包括如图所示进行连接的双极性晶体管12、肖特基二极管14、电感22、电容23和电阻16。跨接在电阻16两端的是放大器18，其中电流ILED流经电阻16来接通LED负载12。放大器
18的反相输入端经过幅值为VREF、极性如图所示的固定参考电压源20来在节点14处连接到未经调节的输入电压源VIN。于是放大器18产生了表示何时电流感测电阻16两端的电压降超过参考电压源20的电平VREF的信号。连接到放大器18的输出端的是开/关调制器
17，其由施加在节点24处的输入脉宽调制(PWM)信号来运转。
[0004] 降压型开关调节器的操作为公知，本文为简便起见不作描述。
[0005] 图1所示类型的传统调节器10存在固有的缺陷，使其不适合于诸如对受驱动的LED进行PWM调光的精确应用。例如，图1的开关调节器在关闭后倾向于维持LED负载两端的电压。于是未经调节的电流在调节器关闭后仍会流经LED12一段时间，直到电容23放电。此外，负载电流的恢复会因重启调节器后对电容23重新充电所需的时间量而被延迟。这一特性在精确LED调光电路中是无法被接受的，在精确LED调光电路中，对LED光强度的精确控制对于在很宽的亮度范围内维持恒定的LED颜色是很重要的。随着经过LED的DC电流的变化，LED所发射的光的颜色也发生变化。例如，蓝色LED在受到100mA或1mA的驱动时一般仍为蓝色，但其所发射的光的波长将会显著变化。这在对红/绿/蓝LED进行混合，例如以获得所需的白光，这样的应用中是很重要的，从而精确地控制LED的发光。 [0006] 为了应对传统调节器中的电容充电和放电延迟，通过引入与LED负载串联的开关来对PWM调光进行了改进，以阻断在调节器关闭期间流经LED的电流。此技术或者采用NMOS(N沟道金属氧化物半导体场效应管)开关来使负载从输出电压的低电压侧(如接地侧)断开(称为低侧LED调光)，或者采用高侧(如电源侧)的PMOS(P沟道金属氧化物半导体场效应管)开关来使LED负载从输出电压的高电压侧断开(高侧LED调光)。每种方法都阻断了调节器电容的放电路径。
[0007] 在低侧LED调光器电路的示例中，可以由启动调节器的同一PWM信号来驱动NMOS开关。然而，高侧LED调光器利用PMOS开关，PMOS开关必须由电平移动至PMOS源电压的PWM信号的反相来驱动。
[0008] 低侧调光方法可以用来扩展图1所示的降压变换器的PWM调光率。图2示出了低侧调光电路30和降压变换器的一部分。通过将NMOS晶体管34与LED负载32串联来提高PWM调光率。晶体管34的栅极由施加到NMOS晶体管36的PWM信号来控制，NMOS晶体管36连接在晶体管34和地之间。如图所示连接的由电阻40和42组成的电阻分压器确立了该电路的工作电平。
[0009] 尽管对传统电路作出了改进，图2所示的低侧PWM调光电路仍存在缺陷。电阻40和42的值难以确立，因为必须精确获知VIN和VOUT 对地的值才能确立为了当PWM信号为高时断开NMOS开关34所需的合适电阻值。当PWM为低时，NMOS晶体管开关36断开，开关34被电阻40接通。如果VIN-VOUT过高，则必须补充附加电路以避免过压毁坏NMOS开关34的栅极。因此，图3所示类型的高侧PWM调光器电路通常是优选的。
[0010] 参照图3，高侧LED调光器电路40实现了NMOS晶体管46接地、电阻分压器42和54执行反相和电压电平移动处理来使PMOS开关44能够响应于施加在节点48处的PWM信号而开闭。当源电压对地超过20伏时，电阻分压器42、54是必需的，用于限制PMOS开关44的源极与栅极之间的电压。然而，这种驱动PMOS栅极的方法具有几种缺点。电阻分压器
42、54在开关接通时间与开关断开时间中添加了RC时间常量。电阻分压比一般是固定的，这导致不期望的结果，即施加到开关44的栅-源电压与VIN处的(未经调节的)电源电压成比例，因此也是变化的。此外，电阻分压器42、54在PMOS晶体管44接通时从电源汲取大量电流。本公开描述解决了上述缺陷的改进电路。
[0011] 发明内容
[0012] 所公开主题的一个方面是一种用于对施加到负载的脉冲电流进行控制的电路，其包括用于接收定时信号如PWM信号的输入节点，具有第一电极、第二电极和控制电极的开关，其中第一电极连接至高侧电压节点，第二电极连接至负载，以及电压值与电源电压值无关的参考电压源。控制电路被构造为响应于PWM信号来对开关控制电极的电压进行移动以使得开关控制电极的电压在开关的第一电极的电压与预定的固定电压之间变化，所述固定电压与参考电压相关并且低于第一电极电压。
[0013] 所公开主题的另一个方面是一种用于控制LED的光强度的电路，其包括用于接收电源电压的第一参考电压节点和第二参考电压节点，用于接收定时信号(如PWM信号)的输入节点，以及连接在第一参考电压节点与LED之间来将电流提供到LED的受控开关。所述受控开关具有用于控制该受控开关的接通和断开状态的控制电极。上拉开关连 接在控制电极和第一参考电压节点之间，下拉开关连接在控制电极和第二参考电压节点之间。提供一个参考电压源，其电压值与电源电压值无关。构造一个连接在输入节点与受控开关的控制电极之间的控制电路来响应于PWM信号的电平以使得控制电极的电压在开关的第一电极电压与预定的固定电压之间变化，所述固定电压与参考电压相关并且低于第一电极电压。
[0014] 所公开主题的又一个方面是一种用于将脉冲电流提供给负载的电路，其包括用于接收电源电压的第一参考电压节点和第二参考电压节点，用于接收定时信号(如PWM信号)的输入节点，以及连接在第一参考电压节点和负载之间的受控开关，所述受控开关具有第一电极、第二电极、以及用于控制该受控开关的接通和断开状态的控制电极。上拉开关连接在控制电极和第一参考电压节点之间，下拉开关连接在控制电极和第二参考电压节点之间。包括一个参考电压源，其电压值与电源电压值无关；反馈电路被构造来响应于PWM信号和参考电压源而驱动受控开关的控制电极。
[0015] 其它的优点和新特征将部分在后续的说明书中给出，部分将由本领域的技术人员通过审阅下文及附图时明显看出，或者通过示例的产品或操作而得知。本发明的优点可以通过应用或使用特别是权利要求中指出的方法、装置或其组合而实现和获得。 [0016] 附图说明
[0017] 图1是实现为LED调光器电路的降压型开关变换器的电路图。
[0018] 图2是示出现有技术中作出了改进的电路，其中低侧断开开关被用于PWM调光。 [0019] 图3示出了现有技术用于LED调光的高侧断开开关的电路图。
[0020] 图4是示出了按照本文指教的改进的高侧断开开关的简化形式的示图。 [0021] 图5A-图5C是图4所示电路所产生的波形。
[0022] 图6是对应于图4的详细电路图。
[0023] 图7是示出了如图6所示类型的受控电流源的构造的电路图。
[0024] 具体实施方式
[0025] 参照图4，一种按照本文的指教来构造的用于对施加给负载的脉冲电流进行控制的电路，在此例中是LED调光器电路60，实现了一种新颖的用于驱动PMOS开关62的高侧断开开关驱动器61，以将脉宽被精确控制的电流脉冲施加给LED负载64。断开开关驱动器61包括连接在PMOS开关62的源极和栅极之间的上拉开关66，以及栅极和地之间的下拉开关68。象征性示出的开关66和68是互补型器件，它们可以是双极型或者MOS晶体管或其它可开关器件、或者功能电路。PMOS开关62的栅极和源极之间的电压经参考电压源74由比较器72进行监视，其中参考电压源74的极性如图所示，其连接在PMOS开关的源极和比较器的正相输入端之间。比较器72的反相输入端连接至PMOS开关62的栅极。于是，当PMOS开关62的栅—源电压大于参考电压源74两端的电压时，线73处的比较器72的输出状态发生切换，而与PMOS开关62源极处的正电源电压无关。
[0026] 比较器72的输出被提供给逻辑NOR门76的一个输入端，逻辑NOR门76的输出端连接至下拉开关68的控制输入端。线70处的PWM信号施加给逻辑NOR门76的另一个输入端。
[0027] 上拉开关66的控制栅极接收经过电平移动电路80后幅值有一定改变的电平移动后的PWM信号复制。电路的运行情况如下。
[0028] 当PWM为低(图5A中t
[0029] 当PWM转换为高(在图5A的t1时刻)时，反相器78的输出变为低，因为比较器72的输出为低，所以NOR门76的输出导致下拉开关68接通，同时电平移动电路80将高信号发送至开关66以断开开 关66。此时，由于线73处的电压电平为低，所以线73不能禁止开关68接通。
[0030] 施加到PMOS晶体管62的栅极的电压GATE将会下降，直到(在t＝t2时)栅极电压等于地(如果参考电压源74的值小于地)，或者直到比较器72检测到栅极电压降至低于参考电压，如图5C所示。
[0031] 如果线73处的参考电压高于地，则PMOS晶体管62的GATE电压将保持为略低于参考电压。参见图5C，当GATE电压降至低于浮动的参考电压电平时，比较器72输出端的线73处的电压电平将变为高，使得下拉开关68通过NOR门76的作用而断开。当PWM下一次变为低(t＝t3)时，下拉开关68将通过NOR门76的另一个输入而断开，而上拉开关66将通过电平移动电路80而接通。现在PMOS晶体管62栅极上的电压GATE将会上升，(见图
5C中t＝t4)直到栅极电压GATE等于晶体管的源极电压，并将在PWM为低时保持此电平。
线73处的电压将转换成低值，以备PWM的下一次正向转换。
[0032] 与传统电路相比，很明显图4的电路具有小了很多的RC常量延迟，这是因为用开关取代了电阻。流经上拉开关66和下拉开关68的电流较大，从而有利于加快开关动作并减小功耗。当电路处于稳态时，保持比较器的状态只消耗很小的功率。由于不存在电阻分压器，所以上述电路的功耗相比传统电路得到了显著的降低。此外，由于参考电压源74的值固定，并且当参考电压高于地时此参考电压与电路中的其它电压无关，因此PMOS栅-源驱动电压与电源或输入电压无关。
[0033] 图6是与图4对应的详细电路图。如图所示，下拉开关68由双极型晶体管QN1、电流源I1和二极管D1实现。上拉开关66(锁存电路)由双极型晶体管QP2、QN2和QN3以及电阻R1实现。
[0034] 如图所示，电平移动电路80由单触发电路、晶体管QN6和电阻R3组成。所述单触发电路是一个单稳态多谐振荡器，其响应于节点70处的PWM信号经反相器78后所产生的输入电压变化而产生短周期的输出脉冲。
[0035] 图4中的NOR门76在图6中由晶体管QN5、QN4和电流源I2构 成。共同形成了PMOS62的栅-源电压限制检测电路的比较器72和参考电压源74在图6中是由如图所示连接的齐纳二极管Z1、电阻R2、晶体管QP1和电阻R4实现的。
[0036] 在运行中，当节点70处的PWM信号转换为高时，由于QN5断开并且基极电流流入晶体管QN1而使下拉开关QN1接通。晶体管QN1通过二极管D1从PMOS晶体管62的栅极汲取电流。此时上拉锁存器或开关66关闭，因为没有电流来驱动电阻R3并且二极管D1使得晶体管QN2和QN3截止。晶体管QN1持续从PMOS晶体管62的栅极汲取大量电流，直到连接在PMOS晶体管62的栅极和源极之间的限制检测电路中的齐纳二极管Z1开始导通(实际应用中在8伏开始)。流经齐纳二极管Z1的电流启动对晶体管QN4和电阻R4供电的电流源QP1，随后关闭了基极驱动以使晶体管QN1截止。来自电流源I1的电流从PMOS晶体管62的栅极汲取少量电流以保持接通状态电压，并保持限制检测电路72、74接通。当限制检测电路72、74接通时，晶体管QN1截止。
[0037] 当PWM信号转换为低时，下拉晶体管QN1保持截止，电流源I1关闭。接下来PWMB信号将转换为高，生成一个单触发脉冲，该单触发脉冲接通上拉锁存器或开关，所述上拉锁存器或开关由晶体管QN2、QN3和QP2组成。此锁存器现在将引入大量电流，直到PMOS晶体管62的栅极和源极电压相等，然后其将断开。上拉电阻R1将PMOS晶体管62的栅极保持为该晶体管的源极的电位。
[0038] 电流源I1是如上文所述运行的受控电流源。此类型电流源的一种构造在图7的电路图中示出，其中恒压源90通过受控缓冲电路92进行缓冲，所述受控缓冲电路92由晶体管92A、92B和电阻92C、92D按如图所示连接而构成。这样，当PWMB为低时，缓冲器92接通，使得电流I1经过晶体管92B导通。当PWMB为高时缓冲器92断开。
[0039] 如前文所述，图4中的参考电路74和比较器电路72在图6中以齐纳二极管Z1、电阻R2和R4以及晶体管QP1的形式组合在一起，用来检测PMOS62的栅-源电压限制。当PMOS晶体管62的栅极电压降至小于源极电压的大约8.7伏时，齐纳二极管Z2截止并从晶体管 QP1的基极抽取电流。现在晶体管QP1导通，并且流出晶体管QP1的集电极的电流进入晶体管QN4的基极，从而形成NOR门的一个输入。
[0040] 尽管前述内容描述了所认为的最佳模式和/或其它示例，应当理解到可以对其作出各种修改并且本文所公开的主题可以由各种形式和示例来实现，这些指教可以应用于大量的应用中，本文仅描述了其中一些。例如，尽管针对指定极性的电源、示例性的二极管和所示类型与极性的晶体管描述了电路构造，也可以构造为其它的电路结构。应当由权利要求来涵盖任何及全部的落入本发明实际范围内的应用、修改和变体。
