基板测试电路转让专利
申请号 : CN200710178946.7
文献号 : CN101452123B
文献日 : 2010-09-22
发明人 : 陈宇鹏 , 田震寰 , 权基瑛
申请人 : 北京京东方光电科技有限公司
摘要 :
本发明涉及一种基板测试电路，包括测试总线及与所述测试总线相连的测试信号端，所述基板中的待测信号线通过信号连接端连接到所述测试总线上，其中：所述测试总线上设置有多个信号接入端；每个所述信号接入端与所述测试信号端之间连接有一条测试支路；每条所述测试支路的电阻值相同。通过本发明，由于引入了多个信号接入端，添加具有相同阻值的测试支路，使得在不改变工艺流程和设备硬件结构的情况下，使显示屏各处的测试信号输入电阻和阻抗大小达到基本一致，较好的平均了各信号线的输入电阻和阻抗，从而保证了待测像素区内的测试信号没有区域性的明显衰减，克服了面板尺寸的限制，以实现对大型号的面板的测试。
权利要求 :
1.一种基板测试电路，包括测试总线及与所述测试总线相连的测试信号端，所述基板中的待测信号线通过信号连接端连接到所述测试总线上，其特征在于：所述测试总线上设置有多个信号接入端；每个所述信号接入端与所述测试信号端之间连接有一条测试支路；与同一个所述测试信号端连接的多条所述测试支路中的每条所述测试支路的电阻值相同。
2.根据权利要求1所述的基板测试电路，其特征在于：所述测试总线上，位于相邻两个所述信号接入端之间的总线长度小于40cm。
3.根据权利要求2所述的基板测试电路，其特征在于：每条所述测试支路上具有长度不同的之字形路段，使得每条所述测试支路的电阻值相同。
4.根据权利要求2所述的基板测试电路，其特征在于：每条所述测试支路的宽度不同，使得每条所述测试支路的电阻值相同。
5.根据权利要求2或3所述的基板测试电路，其特征在于：所述基板中的待测信号线为数据线；所述测试总线为数据测试总线；所述测试信号端为数据测试端。
6.根据权利要求5所述的基板测试电路，其特征在于：所述数据线包括数据奇线和数据偶线；所述数据测试总线包括数据测试奇总线和数据测试偶总线；所述数据测试端为数据测试奇端和数据测试偶端；所述数据奇线和所述数据测试奇端连接到所述数据测试奇总线上；所述数据偶线和所述数据测试偶端连接到所述数据测试偶总线上。
7.根据权利要求2或3所述的基板测试电路，其特征在于：所述基板中的待测信号线为栅线；所述测试总线为栅测试总线；所述测试信号端为栅测试端。
8.根据权利要求7所述的基板测试电路，其特征在于：所述栅线包括栅奇线和栅偶线；所述栅测试总线包括栅测试奇总线和栅测试偶总线；所述栅测试端为栅测试奇端和栅测试偶端；所述栅奇线和所述栅测试奇端连接到所述栅测试奇总线上；所述栅偶线和所述栅测试偶端连接到所述数据测试偶总线上。
9.根据权利要求5所述的基板测试电路，其特征在于：还包括公共电极端，与所述基板的公共电极相连。
10.根据权利要求9所述的基板测试电路，其特征在于：还包括防静电环，每条所述数据线分别通过所述防静电环与公共电极相连。
11.根据权利要求10所述的基板测试电路，其特征在于：所述防静电环为TFT有源层沟道。
说明书 :
技术领域
本发明涉及一种基板测试电路，尤其涉及一种对液晶显示器的阵列基板上的信号进行测试的电路。
背景技术
在现有的薄膜晶体管(Thin Film Transistor，以下简称：TFT)液晶显示器的制造过程中，包括一阵列工艺阶段，在该阶段中形成阵列基板，阵列基板上具有若干独立的TFT像素阵列电路。当沉积形成像素阵列后需要对其进行检测。具体的测试方法是预先将用来输入测试信号的测试电路随像素阵列一起沉积集成到玻璃基板上，其中，测试电路位于每个像素区域的周边。测试完毕后，再在成盒(Cell)工艺的切割过程中将测试电路去除。
现有的一种测试电路如图1所示，在像素区的周边引出有栅线1和数据线2，其中的奇线、偶线分别引出通过测试总线与检测电路的测试信号端相连，具体为：栅线1的奇线通过栅测试奇总线11与栅测试奇端GO(GateOdd)相连；栅线1的偶线通过栅测试偶总线12与栅测试偶端GE(Gate Even)相连；数据线2的奇线通过数据测试奇总线21与数据测试奇端DO(Data Odd)相连；数据线2的偶线通过数据测试偶总线22与数据测试偶端DE(DataEven)相连。测试电路中，除上述4种测试信号端外，还包括有公共电极端Vcom(Common)，用于测试公共电极3。
在进行测试时，设备通过探针与玻璃基板上集成的各个测试信号端相连得到输入信号；同时，调谐器(modulator)在玻璃基板上方15um左右横向移动接收像素区表面电场以判断各像素功能是否正常，从而达到测试的目的。
现有技术的缺陷在于：由于集成到玻璃基板上的测试电路的引线电阻较大，因此，当对大尺寸的液晶显示屏应用上述测试电路时，测试信号会由于引线电阻的分压作用和阻容延迟(RC Delay)效应，自测试信号端沿总线方向有比较明显的衰减，造成显示屏局部测试信号过小，整张显示屏测试信号电压不均匀，影响测试效果。其中，尤以测试信号电压不均匀影响更大。以下以数据线2的偶线为例，结合图2具体介绍分压作用和阻容延迟效应产生的具体原因，其他有关栅线1和数据线2的奇线产生问题的原理相同，此处不再赘述。
1、分压作用
由于数据测试偶总线22与公共电极3之间存在一定的漏电流，如图2中的虚线箭头所示。尽管该漏电流比较微弱，但是在信号线2的数量较多的情况下，数据测试偶总线22的长度大大增加，其电阻R也会相应增加，使有一部分电压会消耗在数据测试偶总线22上。因此，远离数据测试偶端DE的数据线2测得的信号电压必然偏低，从而导致该区域信号衰减，造成测试信号电压不均匀。
如图2所示，设数据线2共有n条，则左边第一条数据线相对于右边第一条数据线的压降可以通过以下公式计算得到：
ΔV＝R*i*n+R*i*(n-1)+R*i*(n-2)+......+R*i
其中，ΔV表示压降值，i表示漏电流，R表示每两根数据线2在数据测试偶总线22上的信号连接端之间的电阻值。从上式可见，电阻R越多，压降值ΔV越大，则信号电压越不均匀。
2、阻容延迟效应
如图2所示，数据线2穿过像素区后，其末端与公共电极以防静电环的形式相连，此时可以看作为开路。由于各数据线2在像素区内部的结构相同，因此阻容延迟的差异完全取决于外围测试电路的差异。根据电路阻抗的计算公式可知，在电容和电感相同的情况下，各信号线的阻容延迟的大小随电路中电阻的增大而增加。而电阻大小会自数据测试偶总线22的输入端向另一端逐渐变大，导致阻容延迟也随之增大，使得在远离数据测试偶端DE的数据线的信号延迟到达，使得在有限的扫描时间内TFT器件无法完全充电，从而导致信号衰减。
在测试信号衰减过程中，虽然对分压作用或阻容延迟效应中谁起主导作用的问题没有经过验证。但是，导致信号衰减的主要原因必为二者之一，因此都极待加以解决。
另外，为了解决上述问题，如图3所示，现有技术中可以采用在玻璃基板两端加配线，从两侧加信号的方案。如图4所示。该方案虽然在一定程序上能够减小误差，但仍然存在以下缺陷：
1、对测试电路的改造不够彻底，仍然存在输入电阻不均衡的状况，因此仍受面板尺寸的限制，无法测试32英寸及以上型号的面板；
2、该方案在实施时必须采取对称输入的方式，即信号需要有左右两个输入端。这样带来的问题是：首先，由于测试设备原理的限制，人们无法知道两侧的输入端焊盘(pad)6与设备的探针(probe pin)5是否全部接触良好；其次，如图4所示，由于采用对称输入方式，要求设备探测框架(probe frame)7中间添加一条带有探针的横梁8。由于当设备测试时，调谐器与玻璃基板之间的距离只有15um，在经过横梁8时调谐器必须升起一次，从而增加了节拍时间(tact time)，影响了产能。
现有的一种测试电路如图1所示，在像素区的周边引出有栅线1和数据线2，其中的奇线、偶线分别引出通过测试总线与检测电路的测试信号端相连，具体为：栅线1的奇线通过栅测试奇总线11与栅测试奇端GO(GateOdd)相连；栅线1的偶线通过栅测试偶总线12与栅测试偶端GE(Gate Even)相连；数据线2的奇线通过数据测试奇总线21与数据测试奇端DO(Data Odd)相连；数据线2的偶线通过数据测试偶总线22与数据测试偶端DE(DataEven)相连。测试电路中，除上述4种测试信号端外，还包括有公共电极端Vcom(Common)，用于测试公共电极3。
在进行测试时，设备通过探针与玻璃基板上集成的各个测试信号端相连得到输入信号；同时，调谐器(modulator)在玻璃基板上方15um左右横向移动接收像素区表面电场以判断各像素功能是否正常，从而达到测试的目的。
现有技术的缺陷在于：由于集成到玻璃基板上的测试电路的引线电阻较大，因此，当对大尺寸的液晶显示屏应用上述测试电路时，测试信号会由于引线电阻的分压作用和阻容延迟(RC Delay)效应，自测试信号端沿总线方向有比较明显的衰减，造成显示屏局部测试信号过小，整张显示屏测试信号电压不均匀，影响测试效果。其中，尤以测试信号电压不均匀影响更大。以下以数据线2的偶线为例，结合图2具体介绍分压作用和阻容延迟效应产生的具体原因，其他有关栅线1和数据线2的奇线产生问题的原理相同，此处不再赘述。
1、分压作用
由于数据测试偶总线22与公共电极3之间存在一定的漏电流，如图2中的虚线箭头所示。尽管该漏电流比较微弱，但是在信号线2的数量较多的情况下，数据测试偶总线22的长度大大增加，其电阻R也会相应增加，使有一部分电压会消耗在数据测试偶总线22上。因此，远离数据测试偶端DE的数据线2测得的信号电压必然偏低，从而导致该区域信号衰减，造成测试信号电压不均匀。
如图2所示，设数据线2共有n条，则左边第一条数据线相对于右边第一条数据线的压降可以通过以下公式计算得到：
ΔV＝R*i*n+R*i*(n-1)+R*i*(n-2)+......+R*i
其中，ΔV表示压降值，i表示漏电流，R表示每两根数据线2在数据测试偶总线22上的信号连接端之间的电阻值。从上式可见，电阻R越多，压降值ΔV越大，则信号电压越不均匀。
2、阻容延迟效应
如图2所示，数据线2穿过像素区后，其末端与公共电极以防静电环的形式相连，此时可以看作为开路。由于各数据线2在像素区内部的结构相同，因此阻容延迟的差异完全取决于外围测试电路的差异。根据电路阻抗的计算公式可知，在电容和电感相同的情况下，各信号线的阻容延迟的大小随电路中电阻的增大而增加。而电阻大小会自数据测试偶总线22的输入端向另一端逐渐变大，导致阻容延迟也随之增大，使得在远离数据测试偶端DE的数据线的信号延迟到达，使得在有限的扫描时间内TFT器件无法完全充电，从而导致信号衰减。
在测试信号衰减过程中，虽然对分压作用或阻容延迟效应中谁起主导作用的问题没有经过验证。但是，导致信号衰减的主要原因必为二者之一，因此都极待加以解决。
另外，为了解决上述问题，如图3所示，现有技术中可以采用在玻璃基板两端加配线，从两侧加信号的方案。如图4所示。该方案虽然在一定程序上能够减小误差，但仍然存在以下缺陷：
1、对测试电路的改造不够彻底，仍然存在输入电阻不均衡的状况，因此仍受面板尺寸的限制，无法测试32英寸及以上型号的面板；
2、该方案在实施时必须采取对称输入的方式，即信号需要有左右两个输入端。这样带来的问题是：首先，由于测试设备原理的限制，人们无法知道两侧的输入端焊盘(pad)6与设备的探针(probe pin)5是否全部接触良好；其次，如图4所示，由于采用对称输入方式，要求设备探测框架(probe frame)7中间添加一条带有探针的横梁8。由于当设备测试时，调谐器与玻璃基板之间的距离只有15um，在经过横梁8时调谐器必须升起一次，从而增加了节拍时间(tact time)，影响了产能。
发明内容
本发明要解决的问题是：当对大尺寸基板进行信号测试时，由于不同位置的测试信号的传输距离相差较大而导致检测信号电压值的不均匀。
为了解决上述问题，本发明的一个实施例是提供了一种基板测试电路，包括测试总线及与所述测试总线相连的测试信号端，所述基板中的待测信号线通过信号连接端连接到所述测试总线上，其中：所述测试总线上设置有多个信号接入端；每个所述信号接入端与所述测试信号端之间连接有一条测试支路；与同一个所述测试信号端连接的多条所述测试支路中的每条所述测试支路的电阻值相同。
通过本发明，由于引入了多个信号接入端，添加具有相同阻值的测试支路，使得在不改变工艺流程和设备硬件结构的情况下，使显示屏各处的测试信号输入电阻和阻抗大小达到基本一致，较好的平均了各信号线的输入电阻和阻抗，从而保证了待测像素区内的测试信号没有区域性的明显衰减，克服了面板尺寸的限制，以实现对大型号的面板的测试。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
为了解决上述问题，本发明的一个实施例是提供了一种基板测试电路，包括测试总线及与所述测试总线相连的测试信号端，所述基板中的待测信号线通过信号连接端连接到所述测试总线上，其中：所述测试总线上设置有多个信号接入端；每个所述信号接入端与所述测试信号端之间连接有一条测试支路；与同一个所述测试信号端连接的多条所述测试支路中的每条所述测试支路的电阻值相同。
通过本发明，由于引入了多个信号接入端，添加具有相同阻值的测试支路，使得在不改变工艺流程和设备硬件结构的情况下，使显示屏各处的测试信号输入电阻和阻抗大小达到基本一致，较好的平均了各信号线的输入电阻和阻抗，从而保证了待测像素区内的测试信号没有区域性的明显衰减，克服了面板尺寸的限制，以实现对大型号的面板的测试。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为现有基板测试电路结构示意图；
图2为现有基板测试电路中分压作用和阻容延迟效应的产生原理示意图；
图3为现有具有两端配线的基板测试电路结构示意图；
图4为采用图3所示基板测试电路的测试原理示意图；
图5为本发明实施例所述基板测试电路的部分结构示意图；
图6为本发明实施例所述基板测试电路的完整结构示意图；
图7为采用图6所示基板测试电路的测试原理示意图。
图2为现有基板测试电路中分压作用和阻容延迟效应的产生原理示意图；
图3为现有具有两端配线的基板测试电路结构示意图；
图4为采用图3所示基板测试电路的测试原理示意图；
图5为本发明实施例所述基板测试电路的部分结构示意图；
图6为本发明实施例所述基板测试电路的完整结构示意图；
图7为采用图6所示基板测试电路的测试原理示意图。
具体实施方式
本实施例提供了一种基板测试电路，包括测试总线及与所述测试总线相连的测试信号端，所述基板中的待测信号线通过信号连接端连接到所述测试总线上。其中，测试总线及测试信号端可以根据待测信号线的不同也有所不同。为了便于叙述，此处，以待测信号线为数据线为例进行说明。而当待测信号线为栅线时，其结构基本相同。
如图5所示，基板中的待测信号线为数据线2，具体地为数据线2中的偶数线，即数据偶线20；相应地，测试总线为数据测试总线，并且在图中具体为数据测试偶总线22，数据偶线20通过信号连接端220等多个信号连接端连接到数据测试偶总线22上；测试信号端为数据测试端，并且在图中具体为数据测试偶端DE。以下，对基板测试电路中，当被测信号线为数据偶线20时的电路结构进行说明，对于被测信号线中的奇线时的原理相同。
在图5中，数据测试偶总线22上设置有多个信号接入端，例如，信号接入端221；每个信号接入端与数据测试偶端DE之间连接有一条测试支路，例如，测试支路222；每条测试支路具有相同的电阻值。具体地，可以通过改变测试支路的宽度或长度使每条测试支路具有相同的电阻值。以下仅以改变测试支路的长度为例进行说明，改变测试支路的宽度的原理相同，此处不再赘述。
如图5所示，每条测试支路上具有长度不等的之字形(zigzag)路段，例如，之字形路段223。其中，之字形路段是测试支路的一部分，被设置为之字形。不同测试支路上的之字形路段的长度各不相同，可以根据测试支路的长度进行设定，使得各条测试支路的电阻值相同。
另外，实践表明，当总线长度很小时，其分压作用和阻容延迟(RCDelay)效应的影响可以忽略不计，即，可以认为在此段测试总线上的输入信号的电压是均匀的。因此，优选地，可以使在数据测试偶总线22上，位于相邻两个信号接入端之间的总线长度小于40cm。
此处需要说明的是，当基板中的待测信号线为栅线时，相应地，上述测试总线为栅测试总线；测试信号端为栅测试端。并且，具体地，与数据线2类似，栅线1也可包括栅奇线和栅偶线，即栅线1中的奇数线和偶数线；相应地，栅测试总线可以包括栅测试奇总线11和栅测试偶总线12，栅测试端可以为栅测试奇端GO和栅测试偶端GE。所述栅奇线和栅测试奇端GO连接到栅测试奇总线11上；所述栅偶线和栅测试偶端GE连接到数据测试偶总线12上。
与图5中所示的基板测试电路的结构相似，栅测试总线上也可以设置多个信号接入端；在每个信号接入端与栅测试端之间连接一条测试支路；每条测试支路具有相同的电阻值。具体地，可以通过改变测试支路的宽度或长度使每条测试支路具有相同的电阻值。例如，在每条测试支路上设置之字形路段，不同测试支路上的之字形路段的长度各不相同，使得各条测试支路的电阻值相同。
根据通常地的基板结构，相对于栅线1，数据线2的条数会更多一些，分布距离也更长，从而更容易出现信号衰减的问题。因此需要将本实施例所述的基板测试电路结构应用于数据线2上，而对于栅线1是否采用上述测试电路结构可以视情况而定。当栅线1未采用添加信号接入端的结构时，检测电路的完整结构如图6所示。另外，当信号均匀性得到改善后，若测试电路的总输入电阻相对于现有方式有所增加，则可以通过略微提高测试信号的绝对电压，或微调TFT的扫描时间来提高panel的平均电压值。以达到一个理想的测试条件。
另外，本实施例中的基本测试电路还可以包括公共电极端Vcom，与基板的公共电极3相连，以实现对公共电极3上的信号进行测试。
另外，本实施例中的基本测试电路还可以包括防静电环4，每条数据线2通过防静电环4与公共电极3相连。其中的防静电环4可以为一种特殊结构的TFT器件，其结构是每条数据线被设计成同时作为该TFT器件的源极和栅极，并使该TFT器件具有很高的开启电压。这样在一般情况下数据线上的信号电压较低，该TFT器件不会导通，但是当数据线由于静电作用产生很高的静电电压的时候，该TFT器件被瞬间打开，静电得以释放到广阔的公共电极区域，减少对数据线造成静电损伤的几率，从而起到防静电的作用。
通过本实施例所述电路结构，通过引入信号接入端，添加具有相同阻值的测试支路，使得在不改变工艺流程和设备硬件结构的情况下，使显示屏各处的测试信号输入电阻和阻抗大小达到基本一致，较好的平均了各信号线的输入电阻和阻抗，从而保证了待测像素区内的测试信号没有区域性的明显衰减，克服了面板尺寸的限制，以实现对大型号的面板的测试。
另外，如图7所示，在进行测试时，无需采取对称输入的方式，而采用单一焊盘和单边输入方式。因此可以很容易地确保输入端焊盘6与设备的探针5接触良好；并且，由于不采用对称输入方式，因此设备探测框架7中间无需添加横梁8。从而减少了节拍时间，保证了产能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
如图5所示，基板中的待测信号线为数据线2，具体地为数据线2中的偶数线，即数据偶线20；相应地，测试总线为数据测试总线，并且在图中具体为数据测试偶总线22，数据偶线20通过信号连接端220等多个信号连接端连接到数据测试偶总线22上；测试信号端为数据测试端，并且在图中具体为数据测试偶端DE。以下，对基板测试电路中，当被测信号线为数据偶线20时的电路结构进行说明，对于被测信号线中的奇线时的原理相同。
在图5中，数据测试偶总线22上设置有多个信号接入端，例如，信号接入端221；每个信号接入端与数据测试偶端DE之间连接有一条测试支路，例如，测试支路222；每条测试支路具有相同的电阻值。具体地，可以通过改变测试支路的宽度或长度使每条测试支路具有相同的电阻值。以下仅以改变测试支路的长度为例进行说明，改变测试支路的宽度的原理相同，此处不再赘述。
如图5所示，每条测试支路上具有长度不等的之字形(zigzag)路段，例如，之字形路段223。其中，之字形路段是测试支路的一部分，被设置为之字形。不同测试支路上的之字形路段的长度各不相同，可以根据测试支路的长度进行设定，使得各条测试支路的电阻值相同。
另外，实践表明，当总线长度很小时，其分压作用和阻容延迟(RCDelay)效应的影响可以忽略不计，即，可以认为在此段测试总线上的输入信号的电压是均匀的。因此，优选地，可以使在数据测试偶总线22上，位于相邻两个信号接入端之间的总线长度小于40cm。
此处需要说明的是，当基板中的待测信号线为栅线时，相应地，上述测试总线为栅测试总线；测试信号端为栅测试端。并且，具体地，与数据线2类似，栅线1也可包括栅奇线和栅偶线，即栅线1中的奇数线和偶数线；相应地，栅测试总线可以包括栅测试奇总线11和栅测试偶总线12，栅测试端可以为栅测试奇端GO和栅测试偶端GE。所述栅奇线和栅测试奇端GO连接到栅测试奇总线11上；所述栅偶线和栅测试偶端GE连接到数据测试偶总线12上。
与图5中所示的基板测试电路的结构相似，栅测试总线上也可以设置多个信号接入端；在每个信号接入端与栅测试端之间连接一条测试支路；每条测试支路具有相同的电阻值。具体地，可以通过改变测试支路的宽度或长度使每条测试支路具有相同的电阻值。例如，在每条测试支路上设置之字形路段，不同测试支路上的之字形路段的长度各不相同，使得各条测试支路的电阻值相同。
根据通常地的基板结构，相对于栅线1，数据线2的条数会更多一些，分布距离也更长，从而更容易出现信号衰减的问题。因此需要将本实施例所述的基板测试电路结构应用于数据线2上，而对于栅线1是否采用上述测试电路结构可以视情况而定。当栅线1未采用添加信号接入端的结构时，检测电路的完整结构如图6所示。另外，当信号均匀性得到改善后，若测试电路的总输入电阻相对于现有方式有所增加，则可以通过略微提高测试信号的绝对电压，或微调TFT的扫描时间来提高panel的平均电压值。以达到一个理想的测试条件。
另外，本实施例中的基本测试电路还可以包括公共电极端Vcom，与基板的公共电极3相连，以实现对公共电极3上的信号进行测试。
另外，本实施例中的基本测试电路还可以包括防静电环4，每条数据线2通过防静电环4与公共电极3相连。其中的防静电环4可以为一种特殊结构的TFT器件，其结构是每条数据线被设计成同时作为该TFT器件的源极和栅极，并使该TFT器件具有很高的开启电压。这样在一般情况下数据线上的信号电压较低，该TFT器件不会导通，但是当数据线由于静电作用产生很高的静电电压的时候，该TFT器件被瞬间打开，静电得以释放到广阔的公共电极区域，减少对数据线造成静电损伤的几率，从而起到防静电的作用。
通过本实施例所述电路结构，通过引入信号接入端，添加具有相同阻值的测试支路，使得在不改变工艺流程和设备硬件结构的情况下，使显示屏各处的测试信号输入电阻和阻抗大小达到基本一致，较好的平均了各信号线的输入电阻和阻抗，从而保证了待测像素区内的测试信号没有区域性的明显衰减，克服了面板尺寸的限制，以实现对大型号的面板的测试。
另外，如图7所示，在进行测试时，无需采取对称输入的方式，而采用单一焊盘和单边输入方式。因此可以很容易地确保输入端焊盘6与设备的探针5接触良好；并且，由于不采用对称输入方式，因此设备探测框架7中间无需添加横梁8。从而减少了节拍时间，保证了产能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。