晶粒重新配置的封装结构中使用顺应层的制造方法

摘要

一种晶粒重新配置的封装结构，包括：一晶粒，其一主动面上配置有多数个焊垫；一封装体是包覆晶粒的五个面；多数个高分子材料所形成的凸块结构，是以阵列方式配置于晶粒的主动面之上；多数个图案化的金属线段， 其一端与晶粒的主动面上的多数个焊垫电性连接，另一端则以扇出方式延伸并覆盖于每一凸块结构之上；及一保护层， 是用以覆盖每一图案化的金属线段及部份图案化的高分子材料层，并曝露出凸块及覆盖于凸块结构上的图案化的金属线段。

权利要求

1.一种晶粒重新配置的封装方法，其特征在于，包括：提供多个晶粒，每一该晶粒具有一有源面且该有源面上配置有多个焊垫，且每一该晶粒为已知功能正常的晶粒；

取放所述多个晶粒至一衬底上，每一该晶粒是以覆晶方式将该有源面与一配置于该衬底上的一粘着层连接，其中该衬底的一背面及每一该晶粒的一背面均配置有多个对准标志；

形成一高分子材料层于该衬底及部分所述多个晶粒上；

覆盖一模具装置至该高分子材料层上，以平坦化该高分子材料层，使该高分子材料层充满于所述多个晶粒之间并包覆每一该晶粒；

脱离该模具装置，以暴露出该高分子材料层的一表面；

脱离该衬底，以暴露出每一该晶粒的该有源面以及每一该焊垫，以形成一封装体；

形成一第一牺牲层以覆盖每一该晶粒的该有源面以及每一该焊垫；

形成一第二牺牲层于该第一牺牲层之上；

移除部分该第二牺牲层及该第一牺牲层以形成一阶梯状结构，且在相对于每一该晶粒的该有源面的所述多个焊垫处形成多个孔洞，以暴露出每一该焊垫；

形成多个图案化的金属线段在该第二牺牲层及该第一牺牲层之上，并使所述多个图案化的金属线段的一端与每一该晶粒的该有源面上的所述多个焊垫形成电性连接；

形成一图案化的保护层，以覆盖所述多个图案化金属线段的一部分并暴露出位于该第二牺牲层上的部分所述多个图案化的金属线段；及切割该封装体，以形成多个各自独立的完成封装的晶粒。

2.如权利要求1所述的晶粒重新配置的封装方法，其特征在于，其中移除该第二牺牲层及该第一牺牲层以形成具有高低的该阶梯状结构的步骤包含：形成一图案化光刻胶层在该第二牺牲层之上；

以该第一牺牲层为蚀刻终止层，蚀刻以移除部分该第二牺牲层；及以部分该第二牺牲层为屏蔽，移除部分该第一牺牲层于相对于每一该晶粒的该有源面的所述多个焊垫处形成所述多个孔洞，以暴露出每一该焊垫。

3.如权利要求1所述的晶粒重新配置的封装方法，其特征在于，其中移除该第一牺牲层及该第二牺牲层是由一湿式蚀刻工艺来形成。

4.如权利要求1所述的晶粒重新配置的封装方法，其特征在于，其中形成所述多个图案化的金属线段包含：形成一金属层以覆盖在该第二牺牲层及该第一牺牲层之上；

形成一图案化的光刻胶层在该金属层上；

移除部分该金属层，以保留在该第二牺牲层及所述焊垫上的金属层，以形成所述图案化的金属线段。

5.如权利要求4所述的晶粒重新配置的封装方法，其特征在于，其中移除部分该金属层是利用湿式蚀刻。

6.一种晶粒重新配置的封装结构，其特征在于，包括：一晶粒，其一有源面上配置有多个焊垫，其中该每一该晶粒为已知的功能正常的晶粒及每一该晶粒的一背面均配置有多个对准标志；

一封装体，包覆该晶粒的五个面并暴露出该晶粒的该有源面；

多个高分子材料所形成的凸块结构，以阵列方式配置于该晶粒的有源面之上；

多个图案化的金属线段，其一端与该晶粒的有源面上的多个焊垫电性连接，其另一端则以扇出方式延伸并覆盖于每一该凸块结构之上；及一保护层，用以覆盖所述图案化的金属线段及部分封装体，并暴露出该凸块及覆盖于该凸块结构上的所述多个图案化的金属线段。

说明书

技术领域

本发明是有关于一种半导体的封装方法，特别是有关于在晶粒上形成高分子凸块及金属层以取代锡球以做为导电元件。

背景技术

半导体的技术已经发展的相当的迅速，因此微型化的半导体晶粒(Dice)必须具有多样化的功能的需求，使得半导体晶粒必须要在很小的区域中配置更多的输入/输出垫(I/Opads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球阵列(Ball Grid Array：BGA)的封装技术，球阵列封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。
随着3C产品的流行，例如：行动电话(CellPhone)、个人数字助理(PDA)或是iPod等，都必须要将许多复杂的系统芯片放入一个非常小的空间中，因此为解决此一问题，一种称为“晶片级封装(waferlevel package；WLP)”的封装技术已经发展出来，其可以在切割晶片成为一颗颗的晶粒的前，就先对晶片进行封装。美国专利公告第5,323,051号即揭露了这种“晶片级封装”技术。然而，这种“晶片级封装”技术随着晶粒主动面上的焊垫(pads)数目的增加，使得焊垫(pads)的间距过小，除了会导致信号耦合或信号干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当晶粒再更进一步的缩小后，使得前述的封装技术都无法满足。
为解决此一问题，美国专利公告第7,196,408号已揭露了一种将完成半导体工艺的晶片，经过测试及切割后，将测试结果为良好的晶粒(good die)重新放置于另一个衬底之上，然后再进行封装工艺，如此，使得这些被重新放置的晶粒间具有较宽的间距，故可以将晶粒上的焊垫适当的分配，例如使用横向延伸(fan out)技术，因此可以有效解决因间距过小，除了会导致信号耦合或信号干扰的问题。
然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶片切割前，会先对晶片进行薄化处理，例如以背磨(backside lapping)方式将晶片薄化至2-20mil，然后再切割成一颗颗的晶粒。此一经过薄化处理的晶粒，经过重新配置在另一衬底上，再以注模方式将多数个晶粒形成一封装体封装体；由于晶粒很薄，使得封装体也是非常的薄，故当封装体脱离衬底之后，封装体本身的应力会使得封装体产生翘曲，增加后续进行切割工艺的困难。
另外，在晶片切割之后，重新配置在另一个衬底时，由于新的衬底的尺寸较原来的尺寸为大，因此在后续植球工艺中，会无法对准，其封装结构可靠度降低。

发明内容

有鉴于发明背景中所述的植球对准以及封装体翘曲的问题，本发明提供一种利用晶粒背面的对准标志，且在晶粒上形成金属层(UBM)做为导电元件与焊垫的电性连接的晶粒重新配置的封装结构及其方法，将多数个晶粒重新进行配置并进行封装的方法。故本发明的主要目的是在衬底上配置粘着层，且将晶粒利用衬底背面所配置的多数个对准标志而可准确的置放在衬底的粘着层上，且利用金属层(UBM)分别做为导电元件且与焊垫形成电性连接，以进行晶粒重新配置的封装方法，使得在后续工艺中，进行植球的工艺可以对准之外，封装体本身可以克服应力而会使得封装体在脱离衬底后，保持平整，可有效提高制造的良率及可靠度且可以应用于低压元件，例如存储器元件，如RAM。
本发明的又一主要目的在提供一种晶粒重新配置的封装方法，其可以将12英寸晶片所切割出来的晶粒重新配置于8英寸晶片的衬底上，如此可以有效运用8英寸晶片的即有的封装设备，而无需重新设立12英寸晶片的封装设备，可以降低12英寸晶片的封装成本。
本发明的还有一主要目的在提供一种晶粒重新配置的封装方法，使得进行封装的芯片都是“已知是功能正常的芯片”(Known good die)，可以节省封装材料，故也可以降低工艺的成本。
本发明的再一主要目的在提供一种晶粒重新配置的封装方法，使得进行封装的芯片都是“已知是功能正常的芯片”(Known good die)，可以节省封装材料，故也可以降低工艺的成本。
根据以上所述，本发明提供一种晶粒重新配置的封装方法，包括：提供多数个晶粒，每一晶粒具有主动面且主动面上配置有多数个焊垫；取放多数个晶粒至一衬底上，每一晶粒是以覆晶方式将主动面与一配置于衬底上的粘着层连接；形成一高分子材料层于衬底及部份晶粒上；覆盖模具装置在高分子材料层上，以平坦化高分子材料层，并使高分子材料层充满于多数个晶粒之间且包覆每一晶粒；脱离模具装置，以曝露出高分子材料层的表面；脱离衬底，以曝露出每一晶粒的主动面及每一焊垫，以形成一封装体；形成一第一牺牲层以覆盖每一晶粒的主动面以及每一焊垫；形成一第二牺牲层于第一牺牲层之上；移除部份第二牺牲层及第一牺牲层以形成一阶梯结构，且在相对于每一晶粒的主动面的多数个焊垫处形成多数个孔洞，以曝露出每一焊垫；形成多数个图案化的金属线段在第二牺牲层及第一牺牲层之上，且与每一晶粒的主动面上的多数个焊垫形成电性连接；形成一图案化的保护层，以覆盖多数个图案化的金属线段，并曝露出位于第二牺牲层上的部份图案化的金属线段；及切割封装体，以形成多数个各自独立的完成封装的晶粒，其中每一晶粒的五个面均由高分子材料层所包覆。
根据上述的晶粒重新配置的封装方法，本发明还揭露一种晶片级芯片封装结构，包括：一晶粒其主动面上配置有多数个焊垫，一封装体包覆晶粒的五个面、一图案化的高分子采料层以及多数个图案化的金属线段覆盖部份图案化的高分子材料层，由多数个图案化的金属线段电性连接至每一晶粒的主动面上的多数个焊垫，其特征在于：图案化的高分子材料层，是于晶粒的主动面上及其外侧一部份区域形成一向外延伸(fan out)的一阶梯状结构，其中向外延伸的端点处其阶梯结构中具有较高的结构且在相对于晶粒的主动面的多数个焊垫处形成一孔洞，以曝露出每一焊垫；多数个图案化的金属线段是形成于图案化的高分子材料层上，以使每一晶粒的主动面上的多数个焊垫与阶梯状结构的高分子材料层上的多数个图案化的金属线段电性连接；及一保护层，以覆盖多数个图案化的金属线段及部份图案化的高分子材料层，并曝露出阶梯结构中位于较高处的图案化的高分子材料层上的多数个图案化的金属线段的一表面。

附图说明

为使对本发明的目的、构造、特征、及其功能有进一步的了解，以下配合实施例及附图详细说明如下，其中：
图1是表示先前技术的示意图；
图2是根据本发明所揭露的技术，在具有对准标志的衬底的背面的封装结构的俯视图；及
图3A至图3G是根据本发明所揭露的技术，利用晶片对准标志的晶粒重新配置的封装方法形成的封装结构的各步骤示意图。

具体实施方式

本发明在此所探讨的方向为一种晶粒重新配置的封装方法，将多数个晶粒重新配置于另一衬底上，然后进行封装的方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定芯片堆栈的方式的技术者所熟习的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以之后的专利范围为准。
在现代的半导体封装工艺中，均是将一个已经完成前段工艺(Front End Process)的晶片(wafer)先进行薄化处理(Thinning Process)，例如将芯片的厚度研磨至2-20mil之间；然后，进行晶片的切割(sawing process)以形成一颗颗的晶粒；然后，使用取放装置(pick and place)将一颗颗的晶粒逐一放置于另一个衬底100上，如图1所示。很明显地，衬底100上的晶粒间隔区域比晶粒110大，因此，可以使得这些被重新放置的晶粒110间具有较宽的间距，故可以将晶粒110上的焊垫适当的分配。此外，本实施例所使用的封装方法，可以将12英寸晶片所切割出来的晶粒110重新配置于8英寸晶片的衬底100上，如此可以有效运用8英寸晶片的即有的封装设备，而无需重新设立12英寸晶片的封装设备，可以降低12英寸晶片的封装成本。然后要强调的是，本发明的实施例并未限定使用8英寸晶片大小的衬底100，其只要能提供承载的功能，例如：玻璃、石英、陶瓷、电路板或金属薄板(metal foil)等，均可作为本实施例的衬底100，因此衬底100的形状也未加以限制。
请参考图2，是表示一衬底其背面具有对准标志的俯视图。如图2所示，是表示在晶片衬底的上表面上的背面的x-y方向上，设置有多数个对准标志(alignment mark)202。由先前陈述所知，当一晶片(未在图中表示)经过切割的后形成多数个晶粒，再重新将这些晶粒逐一配置在新的衬底20时，由于新的衬底20之间的晶粒间隔区域比重新配置的晶粒大，在后续封装工艺的植球步骤(ball mount)会无法对准，而将导电元件(未在图中表示)准确的形成在晶粒的背面上所需的位置，而造成封装结构的可靠度降低。因此，在本发明的具体实施例中，形成对准标志202的方式可以利用光蚀刻(photo-etching)工艺，其是在衬底20的背面且在x-y方向上形成多数个对准标志202，且其形状为十字的标志。另外，形成对准标志202的方式还包括利用雷射卷标(laser mark)工艺，以形成多数个对准标志202在衬底20的背面上。
接着，图3A至图3G是表示本发明所揭露的晶粒重新配置的实施例的各步骤示意图。首先，如图3A所示，是将配置有多数个晶粒的一晶片(未在图中表示)进行切割，以形成多数个晶粒210，每一晶粒210具有一主动面且于主动面上配置有多数个焊垫212然后再将多数个晶粒210重新配置在新的衬底20上；其中，在衬底20上配置有一粘着层30，此粘着层30为一具有弹性的粘着材料，例如硅橡胶(silicon rubber)、硅树脂(silicon resin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)或晶粒切割胶等。接着，使用取放装置(未在图中表示)将晶粒210逐一放置并贴附至衬底20上的粘着层30，其中晶粒210是以覆晶(flip chip)方式并根据衬底20背面的多数个对准标志，将其主动面上的焊垫212与衬底20上的粘着层30连接。接着，同样参考图3A，于衬底20及部份晶粒上210上涂布高分子材料层40，例如polyimide，并且使用一模具装置500将高分子材料层40压平，使得高分子材料层40形成一平坦化的表面，并且使得高分子材料层40填满于晶粒210之间并且每一颗晶粒210的五个面均由高分子材料层40所包覆。
接着，可以选择性地对平坦化的高分子材料层40进行一烘烤程序，以使高分子材料层40固化。再接着，进行脱模程序，将模具装置500与固化后的高分子材料层40分离，以裸露出平坦化的高分子材料层40的表面；然后，使用切割刀(未显示于图中)在高分子材料层40的表面上形成多数条切割道410，如图3B所示；每一条切割道410的深度为0.5-1密尔(mil)，而切割道410的宽度则为5至25微米。在一较佳得实施例中，此切割道410可以是相互垂直交错，并且可以作为实际切割晶粒时的参考线。
最后，将高分子材料层40与衬底20分离，例如将高分子材料层40与衬底20一起放入去离子水的槽中(未在图中表示)，使高分子材料层40与粘着层30及衬底20相互分离，以形成一个封装体；此封装体包覆每一晶粒210的五个面，并且只曝露出每一晶粒210的主动面上的焊垫212。由于封装体的相对于晶粒210的主动面的背面上有多数条切割道410，因此当第一高分子材料层40与衬底20剥离后，封装体上的应力会被这些切割道410所形成的区域所抵消，故可有效地解决封装体翘曲的问题。
接着，如图3C所示，在每一晶粒210的主动面上的多数个焊垫212上形成第一牺牲层(dummylayer)50及第二牺牲层52，其中第一牺牲层50及第二牺牲层52的材料可以是polyimide或是高分子材料。接着，移除部份第二牺牲层52及部份第一牺牲层50以形成一阶梯状结构，且在相对于每一晶粒210的主动面的多数个焊垫212处形成多数个孔洞60，以曝露出每一焊垫212；在此，移除部份第二牺牲层52及部份第一牺牲层50以形成一阶梯状结构的步骤包含：在第二牺牲层52上形成一图案化的光刻胶层(未在图中表示)；接着，进行一蚀刻步骤，例如湿式蚀刻，以第一牺牲层50作为蚀刻终止层(etch stop layer)，蚀刻以移除部份的第二牺牲层52；接着，再以残留的第二牺牲层52做为蚀刻屏蔽，蚀刻以移除部份第一牺牲层50，在相对于多数个焊垫212处形成多数个孔洞60，并曝露出多数个焊垫212。在此，图案化的第二牺牲层52及第一牺牲层50位于每一个晶粒210的主动面及其外侧一部份区域形成一向外延伸(fan out)的一阶梯状结构，其中外侧部份具有较高的结构是为第二牺牲层52，如图3D所示。
接着，如图3E，是形成多数个图案化的金属线段70在第二牺牲层52及第一牺牲层50之上，且每一图案化的金属线段70是与每一晶粒210的主动面上的多数个焊垫212形成电性连接；其中形成图案化的金属线段70的步骤包含：形成一金属层(未在图中表示)以覆盖在第二牺牲层52及第一牺牲层50之上；利用半导体工艺技术，利如显影及蚀刻，首先，形成一图案化光刻胶层(未在图中表示)在金属层之上；蚀刻以移除部份金属层，保留在第二牺牲层52及多数个焊垫212上的金属层，以形成多数个图案化的金属线段70；及剥除图案化的光刻胶层。另外，金属线段可以是UBM金属层，其材料可以是Ti/Cu或是TiW/Cu；且形成在图案化的第二牺牲层52上的UBM金属层70的厚度约为5微米。
接着，如图3F所示，形成一保护层80以覆盖图3E所绘示的结构；接下来，利用半导体工艺技术，例如显影及蚀刻，先形成一图案化的光刻胶层(未在图中表示)在保护层80上；蚀刻以移除部份的保护层80以曝露出在第二牺牲层52上的多数个图案化的金属线段70；及剥除图案化的光刻胶层。在此，位于第二牺牲层52上的图案化金属线段70与第二牺牲层52可以视为一锡球，然而由图案化的金属线段70可以与焊垫212电性连接，其省略了在一般重布线工艺(RDL)中，于金属线段形成之后，还必需于金属线段上进行植球的一步骤，因此，在此晶粒重新配置的封装结构中，位于第二牺牲层52上的图案化的金属线段70可以取代锡球做为导电元件。最后，进行切割封装体，以形成多数个各自独立的完成封装的晶粒，如图3G所示。
此外，形成多数个图案化的金属线段70的方法还可以在形成阶梯状结构的后，于第二牺牲层52、第一牺牲层50及多数个孔洞60的表面上，先形成一晶种层(seed layer)(未在图中表示)，然后再以电镀的方式在晶种层上形成金属层，然后再利用半导体工艺技术，例如显影及蚀刻，先形成一图案化的光刻胶层(未在图中表示)，蚀刻以移除部份金属层及晶种层；剥除图案化的光刻胶层，以形成多数个图案化的金属线段70在第二牺牲层52的表面上，以作为导电元件。
虽然本发明以前述的较佳实施例揭露如上，然其并非用以限定本发明，任何熟习相像技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求范围所界定的为准。