肖特基势垒二极管器件及其制作方法转让专利
申请号 : CN200710094349.6
文献号 : CN101452967B
文献日 : 2010-11-03
发明人 : 过乾
申请人 : 上海华虹NEC电子有限公司
摘要 :
本发明公开了一种肖特基势垒二极管器件，在N-阱上包括的正极有源区中包括环形硅沟槽，所述硅沟槽内填充有多晶硅，所述多晶硅与所述N-阱之间隔离有栅氧化层，所述沟槽两外侧上部均有P型杂质重掺杂区，正极有源区和负极有源区上方均覆盖有金属硅化物层。本发明还公开了一种肖特基势垒二极管器件的制作方法，其步骤包括，先在N-阱上制作隔离区；然后刻蚀出环形硅沟槽；依次生长栅氧化层和淀积多晶硅并进行刻蚀，然后对P型杂质重掺杂区和负极有源区进行掺杂；淀积正极有源区和负极有源区上方的金属硅化物层。本发明工艺步骤简单，通过在肖特基接触区域外掺杂P型杂质精确控制与金属硅化物的接触面积，提高肖特基管的反向击穿电压低，减小漏电。
权利要求 :
1.一种肖特基势垒二极管器件，其特征在于，在N-阱上包括有正极有源区、负极有源区和隔离区，所述隔离区将所述正极有源区和负极有源区隔开，所述正极有源区中包括环形硅沟槽，所述硅沟槽内填充有多晶硅，所述多晶硅与所述N-阱之间隔离有栅氧化层，所述沟槽两外侧上部均有P型杂质重掺杂区，所述负极有源区为N型杂质重掺杂区，所述正极有源区和负极有源区上方均覆盖有金属硅化物层。
2.一种如权利要求1所述的肖特基势垒二极管器件的制作方法，其特征在于，包括如下步骤：(1)在N-阱上制作隔离区；
(2)刻蚀出环形硅沟槽；
(3)依次生长栅氧化层和淀积多晶硅；
(4)对硅沟槽以外的多晶硅进行刻蚀，然后对P型杂质重掺杂区和负极有源区进行掺杂；
(5)淀积正极有源区和负极有源区上方的金属硅化物层。
说明书 :
技术领域
本发明涉及一种半导体器件，尤其是一种肖特基势垒二极管器件。本发明还涉及一种半导体器件的制作方法，尤其是一种肖特基势垒二极管的制作方法。
背景技术
肖特基二极管器件主要应用于高速整流领域。现有的肖特基二极管的结构基本上为Ti/W等金属合金层延伸到N型外延层通过在适当的合金温度后形成的，这种器件性能稳定，能有效地降低饱和压降和提高开关速度，但这种器件制作工艺复杂，与普通CMOS工艺不兼容。同时肖特基管的反向击穿电压低，漏电大也是急需解决的问题。
发明内容
本发明所要解决的技术问题是提供一种肖特基势垒二极管器件，以及一种肖特基势垒二极管器件的制作方法，能够通过简单的工艺步骤，精确控制肖特基接触区域面积，减小肖特基势垒二极管的漏电，提高的反向击穿电压。
为解决上述技术问题，本发明肖特基势垒二极管器件的技术方案是，在N-阱上包括有正极有源区、负极有源区和隔离区，所述隔离区将所述正极有源区和负极有源区隔开，所述正极有源区中包括环形硅沟槽，所述硅沟槽内填充有多晶硅，所述多晶硅与所述N-阱之间隔离有栅氧化层，所述沟槽两外侧上部均有P型杂质重掺杂区，所述负极有源区为N型杂质重掺杂区，所述正极有源区和负极有源区上方均覆盖有金属硅化物层。
本发明肖特基势垒二极管的制作方法的技术方案是，包括如下步骤：
(1)在N-阱上制作隔离区；
(2)刻蚀出环形硅沟槽；
(3)依次生长栅氧化层和淀积多晶硅；
(4)对硅沟槽以外的多晶硅进行刻蚀，然后对P型杂质重掺杂区和负极有源区进行掺杂；
(5)淀积正极有源区和负极有源区上方的金属硅化物层。
本发明利用现有CMOS工艺，实现了金属硅化物和N-阱间的直接接触，在肖特基接触区域之外刻蚀出一圈沟槽，在沟槽内生长栅氧化层、淀积多晶硅以及金属硅化物，从而形成肖特基势垒二极管，其工艺步骤简单，通过在肖特基接触区域外掺杂P型杂质精确控制与金属硅化物的接触面积，提高肖特基管的反向击穿电压低，减小漏电。
为解决上述技术问题，本发明肖特基势垒二极管器件的技术方案是，在N-阱上包括有正极有源区、负极有源区和隔离区，所述隔离区将所述正极有源区和负极有源区隔开，所述正极有源区中包括环形硅沟槽，所述硅沟槽内填充有多晶硅，所述多晶硅与所述N-阱之间隔离有栅氧化层，所述沟槽两外侧上部均有P型杂质重掺杂区，所述负极有源区为N型杂质重掺杂区，所述正极有源区和负极有源区上方均覆盖有金属硅化物层。
本发明肖特基势垒二极管的制作方法的技术方案是，包括如下步骤：
(1)在N-阱上制作隔离区；
(2)刻蚀出环形硅沟槽；
(3)依次生长栅氧化层和淀积多晶硅；
(4)对硅沟槽以外的多晶硅进行刻蚀，然后对P型杂质重掺杂区和负极有源区进行掺杂；
(5)淀积正极有源区和负极有源区上方的金属硅化物层。
本发明利用现有CMOS工艺，实现了金属硅化物和N-阱间的直接接触，在肖特基接触区域之外刻蚀出一圈沟槽，在沟槽内生长栅氧化层、淀积多晶硅以及金属硅化物，从而形成肖特基势垒二极管，其工艺步骤简单，通过在肖特基接触区域外掺杂P型杂质精确控制与金属硅化物的接触面积，提高肖特基管的反向击穿电压低，减小漏电。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为本发明肖特基势垒二极管器件的剖面结构示意图；
图2～图5为本发明肖特基势垒二极管器件制作方法各步骤的示意图；
图6为本发明肖特基势垒二极管器件的俯视示意图。
图1为本发明肖特基势垒二极管器件的剖面结构示意图；
图2～图5为本发明肖特基势垒二极管器件制作方法各步骤的示意图；
图6为本发明肖特基势垒二极管器件的俯视示意图。
具体实施方式
本发明提供了一种肖特基势垒二极管器件，如图1所示，在N-阱上包括有正极有源区、负极有源区和隔离区，所述隔离区Field将所述正极有源区和负极有源区隔开，所述正极有源区中包括环形硅沟槽，所述硅沟槽内填充有多晶硅，所述多晶硅与所述N-阱之间隔离有栅氧化层，所述沟槽两外侧上部均有P型杂质重掺杂区，如图1中P+区域所示，所述负极有源区为N型杂质重掺杂区，如图1中N+区域所示，所述正极有源区和负极有源区上方均覆盖有金属硅化物层。
本发明还提供了一种上述肖特基势垒二极管器件的制作方法，包括如下步骤：
(1)在N-阱上制作隔离区；
(2)刻蚀出环形硅沟槽，如图2所示；
(3)依次生长栅氧化层和淀积多晶硅；
(4)对硅沟槽以外的多晶硅进行刻蚀，然后对P型杂质重掺杂区和负极有源区进行掺杂，如图3所示；
(5)淀积正极有源区和负极有源区上方的金属硅化物层，如图4所示。
最后进行后续工艺，制作肖特基势垒二极管器件的接触电极等部分，从而完成如图5所示的肖特基势垒二极管的器件结构。
本发明肖特基势垒二极管器件及其制作方法还可结合图6所示，对图6中有源区刻蚀区域进行刻蚀，就得到了环形硅沟槽。正极有源区上设置有正极电极，负极有源区上设置有负极电极。负极有源区套在正极有源区外，中间隔有隔离区Field。图6中，线条NP所包围的区域中，进行N型杂质的掺杂，成为N型杂质重掺杂区；线条PP所包围的区域中，进行P型杂质掺杂，成为P型杂质重掺杂区。
本发明利用现有CMOS工艺，通过金属硅化物层来实现合金化金属和N-阱间的直接接触，在肖特基接触区域之外刻蚀出一圈沟槽，运用形成MOS管栅极区域的方法，在沟槽内生长栅氧化层、淀积多晶硅以及金属硅化物，从而形成一种肖特基势垒二极管；同时通过在肖特基接触区域外掺杂P型杂质精确控制接触面积，反向工作时，环形硅沟槽附近的N-阱区域产生指向多晶硅的电场，可以有效分解由N-阱指向金属硅化物层的电场，以此提高了击穿电压，减小了漏电。
本发明还提供了一种上述肖特基势垒二极管器件的制作方法，包括如下步骤：
(1)在N-阱上制作隔离区；
(2)刻蚀出环形硅沟槽，如图2所示；
(3)依次生长栅氧化层和淀积多晶硅；
(4)对硅沟槽以外的多晶硅进行刻蚀，然后对P型杂质重掺杂区和负极有源区进行掺杂，如图3所示；
(5)淀积正极有源区和负极有源区上方的金属硅化物层，如图4所示。
最后进行后续工艺，制作肖特基势垒二极管器件的接触电极等部分，从而完成如图5所示的肖特基势垒二极管的器件结构。
本发明肖特基势垒二极管器件及其制作方法还可结合图6所示，对图6中有源区刻蚀区域进行刻蚀，就得到了环形硅沟槽。正极有源区上设置有正极电极，负极有源区上设置有负极电极。负极有源区套在正极有源区外，中间隔有隔离区Field。图6中，线条NP所包围的区域中，进行N型杂质的掺杂，成为N型杂质重掺杂区；线条PP所包围的区域中，进行P型杂质掺杂，成为P型杂质重掺杂区。
本发明利用现有CMOS工艺，通过金属硅化物层来实现合金化金属和N-阱间的直接接触，在肖特基接触区域之外刻蚀出一圈沟槽，运用形成MOS管栅极区域的方法，在沟槽内生长栅氧化层、淀积多晶硅以及金属硅化物，从而形成一种肖特基势垒二极管；同时通过在肖特基接触区域外掺杂P型杂质精确控制接触面积，反向工作时，环形硅沟槽附近的N-阱区域产生指向多晶硅的电场，可以有效分解由N-阱指向金属硅化物层的电场，以此提高了击穿电压，减小了漏电。