本发明提供一种半导体器件及制造方法，其在最大化半导体器件的集成度同时将线宽减到最小。其中该方法包括在半导体衬底上形成层间绝缘膜，在该层间绝缘膜中形成第一通孔，在所述第一通孔中形成树脂材料，在所述层间绝缘膜中侧向邻近地形成多个第二通孔，在所述多个第二通孔中形成树脂材料，同时形成多个第三通孔和沟槽，所述多个第三通孔在所述层间绝缘膜中形成，该沟槽在空间上位于所述第一通孔空间上方且与其对应，移除形成在所述第一通孔和所述多个第二通孔中的树脂，在所述第一通孔、第二通孔和第三通孔以及沟槽中同时形成金属层。通过双重成像形成适用于双镶嵌工艺的金属层，将光刻中的线宽减到最小且具有最大化半导体器件集成度的效果。
1.一种半导体器件的制造方法，包括以下步骤：在半导体衬底上方依次形成第一层间绝缘膜和第二层间绝缘膜；然后形成延伸穿过所述第一层间绝缘膜和所述第二层间绝缘膜的第一通孔，以暴露部分所述半导体衬底；然后使用第一树脂材料填充所述第一通孔；然后同时形成延伸穿过所述第二层间绝缘膜并且部分位于所述第一层间绝缘膜中的第二通孔和第三通孔，以暴露部分所述第一层间绝缘膜；然后同时填充所述第二通孔和所述第三通孔，其中使用第二树脂材料填充所述第二通孔，并使用第三树脂材料填充所述第三通孔；然后同时形成延伸穿过所述第二层间绝缘膜并且部分位于所述第一层间绝缘膜中的第四通孔、第五通孔和沟槽，其中所述沟槽形成为在空间上位于所述第一通孔上方并与其对应；
移除所述第一树脂材料、所述第二树脂材料和所述第三树脂材料，以分别暴露所述第一通孔、所述第二通孔和所述第三通孔；然后分别在所述第一通孔、所述第二通孔、所述第三通孔、所述第四通孔、所述第五通孔和所述沟槽中同时形成第一通路、第二通路、第三通路、第四通路、第五通路和接触件。
2.如权利要求1所述的方法，其中依次形成所述第一层间绝缘膜和所述第二层间绝缘膜的步骤包括：在所述半导体衬底上形成第一介电膜；然后在所述第一介电膜上形成第二介电膜。
3.如权利要求2所述的方法，其中所述第一介电膜包括氟硅酸盐玻璃。
4.如权利要求2所述的方法，其中所述第二介电膜包括氮化硅。
5.如权利要求2所述的方法，其中所述第二介电膜包括氧化物。
6.如权利要求1所述的方法，其中形成所述第一通孔的步骤包括：在所述第二层间绝缘膜上形成第一光致抗蚀剂膜，然后形成第一光致抗蚀剂膜图案；
使用所述第一光致抗蚀剂膜图案作为掩模，在所述第一层间绝缘膜和所述第二层间绝缘膜上实施第一蚀刻工艺，从而形成所述第一通孔；然后移除所述第一光致抗蚀剂膜图案。
7.如权利要求1所述的方法，其中同时形成所述第二通孔和所述第三通孔的步骤包括：在所述第二层间绝缘膜上形成第二光致抗蚀剂膜，然后形成第二光致抗蚀剂膜图案；
使用所述第二光致抗蚀剂膜图案作为掩模，在所述第一层间绝缘膜和所述第二层间绝缘膜上实施第二蚀刻工艺，从而形成所述第二通孔和所述第三通孔；然后移除所述第二光致抗蚀剂膜图案。
8.如权利要求1所述的方法，其中同时形成所述第四通孔、所述第五通孔和所述沟槽的步骤包括：在所述第二层间绝缘膜上形成第三光致抗蚀剂膜，然后形成第三光致抗蚀剂膜图案；
使用所述第三光致抗蚀剂膜图案，在所述第一层间绝缘膜、所述第二层间绝缘膜和所述第一树脂材料上实施第三蚀刻工艺，从而形成所述第四通孔、所述第五通孔和所述沟槽；
9.如权利要求1所述的方法，其中同时形成所述第一通路、所述第二通路、所述第三通路、所述第四通路、所述第五通路和所述接触件的步骤包括：在所述第一通孔、所述第二通孔、所述第三通孔、所述第四通孔、所述第五通孔和所述沟槽的侧壁上形成阻挡层；然后在所述阻挡层上形成金属层。
10.如权利要求9所述的方法，其中所述阻挡层包括阻挡金属层。
11.如权利要求10所述的方法，其中所述阻挡金属层包括钛、钨和钽中的至少一种。
12.如权利要求10所述的方法，其中所述阻挡金属层包括TaN、Ta、TaN/Ta、TiSiN、WN、TiZrN、TiN和Ti/TiN中的至少一种。
13.如权利要求9所述的方法，其中所述金属层包括铜。
半导体器件及其制造方法
[0001] 本申请要求享有递交日为2007年12月24号，申请号为10-2007-0136244的韩国专利申请的优先权，在此通过参考引入该申请的全部内容。
技术领域
[0002] 本发明涉及一种半导体器件，尤其涉及一种用于形成金属线的半导体器件及其制造方法。
背景技术
[0003] 在半导体的制造中，双重成像(double patterning，DP)是一种用于形成铝线的工艺，该工艺很难应用到双镶嵌工艺中。在一种形成双重图像的方法中，利用硬掩模实施第一光刻工艺。然后，通过第二光刻工艺，在该硬掩模上实施第一蚀刻工艺，接着图案化该硬掩模。然后蚀刻形成在该硬掩模下方的底层金属层以形成金属线。另一种双重成像方法包括使用光致抗蚀剂代替硬掩模来蚀刻底层金属层。在剥离该光致抗蚀剂之后，实施用于蚀刻该金属层的第二光刻工艺以形成最终的金属线。仍然在另一个双重成像方法中，在实施显影工艺之前，实施第一曝光工艺和第二曝光工艺，从而形成最终的金属线。如上所述，由于很难应用于双镶嵌工艺中，因此这种双重成像方法是不适宜的。
发明内容
[0004] 本发明的实施例涉及一种半导体器件，以及一种利用适于形成双镶嵌结构的双重成像工艺来制造半导体器件中的金属线的方法。
[0005] 本发明的实施例涉及一种半导体器件的制造方法，其至少包括以下步骤之一：在半导体衬底上和/或上方形成层间绝缘膜；然后通过光刻工艺，在该层间绝缘膜中形成第一通孔；然后在该第一通孔中形成树脂；然后通过光刻工艺，形成与该第一通孔邻近的多个第二通孔；然后在所述第二通孔中形成树脂；然后同时形成多个第三通孔和一沟槽，其中所述多个第三通孔通过光刻工艺形成在该第二通孔之间，而该沟槽形成在该第一通孔上和/或上方并与其对应；然后移除形成在该第一通孔和所述第二通孔中的树脂；然后在所述第一通孔、所述第二通孔和所述第三通孔以及所述沟槽中形成金属层。
[0006] 本发明的实施例涉及一种半导体器件，其至少包括以下之一：层间绝缘膜，形成在半导体衬底上；第一通路，形成在暴露部分所述半导体衬底的所述层间绝缘膜中；沟槽通路，形成在所述层间绝缘膜中，且该沟槽通路在空间上位于所述第一通孔上方并与其对应；多个第二通路，形成在所述层间绝缘膜中并与所述沟槽通路邻近。
[0007] 本发明的实施例涉及一种半导体器件的制造方法，其至少包括以下步骤之一：在半导体衬底上形成层间绝缘膜；然后通过第一光刻工艺，在所述层间绝缘膜中形成第一通孔；然后在所述第一通孔中形成树脂材料；通过第二光刻工艺，在与所述第一通孔侧向邻近的所述层间绝缘膜中形成多个第二通孔；然后在所述第二通孔中形成树脂材料；然后同时形成多个第三通孔和一沟槽，其中所述多个第三通孔通过第三光刻工艺形成在所述层间绝缘膜中，而所述沟槽在空间上位于所述第一通孔上方并与其对应；然后移除形成在所述第一通孔和所述第二通孔中的树脂；然后在所述第一通孔、所述第二通孔和所述第三通孔以及所述沟槽中同时形成金属层。
[0008] 本发明的实施例涉及一种方法，其至少包括以下步骤之一：在半导体衬底上方依次形成第一层间绝缘膜和第二层间绝缘膜；然后形成延伸穿过所述第一层间绝缘膜和所述第二层间绝缘膜的第一通孔，以暴露部分所述半导体衬底；然后使用第一树脂材料填充所述第一通孔；然后同时形成延伸穿过所述第二层间绝缘膜并且部分位于所述第一层间绝缘膜中的第二通孔和第三通孔，以暴露部分所述第一层间绝缘膜；然后同时填充所述第二通孔和所述第三通孔，其中使用第二树脂材料填充所述第二通孔，并使用第三树脂材料填充所述第三通孔；然后同时形成延伸穿过所述第二层间绝缘膜并且部分位于所述第一层间绝缘膜中的第四通孔、第五通孔和沟槽，其中所述沟槽形成为在空间上位于所述第一通孔上方并与其对应；然后移除所述第一树脂材料、所述第二树脂材料和所述第三树脂材料，以分别暴露所述第一通孔、第二通孔和第三通孔；然后分别在所述第一通孔、第二通孔、第三通孔、第四通孔、第五通孔和所述沟槽中同时形成第一通路、第二通路、第三通路、第四通路、第五通路和接触件。
附图说明
[0009] 示例性图1A至图1J示出根据实施例的半导体器件的制造方法中的顺序步骤。
具体实施方式
[0010] 如示例性图1A所示，第一层间绝缘膜20和第二层间绝缘膜30依次形成在半导体衬底10上和/或上方。可选地，附图标记10可以指定下部金属层来代替半导体衬底。根据实施例，虽然如示例性图1A所示形成了两个层间绝缘膜20和30，然而也可选择地形成一个层间绝缘膜，或者形成三个或者更多的层间绝缘膜。例如，根据实施例，层间绝缘膜可以包括形成在半导体衬底10上和/或上方的氟硅酸盐玻璃(fluorosilicate glass，FSG)膜20，以及形成在FSG膜20上和/或上方的氮化物或者氧化物膜30。可以使用硅烷(SiH4)气体形成氧化物膜30。如果第二层间绝缘膜30由氮化物膜组成，则这种膜可以由氮化硅(SiN)组成。
[0011] 如图1B所示，通过光刻工艺，第一通孔50形成在第一层间绝缘膜20和第二层间绝缘膜30中并延伸穿过第一层间绝缘膜20和第二层间绝缘膜30而暴露了一部分衬底10(或者底层金属层)。例如，第一光致抗蚀剂膜图案40形成在第二层间绝缘膜30A上和/或上方，以暴露将要在其中形成第一通孔50的区域。然后，使用第一光致抗蚀剂膜图案40作为掩模，通过反应离子蚀刻(reactive ion etching，RIE)来蚀刻第一层间绝缘膜20A和第二层间绝缘膜30A，从而形成第一通孔50。在形成第一通孔50之后，通过灰化移除光致抗蚀剂膜图案40。
[0012] 然后，如示例性图1C所示，树脂材料70形成在第一通孔50中，在此情况下，树脂70可以是酚醛清漆树脂(novolac resin)。如示例性图1D所示，然后，通过光刻工艺，形成与在第一通孔50中形成的树脂材料70侧向邻近的多个第二通孔52和54。例如，第二光致抗蚀剂膜图案42形成在第二层间绝缘膜30A和树脂材料70上和/或上方，以暴露其中将要形成第二通孔52和54的区域。然后，使用第二光致抗蚀剂膜图案42作为掩模，通过第二反应离子蚀刻(reactive ion etching，RIE)来蚀刻第一层间绝缘膜20A和第二层间绝缘膜30A，从而形成第二通孔52和54。在形成第二通孔52和54之后，移除光致抗蚀剂膜图案42。然后，如示例性图1E所示，将第二树脂材料72和第三树脂材料74形成在第二通孔52和54中，第一树脂70、第二树脂72和第三树脂74的每一个均可以分别形成为酚醛清漆树脂。
[0013] 然后，如示例性图1F到1H所示，通过光刻工艺，多个第三通孔58和60形成在第二层间绝缘膜30A的暴露区域上和/或上方，其中该第二层间绝缘膜30A的第二通孔52和54中没有填充第二树脂72和第三树脂74。同时，沟槽56形成为在空间上位于第一通孔50上和/或上方并与其对应。例如，如示例性图1F所示，第三光致抗蚀剂膜图案44形成在第二层间绝缘膜30A上和/或上方，以暴露其中形成第三通孔58、60和沟槽56的区域。
[0014] 如示例性图1G所示，使用第三光致抗蚀剂膜图案44作为蚀刻掩模，通过RIE蚀刻第一树脂70、第一层间绝缘膜20A和第二层间绝缘膜30A，从而形成第三通孔58、60和沟槽56。当形成沟槽56时，蚀刻并移除部分树脂70A，以使其顶部表面位于一个平面上，该平面在空间上低于第二树脂72和第三树脂74的顶部表面的平面。
[0015] 如示例性图1H所示，在形成第三通孔58、60和沟槽56之后，通过灰化来移除第三光致抗蚀剂膜图案44。
[0016] 如示例性图1I所示，移除在第一通孔50和第二通孔52、54中形成的树脂70A、72和74。在树脂70A、72和74是酚醛清漆树脂的情况下，可以通过等离子体工艺移除这些树脂。移除树脂70A、72和74之后，在包括第一通孔50、沟槽56、第二通孔52、54和第三通孔58、60的内壁的整个衬底10上和/或上方至少形成一个防扩散(anti-diffusion)膜和金属阻挡层80，以防止金属层向层间绝缘膜20B和30B中扩散。可以通过物理气相沉积(physical vapor deposition，PVD)方法、化学气相沉积(chemical vapordeposition，CVD)方法或者原子层沉积(atomic layer deposition，ALD)方法中的至少一种方法来沉积防扩散膜或金属阻挡层80。可以通过沉积如TaN、Ta、TaN/Ta、TiSiN、WN、TiZrN、TiN或Ti/TiN的材料而形成防扩散膜80。
[0017] 然后，如示例性图1J所示，在通孔50、52、54、58、60和沟槽56中形成第一金属层90、第二金属层92、第三金属层94、第四金属层96和第五金属层98。每个金属层可以由铜形成，但是不限于此。可以通过PVD方法、CVD方法和电镀方法中的至少一种方法形成第一金属层90、第二金属层92、第三金属层94、第四金属层96和第五金属层98。如果通过电镀方法形成第一金属层90、第二金属层92、第三金属层94、第四金属层96和第五金属层98，那么可以通过PVD方法和CVD方法中的一种方法将籽晶铜膜沉积在防扩散膜80的整个表面上和/或上方。然后，将生成物浸入电解液中以形成厚的铜金属层。然后通过化学机械抛光工艺(chemical mechanical polishing，CMP)平坦化该厚的铜金属层，以暴露第二层间绝缘膜30B的上部，从而形成第一金属层90、第二金属层92、第三金属层94、第四金属层
96和第五金属层98。
[0018] 因此，根据实施例而形成的半导体器件包括形成在半导体衬底10上和/或上方的层间绝缘膜20B和30B。层间绝缘膜20B和30B也可选择地形成在下部金属层上和/或上方，该下部金属层形成在半导体衬底10上和/或上方。这意味着，通过在垂直方向上重复形成如示例性图1J所示的结构，根据实施例的半导体器件可以具有这样获得的堆叠结构。在此情况下，第一金属层90、第二金属层92、第三金属层94、第四金属层96和第五金属层
98变成上部金属层。
[0019] 层间绝缘膜20B和30B可以具有多层结构，该多层结构包括形成在半导体衬底10上和/或上方的FSG膜20以及形成在FSG膜20B上和/或上方的氧化物膜30B。第一通路91形成在位于半导体衬底10上和/或上方的第一层间绝缘膜20B中并且对应于填充在第一通孔50中的金属层。沟槽通路90形成在层间绝缘膜20B和30B中且在空间上位于第一通路91上方，并且对应于填充在沟槽56中所的金属层。在与沟槽通路90邻近处形成第二通路92、第三通路94、第四通路96和第五通路98。第二通路92和第四通路96对应于填充在第二通孔52、54中的金属层，同时第三通路94和第五通路98对应于填充在第三通孔58和60中的金属层。
[0020] 在根据实施例的半导体器件及其制造方法中，通过双重成像形成了适用于双镶嵌工艺的金属层。因此，可以将光刻中的线宽减到最小，并且具有最大化半导体器件集成密度的效果。
[0021] 尽管在这里对实施例进行了描述，但可以理解的是本领域技术人员完全可以推导出许多其它变化和实施例，并落入本公开内容的原理的精神和范围之内。尤其是，可以在该公开、附图和所附权利要求的范围内对组件和/或附件组合设置中的排列进行多种变化和改进。除组件和/或排列的变化和改进之外，其他可选择的应用对于本领域技术人员而言也是显而易见的。
