多处理器系统以及使用它的便携式终端

摘要

本发明通过将程序从特定处理器传送到另一处理器来提供一种被指定来加速要被启动的多处理器系统的启动时间。正如传送到另一处理器的存储器(ROM)的程序的存储模式，对每个代码段给出报头。该报头存储了关于该代码段是否需要在每个启动模式被传送的信息和相应的代码段的大小信息。用于每个模式的启动时间通过为每个启动模式仅将必要的部分从传送源处理器传送到传送目的处理器而缩短。

权利要求

1.一种多处理器系统，其至少包括第一处理器和第二处理器，还包括：只读存储器，用于存储由第一处理器执行的第一程序和由第二处理器执行的第二程序；

随机存取存储器，在随机存取存储器中扩展并存储所述第二程序；

其中，所述只读存储器存储将所述第二程序分割成的分割部分和为每一分割部分存储大小信息的报头及用于每一分割部分和启动模式的信息；

当启动多处理器系统时，所述第一处理器根据指定的启动模式选择涉及所述启动模式的第二程序的必需部分并将第二程序的必需部分扩展到随机存取存储器。

2.根据权利要求1所述的多处理器系统，还包括由第一处理器访问的用于第一处理器的随机存取存储器。

3.根据权利要求2所述的多处理器系统，其中，扩展并存储第二程序的随机存取存储器是由第二处理器访问的用于第二处理器的随机存取存储器。

4.根据权利要求1所述的多处理器系统，其中，所述程序的分割部分被压缩和/或被编码以便被存储。

5.根据权利要求4的多处理器系统，其中，所述第二处理器接收被压缩和/或被编码的分割部分，并对其解压缩和/或解码。

6.根据权利要求1所述的多处理器系统，其中，所述随机存取存储器连接到第一处理器和第二处理器，以便由所述第一处理器和第二处理器访问，并且所述随机存取存储器包括由所述第一处理器使用的存储区域，由所述第二处理器使用的存储区域，以及由所述第一处理器和第二处理器共享的存储区域。

7.根据权利要求1所述的多处理器系统，其中，所述程序的分割部分被压缩和/或被编码以便被存储。

8.根据权利要求6所述的多处理器系统，其中，在完成扩展到由所述第二处理器使用的存储区域后，所述第二处理器保持复位状态直至确认所扩展程序的合法性。

9.根据权利要求8所述的多处理器系统，其中，在完成扩展到由所述第二处理器使用的存储区域或确认所扩展程序的合法性后，设置所述第一处理器禁止访问由所述第二处理器使用的存储区域。

10.一种使用根据权利要求1至9之一所述的多处理器系统的便携式终端。

11.一种在多处理器系统中的传送方法，所述多处理器系统包括第一处理器、第二处理器、用于存储由所述第一处理器执行的第一程序和由所述第二处理器执行的第二程序的只读存储器，以及扩展和存储第二程序的随机存取存储器，其中，所述只读存储器存储将所述第二程序分割成的分割部分和为每一分割部分存储大小信息的报头及用于每一分割部分和启动模式的信息；

当启动所述多处理器时，所述第一处理器根据指定启动模式选择涉及所述启动模式的所述第二程序的必需部分并且将第二程序的必需部分传送到所述随机存取存储器。

12.根据权利要求11所述的在多处理器系统中的传送方法，包括：在传送前，确定用于所述第二处理器的引导程序的合法性并传送引导程序；

将所述第二处理器设定为代码下载模式并复位-启动所述第二处理器；

判断启动模式并传送相应的所述第二程序的部分；

通过询问所述第二处理器来确认传送的所述程序部分的合法性；

在确认后，将第二处理器设置为正常操作模式并复位-启动第二处理器。

13.根据权利要求11所述的在多处理器系统中的传送方法，其中，由所述第一处理器使用的存储区域，由所述第二处理器使用的存储区域，以及由所述第一处理器和第二处理器共享的存储区域都分配在所述随机存取存储器中。

14.根据权利要求11所述的在多处理器系统中的传送方法，还包括：判断所述启动模式；

根据所述启动模式，将与所述启动模式相对应的所述第二程序的部分扩展到由所述第二处理器所使用的存储器区域；

检查所述程序的扩展部分的合法性；

将访问保护设置到由所述第二处理器使用的存储器区域，以便所述存储器区域不能被所述第一处理器访问；

将所述第二处理器从复位状态解除，以便允许所述第二处理器正常操作并以所述模式启动。

说明书

多处理器系统以及使用它的便携式终端

[0001] 本申请基于并要求2006年6月27日提交的日本专利申请No.2006-176430的权益，其全部内容合并在此作为参考。

技术领域

[0002] 本发明涉及装配有多处理器的便携式终端，具体地，涉及缩短在多处理器系统中的启动时间，该多处理器被配置来通过被从特定处理器到另一个处理器传送的程序启动。

背景技术

[0003] 可以考虑到，诸如便携式电话、便携式信息终端等的便携式终端在多种情况下可以通过使用多个处理器的多处理器系统来实现，并且还能满足扩展服务功能以及提高速度的需要。

[0004] 多处理器系统可能被配置来通过从特定处理器到另一个处理器传送的程序来启动，并通过集成存储器来存储包括用于另一个处理的程序来减少存储器芯片的数量。这对系统的小型化是很有益处的(专利文献1)。

[0005] 但是在这样的系统中，一旦系统启动，需要程序从特定的处理器传送到另一处理器。这样，用于传送的处理时间就会额外增加并显著地影响系统的启动时间。正如一种用来改进这个缺点的方法，考虑预先压缩并存储要被传送的程序，然后传送该压缩的程序。以这种方式，可以减少传送时间，从而缩短启动时间。通过存储压缩的程序可以削减必需的存储器大小和存储器成本。

[0006] 但，即便对于使用了压缩的传送程序的多处理器系统而言，由于传送了程序的全部内容，因此在额外增加的启动时间上的减少是有限的。

[0007] 作为涉及多系统的传统技术，除了专利文献1外专利文献2也是公知的。

[0008] 专利文献1：日本专利申请公开未决号：No.5-242057。

[0009] 专利文献2：日本专利申请公开未决号：No.11-184831。

发明内容

[0010] 本发明重点放在如下事实，在启动时在多处理器系统中并不一定需要将整个程序从特定处理器传送到另一个处理器，从而提出本发明。

[0011] [0009本发明的一个目的是提供一种多处理器系统，一种传送方法，以及一种能根据启动模式而缩短启动时间的便携式终端。

[0012] 根据本发明，所提供的多处理器系统至少包括第一处理器和第二处理器，并且该多处理器系统包括：用来存储由该第一处理器执行的第一程序和由该第二处理器执行的第二程序的只读存储器；随机存取存储器，其中扩展并存储该第二程序，其中，当启动多处理器系统时，第一处理器根据指定的启动模式选择涉及启动模式的第二程序的必要部分并将其扩展进随机存取。

[0013] 只读存储器存储：被划分到第二程序中的分割部分；存储用于每个分割部分的信息大小的报头(header)，以及用于每个分割部分和启动模式的信息。

[0014] 所必需的是，程序的分割的部分被压缩和/或编码以便被存储。

[0015] 根据本发明的示例性实施例，多处理器系统包括用于第一处理器的随机存取存储器，以便由第一处理器访问。此外，要被扩展并存储在随机存取存储器中的第二程序是用于第二处理器的随机存取存储器，以便被第二处理器访问。

[0016] 根据本发明的另一示例性实施例，随机存取存储器是连接的以便它能被第一处理器和第二处理器访问，并包括：由第一处理器使用的存储器区域，由第二处理器使用的存储器区域，以及由第一处理器和第二处理器共享的存储器区域。

[0017] 在示例性的实施例中，在完成扩展到由第二处理器使用的存储器区域后，第二处理器保持复位状态直至确认扩展的程序的合法性。

[0018] 此外，作为该示例性实施例的特征，在完成扩展到由第二处理器使用的存储器区域或确认扩展的程序的合法性后，可以将第一处理器设置为禁止访问由第二处理器使用的存储器区域。

[0019] 根据本发明，可以得到上述使用多处理器系统的便携式终端。

[0020] 此外，根据本发明，在多处理器系统中的传送方法包括：第一处理器；第二处理器；只读存储器，其用于存储由第一处理器执行的第一程序和由第二处理器执行的第二程序；和随机存取存储器，在其中扩展并存储该第二程序，其中，当启动多处理器系统时，第一处理器根据指定的启动模式选择涉及启动模式的第二程序的必要部分并将其传送到随机存取存储器。

[0021] 第一处理器执行步骤：在传送前，确定用于第二处理器的引导程序的合法性并传送该引导程序；将第二处理器设定为代码下载模式并复位—启动第二处理器；判断启动模式并传送相应的第二程序的部分；通过询问第二处理器来确认传送的程序部分的合法性，并在确认后，将第二处理器设定为正常操作模式并复位—启动它。

[0022] 根据本发明的一个示例性实施例，多处理器系统包括随机存取存储器，其用于第一处理器，并由第一处理器访问。此外，在其中扩展并存储第二程序的随机存取存储器是用于第二处理器的随机存取存储器，并由第二处理器访问。

[0023] 根据另一示例性实施例，随机存取存储器是连接的以便它可以由该第一处理器和第二处理器访问，并且该随机存取存储器包括：由第一处理器使用的存储器区域，由第二处理器使用的存储器区域，以及由第一处理器和第二处理器共享的存储器区域。

[0024] 此外，在一个示例性实施例中，在本发明的多处理器中的传送方法包括步骤：判断启动模式；根据启动模式，扩展对应于启动模式的第二程序的部分到由第二处理器所使用的存储器区域；检查该程序的扩展部分的合法性；将访问保护设定到由第二处理器使用的存储器区域，以便其不能被第一处理器访问；并将第二处理器从复位状态解除以便允许第二处理器正常操作并以该模式启动。

[0025] 而且，根据本发明，多处理器系统所使用的程序包括：第一处理器；第二处理器；只读存储器，其用于存储由第一处理器执行的第一程序和由第二处理器执行的第二程序；
和随机存取存储器，在其中扩展并存储第二程序，其中，当启动多处理器系统时，该程序包括步骤：根据指定的启动模式，使得第一处理器选择涉及该启动模式的第二程序的必要部分并将其传送到能得到的随机存取存储器。

[0026] 根据一个示例性实施例，该程序包括步骤：在传送前，使得第一处理器确定引导程序的合法性并传送引导程序；将第二处理器设定为代码下载模式并复位—启动第二处理器；判断启动模式并传送相应的第二程序的部分；通过询问第二处理器来确认传送的程序部分的合法性，并在确认后，将第二处理器设定为正常操作模式并复位—启动它。

[0027] 根据一个示例性的实施例，随机存取存储器是连接的以便它能被第一处理器和第二处理器访问，并包括：由第一处理器使用的存储器区域，由第二处理器使用的存储器区域，以及由第一处理器和第二处理器共享的存储器区域。

[0028] 根据这个示例性的实施例的程序包括步骤：判断启动模式；根据启动模式，扩展对应于启动模式的第二程序的部分到由第二处理器所使用的存储器区域；检查程序的扩展部分的合法性；将访问保护设定到由第二处理器使用的存储器区域以便其不能被第一处理器访问；并将第二处理器从复位状态解除以便允许第二处理器正常操作并以该模式启动。

[0029] 本发明的有益效果

[0030] 根据本发明，缩短每个模式的启动时间。

附图说明

[0031] 图1是显示根据本发明第一示例性实施例的多处理器系统的结构图。

[0032] 图2是显示在第一示例性实施例中使用的ROM 102中用于处理器B的程序的存储状态的视图。

[0033] 图3是显示在第一示例性实施例中使用的ROM 102中用于处理器B的程序的另一存储状态的视图。

[0034] 图4是显示在第一示例性实施例中处理器A和处理器B之间的次序的序列图。图4A显示了正常模式的情况，图4B显示特殊模式的情况。

[0035] 图5是显示在第一示例性实施例中当将程序从处理器A 101传送到处理器B 104时的处理流程的视图。

[0036] 图6是显示根据本发明第二示例性实施例的多处理器系统的结构图。

[0037] 图7是显示在第二示例性实施例中使用的RAM 603内的存储区域的视图。

[0038] 图8是显示在第二示例性实施例中当将程序从处理器A 601传送到处理器B 604时在处理器A 601内的处理流程的一个实例的视图。

[0039] 图9是便携式电话的结构图，其是使用本发明的多处理器系统的一个应用实例。

具体实施方式

[0040] 以下，将参考附图说明本发明的示例性实施例。

[0041] (示例性实施例1)

[0042] 图1是显示作为本发明的第一示例性实施例的多处理器系统100的结构图。在图1中，多处理器系统具有如下系统结构，其中程序从处理器A(传送的源处理器)101被传送到处理器B(传送的目的处理器)104。

[0043] 在图1中，系统100包括处理器101、ROM(只读存储器)102和RAM(随机存取存储器)_A 103，其通过总线连接到处理器A 101。该系统还包括依附到处理器B 104的RAM_B 105。该系统包括作为在处理器A 101和处理器B 104间的接口的处理器间的接口电路107，和用于写入程序的存储器写控制电路106，该程序在处理器A的控制下通过处理器间的接口电路从处理器A传送到RAM_B 105。

[0044] 用于处理器A 101的程序和用于处理器B 104的程序都存储在ROM 102中。ROM102的数量并不一定是物理上的一个，只要它连接到处理器A 101的存储器总线上并与用于处理器B 104的程序一起存储在其中就行。RAM_A 103是处理器A 101的工作存储器，并且它通常连接到与连接到ROM 102的存储器总线不同的高速存储器总线。RAM_B105用作扩展用于处理器B 104的程序的区域并还用作处理器B104的工作存储器。

[0045] 处理器间的接口电路107用来执行在处理器101和104间的数据通信。一旦启动，则从处理器A 101来的传送数据(引导程序代码)就依照处理器A 101的信号控制传送到存储器写控制电路106。存储器写控制电路106将传送的数据写入到RAM_B 105。

[0046] 在传送数据的同时，处理器B 104依照处理器A 101的信号控制而保持复位状态。在完成引导程序代码的传送后，处理器B104依照处理器A 101的控制开始执行在RAM_B
105中写入引导程序。随后基于引导程序执行从处理器A 101传送的用于处理器B 104的程序的接收以及将程序扩展到RAM_B 105的扩展处理。

[0047] 用于处理器B 104的程序可以从处理器A 101以被压缩和编码的形式传送。在这样的情况下，在引导程序中的压缩和编码程序被扩展到RAM_B 105的指定程序区域前，先对其执行解码处理。当完成了用于处理器B 104的程序自身的传送后，处理器B 104依照处理器A 101的控制开始执行在RAM_B 105中写入程序。

[0048] 图2图示了如下的模式，其中用于处理器B 104的程序被分割并将分割的程序存储在ROM 102内的特定区域。每个分割的部分包括除了程序所分割的代码外还具有报头。每个报头存储了相应的分割部分的大小信息以及指示该分割部分是否需要为每个启动模式传送的信息。此外，还可能通过为每个分割部分执行压缩和/或编码来将程序存储在ROM
102中，只要该报头部分是处理器A 101能直接读取和翻译的形式。此外，报头部分并不被传送到处理器B 104。图2显示了每个分割部分在物理上连续的情况。

[0049] 所分割的代码可以作为用于贯穿文件系统中每个分割部分的文件。每个分割部分并不一定要物理上连续。

[0050] 图3和图2图示了存储模式，其中截取用于处理器B104的程序以存储在ROM 102中的特定区域。在这点上，在图3中，虽然每个截取的区域在物理上是连续的，但假定在每个区域间的边界是可变的。在这种存储模式中，可以使用DMA(直接存储器存取)方法传送程序的部分，即不需要依靠启动模式来传送程序的部分向后安排(图中的上部)，程序的必要部分从前部连续排列。如图2所示的具有相同信息的报头全部都存储在固定存在的区域(在任何启动模式都需要传送的区域)内的固定地址中，以对应于每个截取的区域。通过在固定地址中存储报头，则以处理器A 101能直接读取和翻译的方式形成报头。当使用DMA方法传送连续区域时，要传送报头部分。此外，通过将报头部分安排在用于处理器B 104的程序区域的前部分，则这样的结构也可以为每个区域压缩和/或编码并存储程序主体部分而不是报头部分。在这样的情况中，并不传送报头部分。此外，存贮在报头中的大小信息指示了在压缩和/或编码后每个区域的大小。此外，虽然在图2和图3中未示出，但用于处理器B 104的引导程序可以单独存储在ROM 102中。

[0051] 接着，将使用在图4中的序列图和图5中的流程图说明从处理器A 101到处理器B104传送程序的操作。

[0052] 图4是序列图，其显示了将存储在ROM 102中的用于处理器B 104的程序从如在图2中所示的处理器A 101传送到处理器B104的过程，其中图4A显示了正常的模式而图4B显示了特殊模式。这里，正常模式表示在整个程序代码中所包含的所有功能都能使用的模式，而特殊模式表示仅能使用部分功能或一部分功能受限不能使用的模式。在这个优选实施例中，假定当启动模式是正常的模式，即，当正常模式启动时，每个分割的代码都需要被传送。还假定，当启动模式为特殊的模式，即，特殊模式启动时，只有分割的代码1和2需要被传送。

[0053] 在图4中所示的序列图中，为了传送分割的代码，处理器A101访问存储在ROM 102中的用于处理器B 104的程序，然后，为每个分割的代码判断其是否需要被传送到处理器B104。在这之前，处理器A 101判断是指示了具有正常模式的启动还是指示了具有特殊模式的启动。

[0054] 在指示了具有正常模式的启动的情况下，如在图4A中所示，用于处理器B 104的程序的所有分割代码都要被传送。在这种情况下，由于并不是特殊模式，因此，参考用于所有分割代码的报头执行对处理器B的每个分割代码的传送以及用于每个分割代码的从处理器B来的响应的接收，并执行接下来的分割代码的传送以及对其响应的接收。在这种方式中，传送从分割代码1到分割代码N的所有分割代码。

[0055] 在具有特殊模式的启动的情况下，检查分割代码的每个报头并判断报头是否指示了具有特殊模式的启动时分割代码传送的必要性，并且只有必需要被传送的分割代码会被传送到处理器B。根据从接收了传送的处理器B来的响应，为下一个分割代码进行相同的判断。需要被传送的分割代码将被传送并接收从处理器B来的响应。图4B是只有代码1和2需要被传送的序列图。

[0056] 继续参考图4A和4B，当完成必需的分割代码的传送并确认从处理器B 104来的响应时，在正常和特殊模式这两种情况下，处理器A 101都发送传送完成通知和合法性确认请求。一旦接收了它们，则处理器B 104执行在RAM_B 105中扩展的程序的合法性检查(校验和确认，改变检测等)，并将结果发送回处理器A 101。如果接收的合法性检查的结果没有问题，则处理器A 101控制处理器B 104，以便处理器B 104开始执行在RAM_B 105中扩展的程序。即，将处理器B 104的操作分成如下阶段：接收从处理器A 101发送来的程序代码并将其扩展到RAM_B 105中；执行在RAM_B 105中扩展的程序。在完成在前的阶段后通过重启开始在后的阶段。

[0057] 图5显示了当从处理器A 101到处理器B 104传送程序时在处理器A 101内处理流程的一个实例。首先，由于用于处理器B104的引导程序可能包括诸如代码解密(code-breaking)等的重要处理，因此，执行引导程序的合法性检查(诸如改变检测)(ST501)。如果没有问题，则将引导程序传送到处理器B 104(ST502)。具体地，这个传送以如下方式执行，处理器A 101将引导程序发送到处理器间的接口电路并且存储器写控制电路将它写入RAM_B 105。

[0058] 接下来，为了执行引导程序，通过在附图中所示的用于模式设定和复位控制的线的信号线控制将处理器B 104设定为程序下载模式，并复位—开始(从复位状态解除)(ST503)。当启动用于处理器B 104的引导程序(未示出)时，处理器A 101依照正常模式启动或特殊模式启动之一，仅将用于启动的程序的必需部分传送给处理器B 104(ST504)。当完成传送时，处理器A 101询问由处理器B 104扩展到RAM_B 105中的程序的合法性(校验和、改变检测等)(ST505)。如果没有问题，通过信号线控制将处理器B 104设定为正常操作模式以便执行所传送的程序，并对其复位—启动，即，复位并启动(根据正常操作模式重启)(ST506)。这里的正常操作模式表示包括存储器写控制电路的处理器B的硬件操作模式，该模式在下载模式之后。这与先前描述的作为整个系统的操作模式的正常模式或特殊模式不同。如果在引导程序的合法性检测或在RAM_B 105中扩展的程序的合法性查询结果中存在问题，则处理器A 101在存储器(诸如闪存等的非易失性存储器，其可以共享为ROM
102)中留下错误的历史纪录，并在无限循环中处理，或从开始再次进行流程处理(ST507)。

[0059] 如上所述，根据本发明的示例性实施例，作为要被传送到另一个处理器的存储器(ROM)中的程序的存储部分，对每个特定的代码段给定一个报头；并且在报头内，存储了相应的代码段的大小信息以及是否必需要被传送的对应于每个启动模式的段的信息。通过在存储器中具有这样的存储模式并仅传送对应于每个启动模式的必需部分，就能缩短用于每个模式的启动时间。

[0060] 此外，通过使得报头处于某一形式(存储模式)，以便传送源处理器能直接读取和翻译，则传送源处理器能确定启动模式并将给传送目的处理器仅传送启动模式所必需的程序的最小部分，以便传送目的处理器能以该模式启动。这就可以使处理器间的程序传送处理所导致的影响最小化并依照其目的缩短了启动时间，根据用于每个模式的启动，即，在医院等禁止无线通信的地方使用的模式，与对应于诸如W-CDMA、GSM和W-LAN等的多通信系统一起使用的单一通信模式，以及在生产处理中仅以检查硬件为目标的试验模式等。这导致了销售和生产的改进。

[0061] 如果将这样的多处理系统应用到便携式终端，在该终端，将诸如在医院等禁止无线通信的地方的使用的特殊区域模式提供为除正常使用的正常模式外的特殊模式，就能缩短特殊模式下的启动时间。类似地，如果将根据本发明的多处理器系统提供到如下便携式终端，其中将单一通信模式提供为除对应于诸如W-CDMA、GSM和W-LAN等的多通信系统的正常使用的正常模式外的特殊模式，则能缩短特殊模式的启动时间。此外，类似地，如果将根据本发明的系统应用到便携式电话，其中将在生产处理中仅以检查硬件为目标的试验模式提供为特殊模式，则能缩短在试验模式中的启动时间。

[0062] 这样的特殊模式并不限于一种类型，可以提供多种类型的模式。也就是说，特殊区域模式、单一通信模式、试验模式等都能集成到一个便携式电话中。可以根据便携式电话使用的环境选择并启动这些特殊的模式。

[0063] (示例性实施例2)

[0064] 接下来，将说明本发明的第二示例性实施例。其基本结构与上述示例性实施例的相同。但，第二示例性实施例的多处理器系统具有共享的RAM。

[0065] 参考图6，RAM 603可以由在多处理器600中的处理器A(传送源处理器)601和处理器B(传送目的处理器)604访问。在它们之间，安排有仲裁电路(arbitration circuit)605，其调整并给出总线身份(bus citizenship)。RAM 63主要用于在图1中的RAM_A103和RAM_B 105的合并的应用程序。此外，替代在图1中的处理器间的接口电路107，RAM 603包括共享区域，其被两个处理器都访问并用于处理器间的通信。也就是说，参考图7，RAM 613除了包括由处理器A使用的区域71和由处理器B使用的区域73外，还包括由处理器A和B使用的共享区域72。

[0066] 在图1中，ROM602等同于ROM102。然而，由于处理器A601可以直接将存储在ROM602中的用于处理器B 604的程序扩展到在由处理器B使用的RAM 603的区域73中，因此无需为处理器B 604在ROM 602中存储引导程序。处理器B 604一直保持在复位状态，直到处理器A 601将存储在ROM 602中的用于处理器B 604的程序扩展到在RAM 603中的区域73内并且完成对所扩展程序的合法性检查(校验和确认、改变检测等)。在确认程序毫无问题扩展后，在处理器A 601的控制下解除复位状态，并且处理器B 604开始执行在RAM
603中扩展的程序。

[0067] 图8图示了当程序从处理器A 601传送到处理器B 604时，第二示例性实施例中在处理器A 601内的处理流程。首先，处理器A 601判断所指示的启动模式(ST801)，并且依照启动模式仅将程序的必要部分扩展到处理器B所使用的RAM 603中的区域内(ST802)。参考在ROM 602中存储的用于处理器B的程序的分割部分的报头，处理器A 601判断是否存在对应于所指示的启动模式的分割的代码。如果在报头中写有启动模式必需的分割的代码，则将分割的代码扩展到由处理器B使用的RAM 603中的区域。一旦如此，如果存储在ROM 602中的用于处理器B的程序被压缩和/或编码，则在将其扩展到在由处理器B使用的RAM 603的区域73内之前对其进行解码处理。接下来，处理器A 601执行扩展在RAM 603中的用于处理器B的程序的合法性检查(校验和确认、改变检测等)(ST803)。如果没有问题，则处理器A 601执行保护设定，其禁止处理器A访问由处理器B使用的RAM 603的区域(ST804)。然后，处理器A 601将处理器B从复位状态解除并允许处理器B开始执行在RAM
603中所扩展的程序(ST805)。如果扩展在RAM 603中的程序的合法性检查结果存在问题，则处理器A 601在存储器(诸如闪存等的非易失性存储器，其可以共享为ROM 602)中留下错误历史纪录，并处理该问题，例如，通过在ST802的程序扩展处理后再次执行流程而并不将处理器B从复位状态解除(ST806)。

[0068] 接下来，将说明根据本发明的微处理器系统所提供的便携式电话。

[0069] 图9是显示使用多处理器系统的便携式电话的结构图。该便携式电话使用在第一示例性实施例中所描述的多处理器系统。

[0070] 在该附图中，便携式电话10包括通信部件30和应用部件20。通信部件30包括通信处理器(传送目的处理器)304、RAM 305和通信系统电路，其依照在RAM中的程序接收通信处理器304的控制而产生通信功能。通信部件还包括存储器写控制电路306，其具有DMA功能，以在RAM 305中写入从应用部件传送来的用于通信处理器的程序。这些部件单元通过总线连接。应用部件20包括应用处理器(传送源处理器)201、RAM 203、ROM 202、显示部件208、操作部件207、电话发射器和电话接收器(未示处)，以及用来控制它们的外围电路。应用处理器201通过总线连接到RAM 203和ROM 202。此外，应用部件20和通信部件30通过处理器间的接口107彼此连接以便执行数据通信。

[0071] ROM 202存储用于应用处理器和通信处理器的程序。其中的存储模式与在第一示例性实施例中所使用的ROM 102的相同。因此，对于ROM 202，在用于图2的处理器B的程序的区域中分割并存储用于通信处理器的程序。每个分割的部分包含报头，在报头中写入分割部分的大小信息、启动模式号以及写入该号码的必要的数据的传送。

[0072] RAM 203是应用处理器201的工作存储器。RAM305是通信处理器304的工作存储器并且用在扩展用于通信处理器304的程序的区域。处理器间接口电路107是用来执行处理器之间的数据通信的。一旦启动，存储器写控制电路306首先依照应用处理器201的信号控制通过处理器间的接口电路107从应用处理器201接收传送的数据(引导程序代码)，然后，在RAM 305中写入接收的数据。与此同时，通信处理器304依照应用处理器201的信号控制保持复位状态。在完成引导程序的代码传送后，通信处理器304依照应用处理器201的控制开始执行在RAM 305中写入的引导程序。此后，引导程序执行从应用处理器201接收用于通信处理器304的程序，并将接收的程序扩展到RAM 305。应用处理器201从每一个报头判断在ROM 202中的用于通信处理器的程序的每一个分割的代码是否对应于指定的启动模式，然后，仅传送对应于指定启动模式的分割代码。因此，只将通信处理器对应于指定启动模式的程序的分割代码传送到RAM 305。可以将用于指定启动模式的用于通信处理器304的程序本身以压缩和/或编码的形式从应用处理器201传送。在此情况中，在将其扩展到RAM 305的预定程序区域前，先在引导程序内执行解码处理。当完成用于通信处理器304的程序本身的传送时，通信处理器304依照应用处理器 201的控制开始执行在RAM305中写入的程序本身。

[0073] 当指定的启动模式是单通信模式并指定对应于W-CDMA兼容通信系统的模式时，对应于W-CDMA兼容通信系统的分割代码被传送到RAM 305。完成传送之后，通信处理器开始相应代码的运行。也就是说，由于并不一定要传送对应于诸如GSM、W-LAN等其他通信系统的通信程序，因此可以缩短便携式终端的启动时间。

[0074] 上述便携式电话是应用第一示例性实施例的多处理器系统的应用实例；然而，也可以应用第二示例性实施例的系统。因此，类似于上述应用实例的便携式电话，分别在通信部件和应用部件中配置有传送目的处理器和传送源处理器；通信部件包括产生其功能的通信系统电路；应用部件包括显示部件、运行部件等。

[0075] 以上示例性实施例和应用实例是使用两个处理器的多处理器系统；但，也可以使用三个或更多处理器。在这种情况下，对于第一和第二示例性实施例，为传送源处理器(处理器A)准备多个传送目的处理器(处理器B)以形成本发明的多处理器系统。

[0076] 虽然本发明已经参考其中的示例性实施例具体地进行了展示和描述，但本发明并不限于这些实施例。本领域的技术人员应当理解，在不背离由权利要求所定义的本发明的精神和范围下可以在形式和细节上进行各种改变。