光电二极管阵列

摘要

光电二极管阵列(1)，由使被检测光入射的多个光检测通道(10)形成于具有n型半导体层(12)的n型的基板(2)而形成。光电二极管阵列(1)具备：在基板(2)的n型半导体层(12)上形成的p-型半导体层(13)、设在每个光检测通道(10)且一端部连接于信号导线(3)的电阻(4)、以及在多个光检测通道(10)之间形成的n型分离部(20)。p-型半导体层(13)在与基板(2)的界面构成pn结，对应于光检测通道，具有使因被检测光的入射而产生的载流子雪崩倍增的多个倍增区域(AM)。形成分离部(20)，使得p-型半导体层(13)的各倍增区域(AM)对应于各光检测通道(10)而形成。

权利要求

1.一种光电二极管阵列，其特征在于，由使被检测光入射的多个光检测通道形成于具有第1导电型的半导体层的基板而形成，该光电二极管阵列具备：

所述基板；

第2导电型的外延半导体层，形成于所述基板的第1导电型的所述半导体层上，在与该半导体层的界面构成pn结，并且，具有使因所述被检测光的入射而产生的载流子雪崩倍增的多个倍增区域，该各倍增区域和所述各光检测通道相互对应；以及多个电阻，具有2个端部，设在每个所述光检测通道，经由一所述端部而与所述外延半导体层电连接，并且经由另一所述端部而连接于信号导线；

第2导电型的半导体层，形成于所述外延半导体层中且配置于光入射面一侧。

2.如权利要求1所述的光电二极管阵列，其特征在于，还具备在所述多个光检测通道之间形成的第1导电型的分离部，使得所述外延半导体层的所述各倍增区域和所述各光检测通道相互对应。

3.如权利要求2所述的光电二极管阵列，其特征在于，所述分离部包括遮光部，该遮光部由吸收或反射所述光检测通道所检测的波长带域的光的物质形成。

4.如权利要求2所述的光电二极管阵列，其特征在于，所述分离部包括由折射率低于所述外延半导体层的物质形成的遮光部。

5.如权利要求2所述的光电二极管阵列，其特征在于，所述信号导线在所述分离部的上方形成。

6.如权利要求1所述的光电二极管阵列，其特征在于，所述信号导线由铝形成，且形成于氮化硅膜上。

7.如权利要求6所述的光电二极管阵列，其特征在于，所述电阻由多晶硅形成，

所述电阻形成于氧化硅膜上，并且在该电阻上形成有所述氮化硅膜及所述信号导线。

8.一种光电二极管阵列，其特征在于，由使被检测光入射的多个光检测通道形成于具有第1导电型的半导体层的基板而形成，该光电二极管阵列具备：

所述基板；

第1导电型的外延半导体层，形成于所述基板的第1导电型的所述半导体层上，具有使因所述被检测光的入射而产生的载流子雪崩倍增的多个倍增区域，该各倍增区域和所述各光检测通道相互对应；

第2导电型的扩散区域，形成于所述第1导电型的外延半导体层中，在与该外延半导体层的界面构成pn结；以及多个电阻，具有2个端部，设在每个所述光检测通道，经由一所述端部而与所述外延半导体层中的所述第2导电型的扩散区域电连接，并且经由另一所述端部而连接于信号导线，所述信号导线由铝形成，且形成于氮化硅膜上；

所述电阻由多晶硅形成，

所述电阻形成于氧化硅膜上，并且在该电阻上形成有所述氮化硅膜及所述信号导线。

9.如权利要求8所述的光电二极管阵列，其特征在于，还具备在所述多个光检测通道之间形成的第1导电型的分离部，使得所述外延半导体层的所述各倍增区域和所述各光检测通道相互对应。

10.如权利要求9所述的光电二极管阵列，其特征在于，所述分离部包括遮光部，该遮光部由吸收或反射所述光检测通道所检测的波长带域的光的物质形成。

11.如权利要求9所述的光电二极管阵列，其特征在于，所述分离部包括由折射率低于所述外延半导体层的物质形成的遮光部。

12.如权利要求9所述的光电二极管阵列，其特征在于，所述信号导线在所述分离部的上方形成。

说明书

光电二极管阵列

技术领域

[0001] 本发明涉及光电二极管阵列。

背景技术

[0002] 例如在化学或医疗等的领域，有一种将利用雪崩(电子雪崩)倍增的光电二极管阵列安装于闪烁器并进行光子计数的技术。在这种光电二极管阵列中，为了识别同时入射的多个光子，在共同基板上形成有被分割为多个光检测通道，在每个光检测通道配置倍增区域(例如，参照非专利文献1、2及专利文献1)。

[0003] 各倍增区域为了良好地检测微弱的光，在被称作盖革(Geiger)模式的工作条件下工作。即，利用这样的现象：向各倍增区域施加高于击穿电压的反向电压，因入射的光子而产生的载流子雪崩式地倍增。在各光检测通道连接有用于取出来自倍增区域的输出信号的电阻，各电阻相互并列连接。基于经由各电阻而被取出至外部的输出信号的波峰值，检测向各光检测通道入射的光子。

[0004] 专利文献1：日本特开平11-46010号公报

[0005] 非 专 利 文 献 1：P.Buzhan，et al.，“An Advanced Study ofSiliconPhotomultiplier”(online)，ICFA Instrumentation BULLETIN Fall 2001Issue，(平成16年11月4日检索)，。

[0006] 非专利文献2：P.Buzhan，et al.，“Silicon Photomultiplier And ItsPossible applications”，Nuclear Instruments and Methods in PhysicsResearch A504(2003)48-52。

发明内容

[0007] 然而，在将光电二极管阵列用于光子计数的情况下，在取得良好的检测结果的方面，提高对于被检测光的开口率，增大检测效率变得重要。

[0008] 然而，例如在非专利文献1和2所述的击穿型(reach-through)的光电二极管阵列中，各光电二极管的pn结通过在每个光检测通道的表面形成的半导体层而实现。因此，在实现pn结的各光电二极管的半导体层外周边部，需要用于防止边缘击穿的保护环，结果将对于被检测光的开口率抑制得较低。另外，在开口率被如此地抑制得较低的光电二极管阵列中，难以提高检测灵敏度特性。并且，由于光因雪崩倍增而产生，因而该光被相邻的光检测通道吸收，从而产生串扰(crosstalk)的问题。

[0009] 本发明是为了解决上述问题而提出的，其目的在于，提供一种对于被检测光的开口率高的光电二极管阵列。

[0010] 为了达到上述目的，本发明涉及的光电二极管阵列的特征在于，由使被检测光入射的多个光检测通道形成于具有第1导电型的半导体层的基板而形成，该光电二极管阵列具备：基板；第2导电型的外延半导体层，形成于基板的第1导电型的半导体层上，在与该半导体层的界面构成pn结，并且，具有使因被检测光的入射而产生的载流子雪崩倍增的多个倍增区域，该各倍增区域和各光检测通道相互对应；以及多个电阻，具有2个端部，设在每个光检测通道，经由一端部而与外延半导体层电连接，并且，经由另一端部而连接于信号导线。

[0011] 上述光电二极管阵列中，pn结由基板的第1导电型的半导体层和形成于该半导体层上的外延半导体层构成。另外，倍增区域形成于实现pn结的外延半导体层，与各光检测通道相对应的倍增区域位于该外延半导体层。所以，上述光电二极管阵列，当在盖革模式下工作时，不具有产生边缘击穿的pn结的端部(边缘)，没有必要设置保护环。因此，能够提高上述光电二极管阵列的开口率。

[0012] 本发明的光电二极管阵列的特征在于，由使被检测光入射的多个光检测通道形成于具有第1导电型的半导体层的基板而形成，该光电二极管阵列具备：基板；第1导电型的外延半导体层，形成于基板的第1导电型的半导体层上，具有使因被检测光的入射而产生的载流子雪崩倍增的多个倍增区域，该各倍增区域和各光检测通道相互对应；第2导电型的扩散区域，形成于第1导电型的外延半导体层中，在与该外延半导体层的界面构成pn结者；以及多个电阻，具有2个端部，设在每个光检测通道，经由一端部而与外延半导体层中的第2导电型的扩散区域电连接，经由另一端部而连接于信号导线。

[0013] 上述光电二极管阵列中，pn结由基板上的第1导电型的外延半导体层和形成于该半导体层中的第2导电型的外延半导体层构成。另外，倍增区域形成于实现pn结的外延半导体层，与各光检测通道相对应的倍增区域位于该外延半导体层。所以，上述光电二极管阵列，当在盖革模式下工作时，不具有产生边缘击穿的pn结的端部(边缘)，没有必要设置保护环。因此，能够提高上述光电二极管阵列的开口率。

[0014] 优选还具备在多个光检测通道之间形成的第1导电型的分离部，使得外延半导体层的各倍增区域和各光检测通道相互对应。即，优选光电二极管阵列，由使被检测光入射的多个光检测通道形成于具有第1导电型的半导体层的基板而形成，该光电二极管阵列具备：基板；第2导电型的外延半导体层，形成于基板的第1导电型的半导体层上，在与基板的界面构成pn结，并且，具有使因被检测光的入射而产生的载流子雪崩倍增的倍增区域；多个电阻，具有2个端部，设在每个光检测通道，经由一端部而与外延半导体层电连接，并且，经由另一端部而连接于信号导线；以及第1导电型的分离部，形成于多个光检测通道之间，使得外延半导体层的倍增区域对应于各光检测通道而形成多个。

[0015] 在该情况下，由在各通道间形成的分离部实现各倍增区域和各光检测通道的对应。因此，没有必要设置保护环，能够提高开口率。并且，由于在光检测通道间形成有分离部，因而能够良好地抑制串扰。

[0016] 优选分离部包括遮光部，该遮光部由吸收或反射光检测通道所检测的波长带域的光的物质形成。或者，优选分离部包括由折射率低于外延半导体层的物质形成的遮光部。在这些情况下，由于光在遮光部被吸收或反射，因而能够良好地抑制串扰的产生。而且，优选遮光部由吸收或反射光检测通道所检测的被检测光的波长带域，尤其是因雪崩倍增而产生的可见～近红外的波长带域的光的物质形成，使得因雪崩倍增而产生的光不影响邻接的光检测通道。于是，能够良好地抑制串扰的产生。

[0017] 优选信号导线在分离部的上方形成。在该情况下，由于抑制了信号导线横穿光检测面上，因而开口率更进一步提高。

[0018] 优选信号导线由铝形成，且形成于氮化硅膜上。在该情况下，即使向光电二极管阵列施加高电压，也可以抑制铝渗入其下的膜。另外，在此所说的“渗入”是扩散、侵入的含义，以后也以相同的含义使用。并且，在该情况下，电阻例如由多晶硅形成，电阻形成于氧化硅膜上，并且在该电阻上形成有氮化硅膜及信号导线。

[0019] 依照本发明，能够提供一种对于被检测光的开口率高的光电二极管阵列。

附图说明

[0020] 图1是第1实施方式涉及的光电二极管阵列的上面的概略图。

[0021] 图2是第1实施方式涉及的光电二极管阵列的II-II箭头截面的一部分的示意图。

[0022] 图3是用于概略地说明各光检测通道与信号导线及电阻的连接关系的图。

[0023] 图4是第1实施方式涉及的光电二极管阵列的第1变形例的截面图。

[0024] 图5是第1实施方式涉及的光电二极管阵列的第2变形例的截面图。

[0025] 图6是第2实施方式涉及的光电二极管阵列的截面图。

[0026] 图7是用于概略地说明第3实施方式涉及的光电二极管阵列的截面构造的图。

[0027] 图8是第4实施方式涉及的光电二极管阵列的截面图。

[0028] 图9是图2所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图。

[0029] 图10是图4所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图。

[0030] 图11是图5所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图。

[0031] 图12是图6所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图。

[0032] 图13是图7所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图。

[0033] 图14是图8所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图。

[0034] 图15是半导体层12的附近的截面图。

[0035] 符号说明

[0036] 1、30、40、50：光电二极管阵列；2：基板；3：信号导线；4：电阻；5：电极垫；10：光+ - +检测通道；11：绝缘膜；12：n 型半导体层；13：p 型半导体层；14：p 型半导体层；15：p型半导体层；16：保护膜；20：分离部；22：遮光部；S：基板部件；AM：倍增区域；R13：n型半导体层；R15：n型半导体层。

具体实施方式

[0037] 以下，参照附图，对优选的实施方式进行详细的说明。并且，在说明中，对于相同要素或者具有相同功能的要素使用相同符号，省略重复的说明。

[0038] (第1实施方式)

[0039] 参照图1和图2，对第1实施方式涉及的光电二极管阵列1的构成进行说明。图1是第1实施方式涉及的光电二极管阵列1的上面的概略图。图2是图1所示的光电二极管阵列1的II-II箭头截面的一部分的示意图。

[0040] 光电二极管阵列1在基板2上层叠有多个半导体层及绝缘层。如图1所示，光电二极管阵列1是使被检测光入射的多个光检测通道10形成为矩阵状(本实施方式中为4×4)而成的光子计数用多通道雪崩光电二极管。在光电二极管阵列1的上面侧设置有信号导线3、电阻4、以及电极垫5。基板2例如为一边1mm左右的正方形状。各光检测通道10例如为正方形状。

[0041] 信号导线3由读出部3a、连接部3b、以及通道外周部3c形成。读出部3a传送从各光检测通道10输出的信号，连接部3b连接各电阻4和读出部3a，通道外周部3c以包围各光检测通道10的外周的方式配置。读出部3a分别与配置在夹着该读出部3a而邻接的2列上的光检测通道10连接，在其一端连接有电极垫5。另外，本实施方式中，由于光电二极管配置为4×4的矩阵状，因而在光电二极管阵列1上配置有2根读出部3a，这些均连接于电极垫5。信号导线3例如由铝(Al)形成。

[0042] 电阻4经由一端部4a及通道外周部3c而设在每个光检测通道10，经由另一端部4b及连接部3b而连接于读出部3a。连接于同一读出部3a的多个(本实施方式中为8个)电阻4相对于该读出部3a而连接。电阻4例如由多晶硅(Poly-Si)形成。

[0043] 接着，参照图2，对光电二极管阵列1的截面构成进行说明。如图2所示，光电二极管阵列1具备：具有导电型为n型(第1导电型)的半导体层的基板2、在基板2上形成- -的导电型为p型(第2导电型)的p 型半导体层13、在p 型半导体层13上形成的导电型+ -
为p型的p 型半导体层14、保护膜16、形成于p 型半导体层13的导电型为n型(第1导电型)的分离部20、以及在保护膜16上形成的上述信号导线3和电阻4。被检测光从图2的上面侧入射。

[0044] 基板2具有基板部件S、在基板部件S上形成的绝缘膜11、以及在绝缘膜11上形成+的n 型半导体层12。基板部件S例如由Si(硅)形成。绝缘膜11例如由SiO2(氧化硅)+
形成。n 型半导体层12例如由Si形成，是杂质浓度高的导电型为n型的半导体层。

[0045] p-型半导体层13是杂质浓度低的导电型为p型的外延半导体层。p-型半导体层-13在与基板2的界面构成pn结。p 型半导体层13对应于各光检测通道10，具有使因被检-
测光的入射而产生的载流子雪崩倍增的多个倍增区域AM。p 型半导体层13的厚度例如为-
3μm～5μm。p 型半导体层13，例如由Si形成。

[0046] p+型半导体层14对应于各光检测通道10的倍增区域AM，形成于p-型半导体层13+上。即，在半导体层的层叠方向(以下，仅称为层叠方向)上，位于p 型半导体层14的下- +
方的p 型半导体层13的与基板2的界面附近的区域为倍增区域AM。p 型半导体层14例如由Si形成。

[0047] 分离部20形成于多个光检测通道10之间，分离各光检测通道10。即，分离部20-以与各光检测通道10一一对应地在p 型半导体层13上形成有倍增区域AM的方式形成。
分离部20以完全包围各倍增区域AM的周围的方式在基板2上形成为二维格子状。分离部-
20在层叠方向上从p 型半导体层13的上面侧贯通至下面侧而形成。分离部20的杂质例如由P形成，是杂质浓度高的导电型为n型的半导体层。此外，如果通过扩散形成分离部20，+
则需要长的热处理时间，因而，可以认为n 型半导体层12的杂质向外延半导体层扩散，pn结的界面凸起。为了防止该凸起，可以对相当于分离部20的区域的中央附近进行沟槽蚀刻(trench etching)后，进行杂质的扩散，形成分离部20。虽然详细的内容在其它的实施方式中进行说明，但是，也能够在该沟槽形成遮光部，该遮光部通过填埋吸收或反射光检测通道所吸收的波长带域的光的物质而形成，从而防止因雪崩倍增的发光影响邻接的光检测通道而产生的串扰。

[0048] p-型半导体层13、p+型半导体层14，以及分离部20在光电二极管阵列1的上面侧形成平面，在这些之上形成有保护膜16。保护膜16例如由绝缘层形成，该绝缘层由SiO2形成。

[0049] 在保护膜16上形成有信号导线3及电阻4。信号导线3的读出部3a及电阻4在分离部20的上方形成。

[0050] 此外，信号导线3作为阳极而起作用，作为阴极，虽然图示省略但可以在基板2的下面侧(无绝缘层11的一侧)的整个面上具备透明电极层(例如，由ITO(铟锡氧化物)形成的层)。或者，作为阴极，也可以以将电极部引出至表面侧的方式形成。

[0051] 在此，参照图3，说明各光检测通道10与信号导线3及电阻4的连接关系。图3是用于概略地说明各光检测通道10与信号导线3及电阻4的连接关系的图。如图3所示，各+光检测通道10的p 型半导体层14与信号导线3(通道外周部3c)直接连接。于是，信号- -
导线3(通道外周部3c)与p 型半导体层13电连接。并且，p 型半导体层13和电阻4的一端部4a经由信号导线3(通道外周部3c)而连接，电阻4的另一端部4b分别经由连接部
3b而连接于读出部3a。

[0052] 在将如此地构成的光电二极管阵列1用于光子计数的情况下，在被称为盖革模式的工作条件下工作。当该盖革模式工作时，向各光检测通道10施加高于击穿电压的反向电压(例如50V以上)。在该状态下，如果被检测光从上面侧向各光检测通道10入射，则被检测光在各光检测通道10被吸收，产生载流子。所产生的载流子按照各光检测通道10内的电场一边加速，一边移动，在各倍增区域AM进行倍增。然后，倍增的载流子经由电阻4而被信号导线3取出至外部，并基于该输出信号的波峰值而被检测。由于从检测光子的通道均得到等量的输出，因而通过检测来自全部通道的总输出，可以计量出从光电二极管阵列1中的几个光检测通道10产生输出。所以，在光电二极管阵列1中，通过被检测光的一次照射，就可以进行光子计数。

[0053] 在光电二极管阵列1中，pn结是由基板2的n+型半导体层12和在该基板2的n+-型半导体层12上形成的外延半导体层，即p 型半导体层13构成。并且，倍增区域AM形成-
于实现pn结的p 型半导体层13，各倍增区域AM与各光检测通道10的对应由形成于光检+ -
测通道10之间的分离部20实现。pn结面由n 型半导体层12和p 型半导体层13的界面、-
以及分离部20和p 型半导体层13的界面构成，不存在高浓度杂质区域变得凸起且电场变高的区域。所以，光电二极管阵列1，当在盖革模式下工作时，不具有产生边缘击穿的pn结的端部(边缘)。因此，在光电二极管阵列1中，没有必要对各光检测通道10的pn结设置保护环。于是，能够显著地提高光电二极管阵列1的开口率。

[0054] 并且，通过提高开口率，能够在光电二极管阵列1中增大检测效率。

[0055] 另外，由于各光检测通道10间由分离部20分离，因而能够良好地抑制串扰。

[0056] 另外，当在盖革模式下工作且在光子入射的光检测通道和未入射的通道之间电压差变大时，由于在光检测通道10间形成有分离层20，因而也能够充分地分离通道间。

[0057] 在光电二极管阵列1中，信号导线3的读出部3a在分离部20的上方形成。因此，由于能够抑制信号导线3横穿倍增区域AM上方，即光检测面上，因而开口率进一步提高。而且，可以认为，对暗电流的抑制也有效果。另外，在光电二极管阵列1中，由于电阻4也在分离部20的上方形成，因而开口率更进一步提高。

[0058] 另外，本发明者从余脉冲(afterpulse)的波长相关性发现：当使用n型的半导体基板，并在其上形成p型的外延半导体层时，产生这样的问题：在n型的半导体基板产生的空穴的一部分延迟，进入倍增区域，成为余脉冲。对于该问题，在光电二极管阵列1中，由于+通过在基板部件S和n 型半导体层12之间具有例如由SiO2形成的绝缘膜11，从而完全地+
分离基板部件S和n 型半导体层12，因而能够抑制余脉冲。

[0059] 此外，可以对本实施方式的分离部20应用各种的变形。图4是本实施方式涉及的光电二极管阵列1的第1变形例的截面图。第1变形例涉及的光电二极管阵列中，多个(本变形例中为2个)分离部20在光检测通道10之间形成。

[0060] 图5是本实施方式涉及的光电二极管阵列1的第2变形例的截面图。第2变形例-涉及的光电二极管阵列中，分离部20在层叠方向上并不从p 型半导体层13的上面侧贯通至下面侧，仅在上面(被检测光入射面)附近形成。

[0061] 另外，上述实施方式中，虽然将外延半导体层作为第2导电型，但是，也可以将外延半导体层作为第1导电型，在该半导体层中设置第2导电型的扩散区域，由第1导电型的外延半导体层和第2导电型的扩散区域构成pn结。

[0062] (第2实施方式)

[0063] 参照图6，对第2实施方式涉及的光电二极管阵列30的构成进行说明。图6是第2实施方式涉及的光电二极管阵列30的截面图。第2实施方式涉及的光电二极管阵列30，在分离部20具有遮光部的方面，与第1实施方式涉及的光电二极管阵列1不同。

[0064] 如图6所示，分离部20包括遮光部22，该遮光部22由吸收光检测通道10所检测的-被检测光的波长带域(从可见至近红外)的光的物质形成。遮光部22，如同从p 型半导体层13的上面侧向下面侧延伸的芯，被埋入分离部20内而形成。遮光部22由例如向光致抗蚀剂内混入黑色染料或经过绝缘处理的碳黑等颜料的黑色光致抗蚀剂或者钨等金属形成。
但是，在构成遮光部22的物质不为绝缘物质的情况(例如，钨等的金属)下，需要由SiO2等绝缘膜覆盖该遮光部22。此外，在第1实施方式中已进行了说明，如果通过扩散形成分离+
部20，则需要长的热处理时间，因而，可以认为n 型半导体层12的杂质向外延半导体层扩散，pn结的界面凸起。为了防止该凸起，可以对相当于分离层20区域的中央附近进行沟槽+
蚀刻后，进行杂质的扩散，形成分离部20。如图6所示，进行杂质扩散后，n 型半导体层12和分离部20成为连接的形态。也能够在残留的沟槽形成遮光部，该遮光部通过填埋如上所述吸收光检测通道所吸收的波长带域的光的物质(如后所述，也可以为反射光检测通道所吸收的波长带域的光的物质)而形成，从而防止因雪崩倍增的发光影响邻接的光检测通道而产生的串扰。

[0065] 在光电二极管阵列30中，与光电二极管1相同，当在盖革模式下工作时，不具有产生边缘击穿的pn结的端部(边缘)。因此，在光电二极管阵列30中，也没有必要对各光检测通道10的pn结设置保护环。于是，能够提高光电二极管阵列30的开口率。

[0066] 并且，通过提高开口率，能够在光电二极管阵列30中增大检测效率。

[0067] 另外，由于各光检测通道10间由分离部20分离，因而能够良好地抑制串扰。

[0068] 在光电二极管阵列30中，由于信号导线3的读出部3a在分离部20的上方形成，因而开口率进一步提高。而且，可以认为，对暗电流的抑制也有效果。

[0069] 而且，在光电二极管阵列30中，由于在基板部件S和n+型半导体层12之间具有绝缘膜11，因而能够抑制余脉冲。

[0070] 另外，各分离部20包括遮光部22，该遮光部22由吸收光检测通道10所检测的被检测光的波长带域的光的物质形成。所以，由于被检测光在遮光部被吸收，因而能够良好地抑制串扰的产生。而且，为了使因雪崩倍增而产生的光不影响邻接的光检测通道10，遮光部22由吸收光检测通道10所检测的被检测光的波长带域，尤其是因雪崩倍增而产生的可见～近红外的波长带域的光的物质形成，因而能够良好地抑制串扰的产生。

[0071] 此外，遮光部22并不限于吸收从可见至近红外的光的物质，也可以是反射从可见至近红外的光的物质。在该情形下，由于被检测光在遮光部被反射，因而也能够良好地抑制串扰的产生。而且，为了使因雪崩倍增而产生的光不影响邻接的光检测通道10，遮光部22由反射光检测通道10所检测的被检测光的波长带域，尤其是因雪崩倍增而产生的可见～近红外的波长带域的光的物质形成，因而能够良好地抑制串扰的产生。

[0072] 另外，遮光部22并不限于吸收或反射从可见至近红外的光的物质，只要是吸收或反射光检测通道10所检测的被检测光的波长带域的光的物质即可。但是，为了使因雪崩倍增而产生的光不影响邻接的光检测通道10，优选遮光部22由吸收或反射光检测通道10所检测的被检测光的波长带域，尤其是因雪崩倍增而产生的可见～近红外的波长带域的光的物质形成。

[0073] 此外，遮光部22可以由折射率低于分离部20的物质形成。在这些情况下，由于光在遮光部被反射，因而能够良好地抑制串扰的产生。

[0074] (第3实施方式)

[0075] 参照图7，对第3实施方式涉及的光电二极管阵列40的构成进行说明。图7是用于概略地说明第3实施方式涉及的光电二极管阵列40的截面构造的图。第3实施方式涉及的光电二极管阵列40，在信号导线3形成于氮化硅膜上的方面，与第1实施方式涉及的光电二极管阵列1不同。

[0076] 如图7所示，光电二极管阵列40具备：具有导电型为n型(第1导电型)的半导体层的基板2，在基板2上形成的导电型为p型(第2导电型)p型半导体层15，在p型半+导体层15上形成的导电型为p型p 型半导体层14，保护膜16a、16b，形成于p型半导体层
15的导电型为n型(第1导电型)分离部20，由铝形成信号导线3，以及例如由Poly-Si形成的电阻4。被检测光从图7的上侧入射。

[0077] 基板2具有n+型的基板部件S，以及在基板部件S上形成的n型半导体层12。

[0078] p型半导体层15是杂质浓度低于p+型半导体层14的导电型为p型的外延半导体层。p型半导体层15在与基板2的n型半导体层12的界面构成pn结。p型半导体层15对应于各光检测通道10，具有使因被检测光的入射而产生的载流子雪崩倍增的多个倍增区域AM。p型半导体层15例如由Si，形成。

[0079] p型半导体层15、p+型半导体层14、以及分离部20在光电二极管阵列40的上面侧形成平面，在这些之上形成有保护膜16a、16b。保护膜16a由绝缘膜形成，该绝缘膜由氧化硅膜(SiO2膜)形成。保护膜16b由绝缘膜形成，该绝缘膜由氮化硅膜(SiN膜或Si3N4膜)形成。

[0080] 如图7所示，在分离部20上依次层叠有保护膜16a、电阻4、保护膜16b、以及信号导线3。具体而言，在分离部20上层叠有保护膜16a。在保护膜16a上层叠有电阻4。在保护膜16a及电阻4上，除了各电阻4的一部分之外，层叠有保护膜16b。在保护膜16b及其上未层叠有保护膜16b的电阻4的一部分之上，为了电连接而层叠有信号导线3。具体而言，分别在电阻4间层叠有信号导线3的读出部3a、在电阻4上为了电连接而层叠有作为向连接部3b或通道外周部3c的电连接的信号导线3。

[0081] 而且，如图7所示，在p+型半导体层14上，除了一部分之外，层叠有保护膜16b。在+ +未层叠有保护膜16b的p 型半导体层14的该一部分之上以及层叠于p 型半导体层14上的保护膜16b的一部分之上，为了电连接而层叠有信号导线3的通道外周部3c。

[0082] 在光电二极管阵列40中，与光电二极管1相同，当在盖革模式下工作时，不具有产生边缘击穿的pn结的端部(边缘)。因此，在光电二极管阵列40中，也没有必要对各光检测通道10的pn结设置保护环。于是，能够提高光电二极管阵列40的开口率。

[0083] 并且，通过提高开口率，能够在光电二极管阵列40中增大检测效率。

[0084] 另外，由于光检测通道10间由分离部20分离，因而能够良好地抑制串扰。

[0085] 在光电二极管阵列40中，由于信号导线3的读出部3a在分离部20的上方形成，因而开口率进一步提高。而且，可以认为，对于暗电流的抑制也有效果。

[0086] 由于信号导线3由铝形成，因而例如在形成于氧化膜上的情况下，因施加高电压而产生使铝渗入其下的膜的问题。针对该问题，在光电二极管阵列40中，信号导线3形成于由氮化硅膜形成的保护膜16b上。因此，即使向光电二极管阵列40施加高电压，也可以抑制铝渗入其下的膜(保护膜16b)。

[0087] 此外，在信号导线3的读出部3a之下，层叠有保护膜16b及保护膜16a或电阻4。因此，良好地抑制了因施加高电压而导致铝渗入分离部20及p型半导体层15。

[0088] 如此，在光电二极管阵列40中，即使在施加高电压的情况下，也很好地抑制了铝侵入光检测通道10及分离部20。

[0089] 例如，由多晶硅(Poly-Si)形成的电阻4在保护膜16a上形成，并且，在该电阻4上形成有保护膜16b及信号导线3。

[0090] 此外，可以使用p型半导体层来代替n型半导体层12。这种情况下，在该p型的半+导体层和n 型的基板部件S(基板2)之间构成pn结，在该p型的半导体层形成有倍增部AM。

[0091] (第4实施方式)

[0092] 参照图8，对第4实施方式涉及的光电二极管阵列50的构成进行说明。图8是第4实施方式涉及的光电二极管阵列50的截面图。第4实施方式涉及的光电二极管阵列50，在不具备分离部20的方面，与第1实施方式涉及的光电二极管阵列1不同。

[0093] 如图8所示，p-型半导体层13具有多个倍增区域AM，并且各倍增区域AM和各光检测通道10相互对应。在各光检测通道10间形成有信号导线3及电阻4。

[0094] 在光电二极管阵列50中，与光电二极管1相同，当在盖革模式下工作时，不具有产生边缘击穿的pn结的端部(边缘)。因此，在光电二极管阵列50中，也没有必要对各光检测通道10的pn结设置保护环。于是，能够提高光电二极管阵列50的开口率。而且，由于不具有分离部，因而光电二极管阵列50能够显示出更高的开口率。

[0095] 并且，通过提高开口率，能够在光电二极管阵列50中增大检测效率。

[0096] 在光电二极管阵列50中，由于信号导线3的读出部3a在各光检测通道10间形成，因而开口率进一步提高。而且，可以认为，对于暗电流的抑制也有效果。

[0097] 而且，在光电二极管阵列50中，由于在基板部件S和n+型半导体层12之间具有绝缘膜12，因而能够抑制余脉冲。

[0098] 以上，对本发明的优选实施方式及变形例进行了说明，但本发明并不限于上述实施方式及变形例，能够进行各种变形。例如，在光电二极管阵列形成的光检测通道的数目，并不限于上述实施方式中的数目(4×4)。在光检测通道10间形成的分离部20的数目，也并不限于上述实施方式及变形例中所示的数目，例如可以为3以上。另外，信号导线3也可以不在分离部20的上方形成。电阻4也可以不在分离部20的上方形成。另外，各层等并不限于上述实施方式及变形例中所列举的层。

[0099] 另外，可以在n型半导体层12之下使用由n型的半导体形成的缓冲层。并且，可以使用p型的半导体层来代替n型半导体层12，在其下使用由n型的半导体形成的缓冲层。在该情况下，在该p型的半导体层和n型的缓冲层之间构成pn结，在该p型的半导体层形成有倍增部AM。而且，在像第3实施方式那样不具有绝缘膜11的情况下，也可以使用p型的半导体层来代替n型半导体层12，在其下使用由p型的半导体形成的缓冲层。在该情况+
下，在该p型的缓冲层和n 型的基板部件S(基板2)之间构成pn结，在该p型的缓冲层形成有倍增部AM。

[0100] 上述的光电二极管阵列，由在盖革模式下工作的多个雪崩光电二极管(由检测通道10的pn结形成)二维排列而形成，雪崩光电二极管包含结晶性高的外延半导体层13。上述的光电二极管阵列具备：电连接于雪崩光电二极管的一端(阳极)且配置在雪崩光电二极管的光入射面上的电阻4、以及连接于电阻4的另一端的信号导线3，在邻接的雪崩光电二极管之间不存在保护环。在该构造中，由于不具备保护环，因而能够增大检测通道的开口面积。

[0101] 图9是图2所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图，图10是图4所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图，图11是图5所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图，图12是图6所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图，图13是图7所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图，图14是图8所示的实施方式的层构造的变形例涉及的光电二极管阵列的截面图。这些的基本的平面构成和连接关系与图1所示的相同。

[0102] 如上所述，在从图9至图14所示的构造中，使用n型半导体层R13或R15来代替图2、图4、图5、图6、图7、图8的p型半导体层13或p型半导体层15。在该情况下，pn结在低浓度的n型半导体层R13(或R15)和p型半导体层14的界面上形成，耗尽层从pn结向n型半导体层R13(或R15)扩展，与耗尽层相对应，倍增区域AM从pn结界面向着n型半导体层R13(或R15)形成。其它的构造及作用与上述相同。

[0103] 这些光电二极管阵列1，由使被检测光入射的多个光检测通道10形成于具有n型半导体层12的n型的基板2而形成。该光电二极管阵列1，由使被检测光入射的多个光检+测通道10形成于具有第1导电型的n 型的半导体层12(S)的基板而形成，具备：基板2；第-
1导电型的n 型的外延半导体层R13(或R15)，形成于基板2的第1导电型的半导体层12上，具有使因被检测光的入射而产生的载流子雪崩倍增的多个倍增区域AM，该各倍增区域+
AM和各光检测通道相互对应；第2导电型的p 型的扩散区域14，形成于第1导电型的外延半导体层R13(或R15)中，在与该外延半导体层R13(或R15)的界面构成pn结；以及多个电阻4，具有2个端部，设在每个光检测通道10，经由一端部4a而与外延半导体层R13(或R15)中的第2导电型的扩散区域14电连接，并且经由另一端部4b而连接于信号导线3。

[0104] 电阻4是如图1所示，经由一端部4a及通道外周部3c而设在每个光检测通道10，经由另一端部4b及连接部3b而连接于读出部3a。连接于同一读出部3a的多个电阻4相对于该读出部3a而连接。

[0105] 在这些光电二极管阵列中，pn结由基板上的第1导电型外延半导体层R13(或R15)和形成于该外延半导体层R13(或R15)中的第2导电型的外延半导体层14构成。并且，倍增区域AM形成于实现pn结的外延半导体层R13(或R15)，与各光检测通道相对应的倍增区域AM位于该外延半导体层R13(或R15)。所以，上述光电二极管阵列，当在盖革模式下工作时，不具有产生边缘击穿的pn结的端部(边缘)，没有必要设置保护环。因此，能够提高上述光电二极管阵列的开口率。

[0106] 图15是设在半导体层12之上的缓冲层12X的截面示意图。缓冲层12X由n型的半导体层形成。可以在n型半导体层12之上使用由n型的半导体形成的缓冲层12X。另外，可以在n型半导体层12之上使用由p型的半导体形成的缓冲层12X。在该情况下，在该n型的半导体层12和p型的缓冲层12X之间构成pn结，在该p型的缓冲层形成有倍增部AM。而且，在像第3实施方式那样不具有绝缘膜11的情况下，也可以使用p型的半导体层来代替n型半导体层12，在其上使用由p型的半导体形成的缓冲层。在该情况下，在该p+型的半导体层和n 型的基板部件S(基板2)之间构成pn结，在该p型的半导体层形成有倍增部AM。

[0107] (产业上的可利用性)

[0108] 本发明能够被用作对于被检测光的开口率高的光电二极管阵列。