固态摄像装置、数据传输方法以及摄像装置

摘要

是一种以节省电力的方式从摄像设备向图像处理设备传输图像数据的摄像机，该摄像机(100)具备：C-MOS图像传感器(110)，其以基准时钟CLK0为基准读出摄像数据；倍频电路(121)，其生成高速时钟CLK1；重新排列电路(122)，其将摄像数据置换为比特数据序列；数据输出部(120)，其以高速时钟CLK1为基准，由各数据发送器(124)将各比特数据序列依次传输到外部；以及系统控制器(400)，其使与传输速度成比例的数量的数据发送器(124)进行驱动。

权利要求

1.一种固态摄像装置，其特征在于，具备：

固态摄像元件，其以第一时钟为基准，从二维排列的单位像素(21)读出摄像数据；

第二时钟生成部，其生成动作频率比上述第一时钟高的第二时钟；

排列处理部，其将从上述固态摄像元件读出的摄像数据重新排列成比特数据序列；

数据传输部，其具有多个差动放大器，上述多个差动放大器通过多个差动传输线路向外部传输由上述排列处理部重新排列成的比特数据序列，上述多个差动放大器以上述第二时钟为基准向外部传输上述比特数据序列；以及控制部，其对与向外部传输上述比特数据序列的传输速度成比例的数量的差动放大器进行驱动。

2.根据权利要求1所述的固态摄像装置，其特征在于，

上述第二时钟生成部生成对上述第一时钟的动作频率进行倍增而得到的第二时钟。

3.根据权利要求1所述的固态摄像装置，其特征在于，

上述固态摄像元件以上述第一时钟为基准，在每个单位时间从多个列的单位像素读出摄像数据，上述排列处理部将从上述多个列的单位像素读出的摄像数据重新排列成上述比特数据序列。

4.一种数据传输方法，通过多个差动传输线路向外部输出从单位像素被二维排列的固态摄像元件读出的摄像数据，其特征在于，上述数据传输方法包括：将从上述固态摄像元件读出的摄像数据重新排列成规定数量的比特数据序列，生成动作频率比上述第一时钟高的第二时钟，对与向外部传输上述摄像数据的传输速度成比例的数量的差动放大器进行驱动，以上述第二时钟为基准，对每个上述进行了驱动的差动放大器向外部传输上述重新排列成的各个比特数据序列。

5.一种摄像装置，具备摄像处理部和图像处理部，其中，上述摄像处理部以第一时钟为基准从单位像素被二维排列的固态摄像元件读出摄像数据，上述摄像装置的特征在于，上述摄像处理部具备：第二时钟生成部，其生成动作频率比上述第一时钟高的第二时钟；

排列处理部，其将从上述固态摄像元件读出的摄像数据重新排列成规定数量的比特数据序列；

数据传输部，其具有多个差动放大器，上述多个差动放大器通过多个差动传输线路向上述图像处理部传输由上述排列处理部重新排列成的比特数据序列，上述多个差动放大器以上述第二时钟为基准向上述图像处理部传输上述比特数据序列；以及控制部，其对与向上述图像处理部传输上述比特数据序列的传输速度成比例的数量的差动放大器进行驱动，并且，上述图像处理部对上述比特数据序列实施规定的数据处理。

说明书

固态摄像装置、数据传输方法以及摄像装置

技术领域

[0001] 本发明涉及一种从C-MOS型图像传感器等固态摄像元件读出并发送摄像数据的固态摄像装置以及数据传输方法，进一步涉及一种使用C-MOS型图像传感器等固态摄像元件的摄像装置。

[0002] 本申请基于2006年6月30日在日本申请的日本专利申请号2006-182030号主张优先权，参照该申请而在本申请中予以引用。

背景技术

[0003] 近年来，使用C-MOS型的半导体制造工艺的图像传感器(下面称为C-MOS图像传感器。)正在被广泛实用化。在C-MOS图像传感器中，例如能够依次读出从被二维排列成m列×n行的各单位像素21得到的像素信号。具体地说，C-MOS图像传感器是如下一种摄像设备：m条列信号线和n条水平选择线被排列成格子状，利用这些列信号线和水平选择线对m列×n行的单位像素21逐个依次进行扫描来生成图像信号，其中，上述m条列信号线传输从被排列在垂直方向(称为列方向。)上的n个单位像素21产生的像素信号，上述n条水平选择线选择被排列在水平方向上的m个单位像素21。

[0004] 在使用这种摄像设备对例如全高清晰度(Full HighDefinition)标准等的高像质的图像进行摄像时，要求在每个单位时间从C-MOS图像传感器输出更多的像素数据。因此，在C-MOS图像传感器中，需要以更高的像素速率输出像素数据。在这样以高像素速率拍摄图像信号的情况下，为了以与以往同样的传输速率向外部输出而需要增加摄像设备的输出端子，因此存在导致电路规模变大的问题。

[0005] 为了改善这种问题，考虑加快从C-MOS图像传感器中的各单位像素21读出像素数据的速度，利用数量较少的输出端子将以高速读出的图像信号输出到外部。在此，当简单地加快从各单位像素21读出像素信号的速度时，C-MOS图像传感器内的消耗电力、读出时产生的噪声增大。

[0006] 为了改善这种随着读出速度的高速化产生的弊端，在日本特开2005-86224号公报中提出了如下一种固态摄像装置：从低速时钟生成高速时钟，以低速时钟为基准而从C-MOS图像传感器读出4个像素的像素数据，以高速时钟为基准而利用多个信道的差动传输线路向外部输出像素数据。

[0007] 在该专利文献1中提出的固态摄像装置中，使C-MOS图像传感器以低速时钟进行动作，使输出像素数据的输出侧电路以高速时钟进行动作。因此，与使整个装置中所有的处理模块都高速地进行动作的情况相比，能够降低在C-MOS图像传感器内产生的噪声、抑制消耗电力的增加。

发明内容

[0008] 发明要解决的问题

[0009] 在上述专利文献1所记载的固态摄像装置中，即使在以低分辨率拍摄并传输低帧频的数据格式的图像信号的情况下，也对与以高分辨率传输高帧频的图像数据的情况相同数量的差动放大器进行驱动来传输图像信号，因此与以比较低的频率的时钟数进行从像素信号的读出起到将图像信号输出到外部为止的整个处理的固态摄像装置相比，导致消耗电力变高。

[0010] 本发明的技术课题是鉴于这种实际情况而提出的，其提供一种以节省电力的方式向固态摄像元件的外部传输从固态摄像元件读出的摄像数据的固态摄像装置、数据传输方法以及摄像装置。

[0011] 本发明所涉及的固态摄像装置的一个实施方式具备：固态摄像元件，其以第一时钟为基准，从二维排列的单位像素读出摄像数据；第二时钟生成部，其生成动作频率比第一时钟高的第二时钟；排列处理部，其将从固态摄像元件读出的摄像数据重新排列成比特数据序列；数据传输部，其具有多个差动放大器，差动放大器通过多个差动传输线路向外部传输由排列处理部重新排列成的比特数据序列，差动放大器以第二时钟为基准向外部传输比特数据序列；以及控制部，其对与向外部传输摄像数据的传输速度成比例的数量的差动放大器进行驱动。

[0012] 另外，本发明所涉及的数据传输方法的一个实施方式是一种通过多个差动传输线路向外部输出从单位像素被二维排列的固态摄像元件读出的摄像数据的数据传输方法，包括：将从固态摄像元件读出的摄像数据重新排列成规定数量的比特数据序列，生成动作频率比第一时钟高的第二时钟，对与向外部传输摄像数据的传输速度成比例的数量的差动放大器进行驱动，以第二时钟为基准，对每个进行了驱动的差动放大器向外部传输重新排列成的各个比特数据序列。

[0013] 并且，本发明所涉及的摄像装置的一个实施方式是一种具备摄像处理部和图像处理部的摄像装置，其中，上述摄像处理部以第一时钟为基准从单位像素被二维排列的固态摄像元件读出摄像数据，上述图像处理部对从上述摄像处理部读出的摄像数据实施规定的数据处理，摄像处理部具备：第二时钟生成部，其生成动作频率比第一时钟高的第二时钟；排列处理部，其将从固态摄像元件读出的摄像数据重新排列成规定数量的比特数据序列；
数据传输部，其具有多个差动放大器，差动放大器通过多个差动传输线路向外部传输由排列处理部重新排列成的比特数据序列，差动放大器以第二时钟为基准向外部传输比特数据序列；以及控制部，其对与向图像处理部传输摄像数据的传输速度成比例的数量的差动放大器进行驱动。

[0014] 本发明使固态摄像元件以第一时钟进行动作，并且使输出像素数据的输出侧的电路以高频率的第二时钟进行动作。因此，在本发明中，不加快固态摄像元件的摄像数据的动作而在每个单位时间输出更多的摄像数据，因此能够在输出高像质的数据的情况下降低在固态摄像元件内部产生的噪声。

[0015] 另外，在本发明中，对与向外部传输摄像数据的传输速度成比例的数量的差动放大器进行驱动，以第二时钟为基准由进行了驱动的差动放大器向外部传输各比特数据序列。

[0016] 这样，在本发明中，通过差动传输线路向外部传输摄像数据，因此能够降低传输数据时产生的不必要的辐射，并且根据图像数据的像质来驱动最低限度的差动放大器，因此不论成为传输对象的摄像数据的像质如何，都能够以节省电力的方式传输摄像数据。

[0017] 基于下面参照附图说明的实施方式会进一步明确本发明的进一步其它的技术课题、根据本发明得到的具体的优点。

附图说明

[0018] 图1是示意性地表示摄像机1的结构的框图。

[0019] 图2A和图2B是表示根据摄像模式而发生变化的摄像机内部的动作的图。

[0020] 图3是表示C-MOS图像传感器的电路基板的图。

[0021] 图4是表示C-MOS图像传感器的电路基板的图。

[0022] 图5是表示摄像设备和图像处理设备的结构的示意图。

[0023] 图6是表示基准时钟CLK0和高速时钟CLK1的图。

[0024] 图7是表示静止图像摄像模式中的比特数据的差动传输处理的图。

[0025] 图8A和图8B是表示HD运动图像记录模式中的比特数据的差动传输处理的图。

[0026] 图9A和图9B是表示监视模式中的比特数据的差动传输处理的图。

具体实施方式

[0027] 下面参照附图详细说明用于实施本发明的较佳方式。下面说明的实施方式是将本发明例如应用于使用固态摄像元件对被摄体进行摄像的摄像装置(下面仅称为摄像机1。)的实施方式。

[0028] 如图1所示，摄像机1具备透镜单元10、由C-MOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)图像传感器110和数据输出部120构成的摄像设备100、图像处理设备200、存储器300、系统控制器400、存储介质500、以及显示部600。

[0029] 在透镜单元10上设置有聚焦透镜、变焦透镜、光圈、以及对这些透镜进行驱动的驱动部。另外，透镜单元10对被摄体像进行受光，使其在C-MOS图像传感器110的受光面上成像。

[0030] 摄像设备100由如下部分构成：C-MOS图像传感器110，其对被摄体像进行受光来生成摄像数据；以及数据输出部120，其向图像处理设备200输出C-MOS图像传感器110所生成的摄像数据。

[0031] 在C-MOS图像传感器110的受光面上，单位像素21被二维排列，各单位像素21对被成像的光进行光电变换来输出电信号。然后，C-MOS图像传感器110从各单位像素21读出电信号，将读出的电信号变换为例如10个比特的像素数据。另外，C-MOS图像传感器110具备放大器，该放大器实现列线的电信号的4个并行输出。即，C-MOS图像传感器110在每个单位时间输出4个并行的像素数据。

[0032] 数据输出部120具备输出串行格式的比特数据的合计10个信道的输出端，将由C-MOS图像传感器110输出的4个并行的像素数据置换为串行格式的比特数据序列而从各信道进行输出。即，摄像设备100将摄像数据作为串行格式的比特数据序列而从数据输出部120向图像处理设备200传输。

[0033] 图像处理设备200将从摄像设备100提供的串行格式的比特数据序列重新排列成以1个像素为单位的像素数据。并且，图像处理设备200对像素数据进行二维排列来生成以1个画面为单位的图像数据，将生成的图像数据提供给存储器300来进行存储。

[0034] 另外，图像处理设备200读出暂时存储在存储器300中的图像数据，对读出的图像数据实施γ校正、白平衡等调整，将数据格式变换为存储介质、显示器等的格式。并且，图像处理设备200将图像数据提供给存储介质500和显示部600。这样，将由摄像机1拍摄得到的图像数据存储到例如硬盘、闪存等存储介质500中，另外在由LCD(Liquid Crystal Display：液晶显示器)、有机EL(Electroluminescence：电致发光)等构成的显示部600上显示上述摄像数据。

[0035] 系统控制器400对摄像机1的各设备提供基准时钟CLK0。此外，如图2A和图2B所示，基准时钟CLK0根据摄像模式来变更动作频率。具体地说，在图像数据的像素速率较高的情况下系统控制器400生成动作频率较高的基准时钟CLK0，在拍摄的图像数据的像素速率较低的情况下系统控制器400生成动作频率较低的基准时钟CLK0。

[0036] 另外，系统控制器400对这些处理部进行控制。特别是在本实施方式所涉及的摄像机1中，系统控制器400向数据输出部120提供与在对被摄体进行摄像时选择的摄像模式相应的控制命令，对在数据输出部120中使用的输出端的信道数进行切换。

[0037] 在此，在本实施方式中，例如假设有根据像素速率(兆像素/s)划分的合计四种摄像模式。即，按照在每个单位时间从摄像设备100向图像处理设备200提供的像素数据的数量(Pixel)的降序，这些摄像模式依次为静止图像记录模式(432[兆像素/s])、HD(High Definition：高清晰度)运动图像记录模式(108[兆像素/s])、SD(Standard Definition：标准清晰度)运动图像记录模式(54[兆像素/s])、监视模式(27[兆像素/s])。

[0038] 在以往的摄像机中，如图2A所示，无论是这些摄像模式中的哪个模式，在与数据输出部相当的处理部中始终使用合计10个信道的输出端。因此，在以往的摄像机中，每个信道的比特率根据摄像模式而发生变化。

[0039] 与此相对，在本实施方式所涉及的摄像机1中，如图2B所示，系统控制器400根据摄像模式使在数据输出部120中使用的输出端的信道数发生变化。

[0040] 在本实施方式中，关注上述的在输出端中使用的信道数的选择处理而对摄像设备100和图像处理设备200的结构进行详细说明。

[0041] 首先，参照图3说明C-MOS图像传感器110的结构。

[0042] 如图3所示，C-MOS图像传感器110具备被二维排列成m列×n行的多个单位像素21、以及传输从各单位像素21输出的电信号的m条列信号线(22-1、22-2、...、22-m)。另外，C-MOS图像传感器110具备：n条水平选择线23(23-1、23-2、...、23-n)，该n条水平选择线23与排列在水平方向上的m个单位像素21连接；以及水平地址选择电路24，其将选择信号提供给n条水平选择线23。

[0043] C-MOS图像传感器110具备：四个列放大器25(25-1、25-2、25-3、25-4)；被连接在各列信号线22上的m个列选择开关26(26-1、26-2、...、26-m)；垂直地址选择电路27；以及被连接在各个列放大器25的输出端上的四个模拟/数字(A/D)变换器。

[0044] m条列信号线22将与列放大器25对应的条数(4条)作为一组，逐个通过列选择开关26而与各个列放大器25连接。即，在4条的组中，第一个列信号线22(22-1、22-5、...、25-(n-3))通过列选择开关26被连接在列放大器25-1上。第二个列信号线22(22-2、
22-6、...、25-(n-2))通过列选择开关26被连接在列放大器25-2上。第三个列信号线
22(22-3、22-7、...、25-(n-1))通过列选择开关26被连接在列放大器25-3上。第四个列信号线22(22-4、22-8、...、25-n)通过列选择开关26被连接在列放大器25-4上。

[0045] 垂直地址选择电路27产生接通/断开列选择开关26的列选择信号。垂直地址选择电路27以4条列信号线22为组来控制列选择开关26的接通/断开。当列选择开关26为接通时，将从连接在该列信号线22上的单位像素21输出的电信号提供给列放大器25。

[0046] A/D变换器28将由列放大器25放大后的电信号数字化，输出每像素10个比特的像素数据。另外，各个A/D变换器28的输出端通过与构成像素数据的各比特数据对应的合计10条的信号线而与数据输出部120连接，例如在基于基准时钟CLK0的脉冲信号的上升沿/下降沿的各定时输出1个比特的数据。

[0047] 另外，如上所述，从系统控制器400提供给C-MOS图像传感器110的基准时钟CLK0的动作频率根据摄像模式的不同而不同。因此，当选择较高的像素速率的摄像模式时，C-MOS图像传感器110以较快的定时输出像素数据，当选择较低的像素速率的摄像模式时，以较慢的定时输出像素数据。

[0048] 此外，如图4所示，也可以使用如下的C-MOS图像传感器110：在各个列信号线22上插入A/D变换器29，从列信号线22直接输出被数字化的像素数据。另外，C-MOS图像传感器110也可以在基于基准时钟CLK0的脉冲信号的每个上升沿的定时输出1个比特的数据。

[0049] 如上所述，C-MOS图像传感器110对被摄体进行摄像，在每个单位时间将4个并行的像素数据通过合计40条信号线提供给数据输出部120。

[0050] 接着，参照图5说明数据输出部120和图像处理设备200的结构。

[0051] 数据输出部120对通过合计40条信号线从C-MOS图像传感器110输入的4个并行的像素数据实施下面示出的处理，通过最多10个信道的差动传输线路从该输出端向图像处理设备200提供摄像数据。由于这样利用最多10个信道的差动传输线路来输出像素数据，因此减少数据输出部120向固态摄像设备100外部输出数据的输出端子的数量。与此同时，减少对固态摄像设备100与图像处理设备200进行连接的信号线的数量，与将合计40条信号线从摄像设备100直接连接到图像处理设备200的情况相比，作为整个装置，电路规模大幅减小。

[0052] 具体地说，数据输出部120具备：倍频电路121，其生成对基准时钟CLK0进行倍增的高速时钟CLK1；重新排列处理部122，其将从C-MOS图像传感器110提供的4个并行的像素数据重新排列成并行格式的比特数据序列；并行/串行变换部123，其将由重新排列处理部122重新排列成的比特数据序列变换为串行格式；合计10个信道的数据发送器124(124-1、124-2、...、124-10)，其向图像处理设备200传输由并行/串行变换部123变换后的串行格式的比特数据序列；以及时钟发送器125，其向图像处理设备200传输由倍频电路121生成的高速时钟CLK1。

[0053] 在此，各个数据发送器124(124-1、124-2、...、124-10)和时钟发送器125是差动放大器，分别通过以两条信号线为一对的差动传输线路而连接在图像处理设备200上。

[0054] 具体地说，时钟发送器125使用各自的相位相反(逆位相)的两个脉冲信号来传输高速时钟CLK1。各个数据发送器124也使用各自的相位相反的两个脉冲信号来传输比特数据。

[0055] 图像处理设备200具备：合计10个信道的数据接收器201(201-1、201-2、...、201-10)，其接收通过差动传输线路传输过来的串行格式的脉冲数据序列；时钟接收器
202，其接收从数据输出部120的时钟发送器125发送的高速时钟CLK1；分频电路203，其生成与时钟接收器202所接收到的高速时钟CLK1同步的时钟；串行/并行变换部204，其将由各个数据接收器201接收到的串行格式的比特数据序列变换为并行格式的比特数据序列；数据边界检测部205，其从并行格式的比特数据序列检测各像素数据的边界；重新排列处理部206，其基于由数据边界检测部205检测出的边界而根据摄像数据形成像素数据；以及同步代码检测部207，其检测包含在由重新排列处理部206形成的像素数据中的同步代码。

[0056] 在此，数据接收器201和时钟接收器202是差动放大器，分别接收以从数据输出部120的数据发送器124和时钟发送器125传输过来的脉冲信号表现的比特数据。

[0057] 另外，在通过差动传输线路从摄像设备100向图像处理设备200传输摄像数据的情况下，相对于单端传输方式而言难以受到共模噪声的影响。因此，在差动传输方式中，即使降低信号的振幅也能够比单端传输方式更可靠地传输数据。由此，与利用单端传输方式传输摄像数据的情况相比，数据输出部120能够减小信号成分，与此相应地能够实现数据传输速度的高速化。这样实现了数据传输速度的高速化，因此能够以由倍频电路121生成的高速时钟CLK1为基准来传输比特数据。

[0058] 在此，如图6所示，高速时钟CLK1与基准时钟CLK0同步，其脉冲间隔是基准时钟CLK0的脉冲间隔T的1/4倍。高速时钟CLK1被分别提供给并行/串行变换部123和时钟发送器125。

[0059] 另外，通过差动传输线路将高速时钟CLK1从时钟发送器125传输到图像处理设备200的时钟接收器202。分频电路203对由时钟接收器202接收到的高速时钟CLK1进行分频，分别生成与高速时钟CLK1同步的高速时钟CLK2以及与基准时钟CLK0同步的低速时钟CLK3并向各处理部提供。在此，高速时钟CLK2的脉冲间隔是低速时钟CLK3的脉冲间隔的
1/4倍。这样，在图像处理设备200中，以高速时钟CLK2和低速时钟CLK3为基准而与摄像设备100取得同步。

[0060] 并且，数据输出部120按照从系统控制器400提供的控制命令，根据摄像模式来选择在输出端使用的信道数、即提供电力来进行驱动的数据发送器124。同样地，图像处理设备200也根据摄像模式来选择提供电力来进行驱动的数据接收器201。这样，数据输出部120和图像处理设备200的动作根据摄像模式而发生变化。

[0061] 接下来说明数据输出部120和图像处理设备200的各处理部的具体动作。下面作为具体例列举出图2A和图2B中示出的合计四种摄像模式中的静止图像记录模式(432[兆像素/s])、HD运动图像记录模式(108[兆像素/s])、监视模式(27[兆像素/s])的三种摄像模式。首先，将摄像模式设为静止图像记录模式(432[兆像素/s])来详细叙述数据输出部120和图像处理设备200的各处理部的动作。

[0062] 重新排列处理部122将从C-MOS图像传感器110提供的4个并行的像素数据置换成10个并行的比特数据序列。

[0063] 例如，如图7所示，设为在将4个并行的像素数据分别设为第一像素数据(D1[1]、D1[2]、...、D1[10])、第二像素数据(D2[1]、D2[2]、...、D2[10])、第三像素数据(D3[1]、D3[2]、...、D3[10])、第四像素数据(D4[1]、D4[2]、...、D4[10])时，重新排列处理部122将这4个并行的像素数据置换为第一比特数据序列(D1[1]、D2[1]、D3[1]、D4[1])、第二比特数据序列(D1[2]、D2[2]、D3[2]、D4[2])...第十比特数据序列(D1[10]、D2[10]、D3[10]、D4[10])。在此，重新排列处理部122在基于基准时钟CLK0的脉冲信号的上升沿/下降沿的各个定时，进行将4个并行的像素数据置换为10个并行的比特数据序列的处理。另外，从重新排列处理部122向并行/串行变换部123提供这些比特数据序列。

[0064] 如图8A和图8B所示，并行/串行变换部123将各个比特数据序列分配到与各信道对应的数据发送器124。然后，各信道的数据发送器124在基于高速时钟CLK1的脉冲信号的上升沿/下降沿的各个定时，逐个比特地输出数据。例如，在基于高速时钟CLK1的脉冲信号的上升沿/下降沿的各个定时，从发送器124-1以D1[1]、D2[1]、D3[1]、D4[1]的顺序输出第一比特数据序列。即，在10个信道的数据发送器124整体中，在基于高速时钟CLK1的脉冲信号的上升沿/下降沿的各个定时，输出1个像素的像素数据。

[0065] 通过差动传输线路向图像处理设备200的各个数据接收器201传输从各个数据发送器124输出的比特数据。串行/并行变换部204根据基于高速时钟CLK2的脉冲信号的上升沿/下降沿的各个定时，从向各数据接收器201传输过来的脉冲信号检测比特数据。并且，串行/并行变换部204在基于低速时钟CLK3的脉冲信号的上升沿/下降沿的各个定时，将从各个数据接收器201读出的多个比特数据作为一个比特数据序列提供给数据边界检测部205。在此，低速时钟CLK3的周期为高速时钟CLK2的四个周期，因此串行/并行变换部204向数据边界检测部205提供每列由4个比特构成的合计10列的比特数据序列。

[0066] 数据边界检测部205在基于低速时钟CLK3的脉冲信号的上升沿/下降沿的各个定时，根据从串行/并行变换部204提供的比特数据序列检测各像素数据的最低位比特和最高位比特，向重新排列处理部206提供附加有检测结果的比特数据序列。

[0067] 重新排列处理部206在基于低速时钟CLK3的脉冲信号的上升沿/下降沿的各个定时，根据从数据边界检测部205提供的比特数据序列生成扩展为每像素14个比特的长度的像素数据并提供给同步代码检测部207。

[0068] 同步代码检测部207在基于低速时钟CLK3的脉冲信号的上升沿/下降沿的各个定时，根据从重新排列处理部206提供的各个像素数据检测同步代码。通过该同步处理，在构成1个画面的多个像素数据之间实现同步。

[0069] 然后，在图像处理设备200中，将在每一个画面的像素数据中实现了同步的摄像数据以1个画面为单位存储到存储器中。

[0070] 这样，在以静止图像摄像模式进行摄像的情况下，在本实施方式所涉及的摄像机1中，与以往的摄像机同样地将电力提供给10个信道的差动传输线路来进行驱动，以每一信道432[M bps]的数据速率从固态摄像设备100向图像处理设备200提供摄像数据。

[0071] 接着，参照图8A和图8B说明将摄像模式设为HD运动图像记录模式的情况下的摄像数据的传输处理。此外，对于数据输出部120和图像处理设备200的与静止图像摄像模式相同的处理，省略其说明。

[0072] 在摄像模式为HD运动图像记录模式的情况下，在数据输出部120的重新排列处理部122中，将从C-MOS图像传感器110提供的4个并行的像素数据置换为每列8个比特的5个并行的比特数据序列。

[0073] 具体地说，如图8A所示，关于5个并行的比特数据序列，将像素数据置换为如下比特数据序列：第一比特数据序列(D1[1]、D1[2]、D2[1]、D2[2]、D3[1]、D3[2]、D4[1]、D4[2])、第二比特数据序列(D1[3]、D1[4]、D2[3]、D2[4]、D3[3]、D3[4]、D4[3]、D4[4])...第五比特数据序列(D1[9]、D1[10]、D2[9]、D2[10]、D3[9]、D3[10]、D4[9]、D4[10])。然后，通过5个信道的差动传输线路向图像处理设备200传输这5个并行的比特数据序列。

[0074] 这样，在以HD运动图像记录模式进行摄像的情况下，如图2A和图2B所示，对5个信道的差动传输线路提供电力，以每一信道216[M bps]的数据速率从固态摄像设备100向图像处理设备200提供摄像数据。

[0075] 与此相对，在以往的摄像机中，如图8B所示，对全部的10个信道的差动传输线路进行驱动，将每个信道的数据速率设为108[M bps]，从固态摄像设备100向图像处理设备200提供摄像数据。

[0076] 因此，在本实施方式所涉及的数据输出部120和图像处理设备200中，相对于图9B所示的以往的摄像机，将1个信道的比特率加快为两倍来传输摄像数据。

[0077] 接着参照图9A和图9B说明将摄像模式设为监视模式的情况下的摄像数据的传输处理。

[0078] 在本实施方式所涉及的摄像机1中，如图9A所示，通过重新排列处理部122将从C-MOS图像传感器110提供的4个并行的像素数据设为1列的比特数据序列，通过1个信道的差动传输线路传输到图像处理设备200。即，在摄像模式是监视模式的情况下，仅对1个信道的差动传输线路提供电力。

[0079] 这样，在以监视模式进行摄像的情况下，如图2A和图2B所示，对1个信道的差动传输线路进行驱动，以每一信道270[Mbps]的数据速率从固态摄像设备100向图像处理设备200提供摄像数据。

[0080] 与此相对，在以往的摄像机中，如上所述那样使用全部的10个信道的差动传输线路来传输摄像数据。具体地说，在以往的摄像机中，如图9B所示，与以其它摄像模式进行动作的情况相比，每个信道的比特率变低。

[0081] 另外，将输入输出端设为差动放大器的差动传输系统以恒定电流进行传输，因此差动传输系统的消耗电力几乎不会根据传输频率而发生变化。另一方面，差动传输系统的消耗电力与所使用的差动传输线路的信道数成正比地增加。

[0082] 在此，在静止图像记录模式中，以往的摄像机和本实施方式所涉及的摄像机1都同样地使用10个信道的差动传输线路。因此，在本实施方式所涉及的摄像机1中，对摄像数据进行差动传输时所消耗的电力与利用以往的传输方法所消耗的电力相等。即，在摄像数据的像素速率较高的情况下，每个信道的传输速率上存在界限而同样利用所有信道数的差动传输线路进行传输处理，因此与以往的摄像机相比，差动传输系统的消耗电力量几乎没有差异。

[0083] 另一方面，在HD运动图像记录模式中，以往的摄像机使用10个信道的差动传输线路，与此相对地，本实施方式所涉及的摄像机1使用5个信道的差动传输线路。因此，在本实施方式所涉及的摄像机1中，与以往相比能够将差动传输系统所消耗的电力大约降低一半。

[0084] 同样地，在监视模式的情况下，在本实施方式所涉及的摄像机1中，与以往相比能够将差动传输系统所消耗的电力降低至大约1/10。

[0085] 这样，在本实施方式所涉及的摄像机1中，不论是哪种摄像模式，都对各信道的差动传输系统进行驱动使得以更高的比特率传输数据，从而传输摄像数据。另外，在本实施方式所涉及的摄像机1中，使用与像素速率成比例的信道数的差动传输线路来传输摄像数据。因此，摄像机1在传输像素速率较低的摄像数据的情况下，能够减少进行驱动的差动传输线路的信道数来实现低功耗化。

[0086] 如上所述，在摄像机1中，通过差动传输线路来传输摄像数据，因此能够降低在传输数据时产生的不必要的辐射，并且根据图像数据的像质来驱动最低限度的差动放大器，因此不论作为传输对象的摄像数据的像质如何，都能够以节省电力的方式传输摄像数据。

[0087] 此外，本发明并不仅限定于上述实施方式，在不脱离本发明的要旨的范围内可进行各种变更是显然的。具体地说，在上述实施方式中，从摄像设备100向图像处理设备200传输像素数据的差动传输系统是10个信道的差动传输线路，但是并不限定于该信道数。另外，本实施方式中的高速时钟CLK1、CLK2的动作频率是基准时钟的4倍，但是并不限定于此。