视频图像旋转系统

摘要

一种视频图像旋转系统，包括模拟视频输入接口与模拟视频输出接口，及一连接于模拟视频输入接口与模拟视频输出接口之间的图像处理装置，原始视频输入信号接入模拟视频输入接口，模拟视频输出接口输出的视频信号接入显示设备，图像处理装置将输入的模拟视频信号转成标准ITU-656数字视频信号，通过一定的变换逻辑存入片外静态存储器中，再按一定的顺序由片外静态存储器读出，再经过主芯片内叠加上数字视频的同步信号，变为正交旋转后的标准ITU-656数字视频信号，经过视频编码器转化成模拟视频信号输出。本发明的优点在于：有效的扩展了现有的图形显示器的显示应用，无须定制专用的显示器，采用市面上已有的显示器，就能够满足特定环境特定应用的需求。

权利要求

1.一种视频图像旋转系统，包括模拟视频输入接口与模拟视频输出接口，原始视频输入信号接入所述模拟视频输入接口，模拟视频输出接口输出的视频信号接入显示设备，其特征在于：包括一连接于模拟视频输入接口与模拟视频输出接口之间的图像处理装置，所述图像处理装置包括视频解码器、现场可编程门阵列芯片、第一静态存储器、第二静态存储器，以及视频编码器，模拟视频输入接口经过视频解码器将模拟信号转化为ITU656格式的数字图像信号输入现场可编程门阵列芯片，现场可编程门阵列芯片将输入的数字视频信号内容根据奇偶场的内容分别存入芯片外的第一静态存储器以及第二静态存储器中，在芯片内部产生的同步信号的作用下，现场可编程门阵列芯片再由芯片外的第一静态存储器以及第二静态存储器将图形数据根据旋转后的座标映射成相应的地址读出，添加上同步头信号后打包成为标准的ITU-656数据格式输出至视频编码器，视频编码器再将接收到的ITU-656数字视频信号转化成模拟视频信号输出给模拟视频输出接口，完成一次视频图像的旋转处理过程，所述现场可编程门阵列芯片软件模块包括锁相环时钟模块；同步信号分离模块；主逻辑模块；静态存储器控制模块，

所述锁相环时钟模块：为现场可编程门阵列芯片内部自带的硬件模块，将输入的27MHz系统时钟锁相变换后产生2个时钟输出，其一为与输出图像数据同步的同步点时钟，其二为27MHz四倍频后的108MHz时钟作为静态存储器控制模块的时钟输入；

所述同步信号分离模块：模拟视频输入接口经过视频解码器转化的ITU656格式的数字图像信号内嵌有行场同步信号，该模块将该行场同步信号由数据包内分离出来，然后提供给主逻辑模块作为同步基准信号，并同时针对每一帧图像内的行场同步信号进行计数，通过计数判别此时输入图像的制式为pal或ntsc制，并将该信号提供予主逻辑模块；

主逻辑模块：同步信号分离模块通知当前为pal或ntsc制式的信号，主逻辑模块将输出信号格式配置为相应的模式，同时在奇偶场信号的同步下，将输出信号格式与输入信号格式对齐，读取时按照图像旋转后的座标进行地址映射，读出的就是经过旋转后的图像数据，主逻辑模块通过操作静态存储器控制模块对片外静态存储器芯片进行读写操作，静态存储器控制模块在108MHz主时钟的控制下生成片外第一静态存储器及第二静态存储器的读写操作时序。

2.如权利要求1所述的视频图像旋转系统，其特征在于：所述主逻辑模块若接收pal制式信号，输出为pal制式，若接收到ntsc制式信号，则输出ntsc制式。

3.如权利要求1所述的视频图像旋转系统，其特征在于：所述主逻辑模块在奇数场信号时将输入的场图像数据写入第一静态存储器，同时由第二静态存储器中读取图像数据，当偶数场信号时将输入的图像数据写入第二静态存储器，同时由第一静态存储器读出图像数据，如此往复操作。

说明书

【技术领域】

本发明是关于一种显示设备或显示信号的方法，特别是指一种视频图像旋转系统。

【背景技术】

FPGA(Field Programmable Gate Array)即现场可编程门阵列，作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA的使用非常灵活，同一片FPGA通过不同的编程数据可以产生不同的电路功能。FPGA在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。

如图1所示，现有的在显示器上显示的图像的内部数据流向为直接从模拟视频输入接口1直接输入模拟视频输出接口10。在某些特殊应用领域，有时为了得到更好的显示效果，需要将显示器正交旋转显示。例如：原横纵比例为16∶9的显示器，为了在纵向能够显示更多的信息，将该显示器顺时针或逆时针旋转90°，变为9∶16显示模式。当显示器顺时针或逆时针旋转显示后，假如输入的图像信号仍遵循原有的数据流向方式，即保持不变，那么我们所看到的就是顺时针或逆时针旋转90°的图像，这样是无法满足观看需求的。

【发明内容】

本发明所要解决的技术问题在于提供一种视频图像旋转系统，将原输入的视频图像根据显示器旋转的方向进行相应的旋转后输出，以适应最终显示器显示的需要。

本发明是通过以下技术方案解决上述技术问题的：一种视频图像旋转系统，包括模拟视频输入接口与模拟视频输出接口，原始视频输入信号接入所述模拟视频输入接口，模拟视频输出接口输出的视频信号接入显示设备，还包括一连接于模拟视频输入接口与模拟视频输出接口之间的图像处理装置，所述图像处理装置包括视频解码器、现场可编程门阵列芯片、第一静态存储器、第二静态存储器，以及视频编码器，

模拟视频输入接口经过视频解码器将模拟信号转化为ITU656格式的数字图像信号输入现场可编程门阵列芯片，现场可编程门阵列芯片将输入的数字视频信号内容根据奇偶场的内容分别存入芯片外的第一静态存储器以及第二静态存储器中，在现场可编程门阵列芯片内部产生的同步信号的作用下，现场可编程门阵列芯片再由芯片外的第一静态存储器以及第二静态存储器将图形数据根据旋转后的座标映射成相应的地址读出，添加上同步头信号后打包成为标准的ITU-656数据格式输出至视频编码器，视频编码器再将接收到的ITU-656数字视频信号转化成模拟视频信号输出给模拟视频输出接口，完成一次视频图像的旋转处理过程，

所述现场可编程门阵列芯片软件模块包括锁相环时钟模块；同步信号分离模块；主逻辑模块；静态存储器控制模块，

所述锁相环时钟模块：为现场可编程门阵列芯片内部自带的硬件模块，将输入的27MHz系统时钟锁相变换后产生2个时钟输出，其一为与输出图像数据同步的同步点时钟，其二为27MHz四倍频后的108MHz时钟作为静态存储器控制模块的时钟输入；

所述同步信号分离模块：模拟视频输入接口经过视频解码器转化的ITU656格式的数字图像信号内嵌有行场同步信号，该模块将该行场同步信号由数据包内分离出来，然后提供给主逻辑模块作为同步基准信号，并同时针对每一帧图像内的行场同步信号进行计数，通过计数判别此时输入图像的制式为pal或ntsc制，并将该信号提供予主逻辑模块；

主逻辑模块：同步信号分离模块通知当前为pal或ntsc制式的信号，主逻辑模块将输出信号格式配置为相应的模式(pal或ntsc)，同时在奇偶场信号的同步下，将输出信号格式与输入信号格式对齐。读取时按照图像旋转后的座标进行地址映射，读出的就是经过旋转后的图像数据。主逻辑模块通过操作静态存储器控制模块对片外静态存储器芯片进行读写操作，

静态存储器控制模块在108MHz主时钟的控制下生成片外第一静态存储器及第二静态存储器的读写操作时序。

本发明进一步具体为：

所述主逻辑模块若接收pal制式信号，输出为pal制式，若接收到ntsc制式信号，则输出ntsc制式。

所述主逻辑模块在奇数场信号时将输入的场图像数据写入第一静态存储器，同时由第二静态存储器中读取图像数据，当偶数场信号时将输入的图像数据写入第二静态存储器，同时由第一静态存储器读出图像数据，如此往复操作。

本发明视频图像旋转系统的优点在于：本发明基于通用FPGA芯片的视频图像旋转技术，在输入视频图像与输出视频图像之间插入一图像处理模块，采用vhdl语言进行FPGA转换逻辑设计，将输入的标准ITU-656数字视频信号通过一定的变换逻辑存入片外SRAM缓存中，再按照一定的顺序由片外SRAM缓存中读出，再经过片内叠加上数字视频的同步信号，输出正交旋转后的标准ITU-656数字视频信号，最后经视频编码芯片转化为模拟视频信号输出即将原输入的视频图像根据显示器旋转的方向进行相应的旋转后输出，以适应最终显示器显示的需要，使图像能够正常观看。

该视频图像旋转系统有效的扩展了现有的图形显示器的显示应用，无须定制专用的显示器，采用市面上已有的显示器，就能够满足特定环境特定应用的需求，采用FPGA芯片的方案灵活可靠，便于升级扩展。

【附图说明】

下面参照附图结合实施例对本发明作进一步的描述。

图1是现有视频传输过程框图。

图2是本发明视频图像旋转系统的硬件连接图。

图3是本发明视频图像旋转系统的软件模块框图。

【具体实施方式】

请参阅图1，是本发明视频图像旋转系统的硬件连接图，是在原有的模拟视频输入接口1与模拟视频输出接口10之间插入一图像处理装置20。图像处理装置20包括视频解码器22、FPGA(现场可编程门阵列)芯片23、闪存(FLASH)24、数据缓冲芯片25、调试口26、第一静态存储器(SRAM)27、第二静态存储器28，以及视频编码器29。

原始视频输入信号接入所述模拟视频输入接口1处，模拟视频输出接口10输出的视频信号接入显示设备，模拟视频输入接口1通过视频解码器22连接到FPGA芯片23，FPGA芯片23又通过视频编码器29连接到模拟视频输出接口10，其中FPGA芯片23通过I2C1与I2C2总线分别控制视频解码器22及视频编码器29，另外，FPGA芯片23与视频解码器22及视频编码器29之间的数据交换通过ITU656_IN与ITU656_OUT数据通道进行。该FPGA芯片23上还连接有第一静态存储器27、第二静态存储器28以及数据缓冲芯片25，该数据缓冲芯片25同时连接调试口26。其中I2C(Inter-Integrated Circuit)为内部集成电路总线。

当采用该视频图像旋转系统的硬件后，数据流向为，模拟视频输入接口1经过视频解码器22将模拟信号转化为ITU656格式的数字图像信号输入FPGA芯片23，FPGA芯片23将输入的数字视频信号内容根据奇偶场的内容分别存入芯片外的第一静态存储器27以及第二静态存储器28中，在FPGA芯片23内部产生的同步信号的作用下，FPGA芯片23再由芯片外的第一静态存储器27以及第二静态存储器28将图形数据根据旋转后的座标映射成相应的地址读出，添加上同步头信号后打包成为标准的ITU-656数据格式输出至视频编码器29，视频编码器29再将接收到的ITU-656数字视频信号转化成模拟视频信号输出给模拟视频输出接口10，完成一次视频图像的旋转处理过程。

其中闪存24、数据缓冲芯片25，以及调试口26是FPGA芯片23的配置模块，由于FPGA芯片23是基于SRAM工艺制造的芯片，因此在掉电后并不能保持烧写的程序，每次上电之后需要对芯片进行重新配置，其中串行闪存24就是用来保存FPGA的配置文件的，数据缓冲芯片25用于将调试口26与FPGA芯片隔离开，防止调试口26意外故障导致FPGA芯片23烧毁。本实施例中，数据缓冲芯片25采用型号为74hc244的数据缓冲芯片。

请参阅图3，为FPGA芯片23中包括的具体的软件模块框图，包括4个部分：PLL(锁相环)时钟模块；同步信号分离模块；主逻辑模块；SRAM控制模块。

PLL时钟模块：为FPGA芯片内部自带的硬件模块，主要用来将输入的27MHz系统时钟锁相变换后产生2个时钟输出，其一为与输出图像数据同步的同步点时钟，其二为27MHz四倍频后的108MHz时钟作为SRAM控制模块的时钟输入。

同步信号分离模块：模拟视频输入接口1经过视频解码器22转化的ITU656格式的数字图像信号内嵌有行场同步信号，该模块的功能为将该行场同步信号(odd奇偶场信号)由数据包内分离出来，以提供给主逻辑模块作为同步基准信号。并同时针对每一帧图像内的行场同步信号进行计数，通过计数判别此时输入图像的制式为pal或ntsc制，并将该信号提供予主逻辑模块。

主逻辑模块：同步信号分离模块通知当前为pal(Phase Alternating Line，正交平衡调幅逐行倒相)或ntsc(National Television System Committee，美国国家电视系统委员会)制式的信号，主逻辑模块将输出信号格式配置为相应的模式，若接收pal制式信号，输出为pal制式，若接收到ntsc制式信号，则输出ntsc制式。同时在同步信号odd(奇偶场信号)的同步下，将输出信号格式与输入信号格式对齐，在奇数场信号(odd＝1)时将该场图像数据写入第一静态存储器27，同时由另外一片即第二静态存储器28中读取图像数据，当偶数场信号(odd＝0)时将图像数据写入第二静态存储器28，同时由第一静态存储器27读出图像数据，如此往复操作。读取时按照图像旋转后的座标进行地址映射，如此读出的就是经过旋转后的图像数据。主逻辑模块通过操作SRAM控制模块对片外静态存储器芯片进行读写操作。

SRAM控制模块在108MHz主时钟的控制下生成片外第一静态存储器27及第二静态存储器28的读写操作时序。

通过上述硬件方案与软件方案，操作时，只需将原始视频输入信号接入模拟视频输入接口1处，并将视频输出接口10的输出视频信号接入显示设备，就能够在显示设备上观看旋转过后的视频画面。

虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。