一种电容的制作方法

摘要

本发明提供了一种电容的制作方法，它包括1：提供一衬底，且上面依次淀积有一电极层和一初始介质层；2：在初始介质层上形成一离子注入掩模层后，采用离子注入形成另一介质层；3：去掉离子注入掩模层后，依次淀积另一电极层和腐蚀阻挡层，在所述的腐蚀阻挡层上形成刻蚀掩模层；4：蚀刻所述刻蚀掩模层未覆盖的腐蚀阻挡层以及另一电极层的部分；5：去掉所述刻蚀掩模层后形成分别穿过腐蚀阻挡层和穿过初始介质层的导电过孔。通过在初始介质层中采用离子注入可实现较大电容容量的电容制作，解决传统方法制作高容量电容存在的漏电流大、过多占用芯片的面积和制作成本高的问题。

权利要求

1.一种电容的制作方法，其特征在于，它包括以下步骤：步骤1：提供一衬底，且上面依次淀积有一电极层和一初始介质层；

步骤2：在所述步骤1的初始介质层上形成一离子注入掩模层后，采用离子注入形成另一介质层；

步骤3：去掉离子注入掩模层后，依次淀积另一电极层和腐蚀阻挡层，在所述的腐蚀阻挡层上形成刻蚀掩模层；

步骤4：蚀刻所述刻蚀掩模层未覆盖的腐蚀阻挡层以及另一电极层的部分；

步骤5：去掉所述刻蚀掩模层后形成分别穿过腐蚀阻挡层和穿过初始介质层的导电过孔，其中，所述步骤2中的另一介质层的介电常数大于所述步骤1中的初始介质层的介电常数。

2.如权利要求1所述的电容的制作方法，其特征在于，所述步骤1中淀积的电极层为电容的底部电极层，所述步骤3中淀积的另一电极层为电容的顶部电极层。

3.如权利要求1所述的电容的制作方法，其特征在于，所述初始介质为硅化物材料。

4.如权利要求1所述的电容的制作方法，其特征在于，所述另一介质为氧化钽、氧化铪、氧化镐、硅氧化铪、氧化铝或压电材料。

5.如权利要求1所述的电容的制作方法，其特征在于，所述步骤2中的离子注入掩模层和所述步骤3中的刻蚀掩模层的图案为反相的掩模图案，所述离子注入掩模层和刻蚀掩模层均由光阻材料形成。

6.如权利要求5所述的电容的制作方法，其特征在于，所述离子注入掩模层和所述刻蚀掩模层分别采用两个互为反相图案的掩模版制作。

7.如权利要求5所述的电容的制作方法，其特征在于，所述离子注入掩模层和所述刻蚀掩模层采用同一掩模版制作，所述离子注入掩模层的光阻材料的极性与所述刻蚀掩模层的光阻材料的极性相反。

8.如权利要求1所述的电容的制作方法，其特征在于，所述步骤4中的蚀刻采用干法刻蚀。

说明书

一种电容的制作方法

技术领域

[0001] 本发明设计IC器件中集成元件的制作领域，尤其设计IC器件中电容的制作方法。

背景技术

[0002] 电容是模拟IC器件和存储器件常用的且比较重要的元件。在要求高性能和高速的高频和数/模混合电路中电容的运用也较十分常见。这些高频和高性能的IC器件的设计会以低的串联电阻，低损耗，高品质因子和低RC时间常数为目的。然而这些设计要求均与器件中电容相关。

[0003] IC器件中电容由上下两电极板以及两电极板之间的介质层组成。常规电容的制作方法请参阅图1。在已制作好的衬底1上依次淀积底部电极层2，介质层3和顶部电极层4，腐蚀阻挡层5和刻蚀掩模层6；然后进行刻蚀，蚀刻掉刻蚀掩模层6以外的腐蚀阻挡层5以及顶部电极层4；最后穿过腐蚀阻挡层5以及介质层3形成底部电极层2和顶部电极层4的金属连接的过孔7。在制作电容前，衬底1上已制作好与电容相匹配的电路层。底部电极层2和顶部电极层4通常采用金属铝、铜或其他的金属材料，底部电极2和顶部电极4之间较薄的一层介质层3采用化学气相淀积的方法制作。该介质层3为介电常数较小的材料，常用的为氮化硅和氧化硅材料。

[0004] 随着集成器件性能的发展，通常要求制作的电容容量超过100nf(1nf＝10-9F)。为满足电容容量的制作要求，不仅要采用超薄介质层，同时还需要增大芯片的尺寸。这样不仅增大了IC器件的面积，同时超薄氧化层导致IC器件的漏电流产生，制造过程难以控制。这些因素给IC器件带来了功耗和热控制的问题，同时增加了整个IC器件制作的成本。采用大介电常数的介质层增大电容的容量是目前可行的一个办法。如果采用常规的电容制作方法来制作介电常数大的介质层，淀积过程中较高的温度会使得与电容关联的电路层也就是衬底1中电路层的性能受到影响并极有可能受到损害。具有介电常数大的介质层的电容制作会有其制作工艺无法与整个IC器件的制作过程兼容的问题。

发明内容

[0005] 本发明的目的在于提供一种电容的制作方法，以解决目前IC器件中大容量电容的制作存在的漏电流大和制作成本高以及具有介电常数大的介质层的电容制作无法与整个IC器件的制作过程兼容的问题。

[0006] 为解决上述技术问题，本发明的电容制作方法，它包括以下步骤：步骤1：提供一衬底，且上面依次淀积有一电极层和一初始介质层；步骤2：在所述步骤1的初始介质层上形成一离子注入掩模层后，采用离子注入形成另一介质层；步骤3：去掉离子注入掩模层后，依次淀积另一电极层和腐蚀阻挡层，在腐蚀阻挡层上形成刻蚀掩模层；步骤4：蚀刻所述刻蚀掩模层未覆盖的腐蚀阻挡层以及另一电极层的部分；步骤5：去掉所述刻蚀掩模层后形成分别穿过腐蚀阻挡层和穿过初始介质层的导电过孔。其中，步骤1中淀积的电极层为电容的底部电极层，步骤3中淀积的另一电极层为电容的顶部电极层。步骤2中的另一介质层的介电常数大于步骤1中的初始介质层的介质常数。步骤1中的离子注入掩模层和步骤3中的刻蚀掩模层的图案为反相的掩模图案，离子注入掩模层和刻蚀掩模层均由光阻材料形成。离子注入掩模层和所述刻蚀掩模层分别采用两个互为反相图案的掩模版制作；或离子注入掩模层和所述刻蚀掩模层采用同一掩模版制作，离子注入掩模层的光阻材料的极性与刻蚀掩模层的光阻材料的极性相反。初始介质一般为硅化物材料，另一介质为氧化钽、氧化铪、氧化镐、硅氧化铪、氧化铝、钛酸锶钡或压电材料等介电常数较大的掺硅复合材料。步骤4中的刻蚀采用干法刻蚀。

[0007] 与现有电容的制作方法相比，本发明通过在初始介质层中采用离子注入进行较大介电常数的离子注入可实现具有介电常数大的介质层的电容制作，这与整个IC器件的制作工艺兼容，通过采用介电常数大的介质可有效提高电容容量，避免传统制作高容量电容存在的漏电流大、过多占用芯片的面积的问题以及制作成本高的问题出现。

附图说明

[0008] 以下结合附图和具体实施例对本发明的电容的制作方法作进一步详细具体的描述。

[0009] 图1是传统电容的制作方法示意图。

[0010] 图2是本发明电容的制作方法示意图。

具体实施方式

[0011] 请参阅图2本发明电容的制作方法，它包括步骤1：提供一衬底1，且上面依次淀积有一电极层11和一初始介质层13。步骤2：在步骤1形成的初始介质层13上形成一离子注入掩模层8后，采用离子注入形成另一介质层9；步骤3：去掉离子注入掩模层8后，依次淀积另一电极层12和腐蚀阻挡层5，在腐蚀阻挡层5上形成刻蚀掩模层6；步骤4：蚀刻刻蚀掩模层6未覆盖的腐蚀阻挡层5以及另一电极层12的部分；步骤5：去掉刻蚀掩模层6后形成分别穿过腐蚀阻挡层5和穿过初始介质层13的导电过孔10。

[0012] 步骤1中淀积的电极层11为电容的底部电极层，步骤3中淀积的另一电极层12为顶部电极层。步骤2中的另一介质层9的介电常数大于步骤1中的初始介质层13的介电常数。初始介质层13的材料为传统方法中常用的硅化物材料，另一介质层9为氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锆(ZrO2)、硅氧化铪(HfSiO)、氧化铝(Al2O3)、钛酸锶钡(BST)或压电材料(PZT)等介电常数较大的掺硅复合材料。步骤1中的离子注入掩模层8和步骤3中的刻蚀掩模层6的图案为反相的掩模图案，离子注入掩模层8和刻蚀掩模层6均由光阻材料形成。离子注入掩模层8和刻蚀掩模层6分别采用两个互为反相图案的掩模版制作。
或离子注入掩模层8和刻蚀掩模层6采用同一掩模版制作，而离子注入掩模层8的光阻材料的极性与刻蚀掩模层6的光阻材料的极性相反。如果采用刻蚀掩模层6的图案来统一制作离子注入掩模层8和刻蚀掩模层6，则刻蚀掩模层6采用正光阻，离子注入掩模层采用负光阻；如果采用离子注入掩模层8的图案来统一制作离子注入掩模层8和刻蚀掩模层6，则离子注入掩模层8采用正光阻，刻蚀掩模层6采用负光阻。步骤4中采用的刻蚀为干法刻蚀，由于干法刻蚀具有各向异性的特点使得能较好地达到去除刻蚀掩模层6未覆盖的腐蚀阻挡层5和顶部电极层12部分的目的。

[0013] 通过在初始介质层采用离子注入方法可实现电容的高介电常数介质层的制作，相对传统的制作方法，并不需要费力的额外制作掩模版，整个电容的制作工艺均与整个IC器件的制作工艺兼容，避免出现电容的制作过程影响已制作好的与电容相关联的电路部分即衬底的问题。通过采用高介电常数的介质材料进行离子注入来制作高容量电容，避免了传统高电容制作方法中依赖介质层的减薄和极板尺寸的变大带来的漏电流、过多占用芯片的面积和制作成本高的问题产生。