具有H型栅的射频SOILDMOS器件

摘要

本发明涉及射频功率器件领域，公开了一种具有H型栅的射频SOILDMOS器件，包括底层硅、隐埋氧化层、顶层硅、P-区、N-区、H型栅氧化层、H型多晶硅栅层、H型栅多晶硅化物层、栅电极、氮化硅侧墙、N-漂移区、漏区、漏区硅化物层、漏电极、源区、体引出区、源区硅化物层、源电极。本发明将射频LDMOS器件制作于SOI衬底之上，利用与P-区同型的重掺杂区域形成与源区短接的体引出；源/体、漏/体以及栅与各自电极间利用硅化物互联；采用多根H型栅条叉指形式并联以增大器件驱动能力。同时公开了与CMOS工艺兼容的调正、背栅注入、N-区注入以及N-漂移区注入方法，以及与CMOS工艺兼容的N-漂移区硅化物掩蔽方法。

权利要求

1.一种基于绝缘体上硅的射频LDMOS器件，其特征在于，该射频LDMOS器件由从上至下依次为顶层硅(3)、埋氧层(2)和底层硅(1)的绝缘体上硅SOI作为基本架构，该射频LDMOS器件包括：设置于埋氧层(2)上表面的P-区(20)，在紧邻P-区(20)两侧分别设置的第一N-区(23)和第二N-区(24)；

设置于顶层硅(3)上表面的第一H型栅氧化层(7)和第二H型栅氧化层(8)；

设置于第一H型栅氧化层(7)上表面的第一H型多晶硅栅层(9)，设置于第一H型多晶硅栅层(9)上表面的第一H型栅多晶硅化物层(11)，以及设置于第一H型栅多晶硅化物层(11)上表面的第一栅电极(17)；设置于第一H型多晶硅栅层(9)一侧的第二H型氮化硅侧墙(14)，以及设置于第一H型多晶硅栅层(9)另一侧的第一H型氮化硅侧墙(13)；

设置于第二H型栅氧化层(8)上表面的第二H型多晶硅栅层(10)，设置于第二H型多晶硅栅层(10)上表面的第二H型栅多晶硅化物层(12)，以及设置于第二H型栅多晶硅化物层(12)上表面的第二栅电极(18)；设置于第二H型多晶硅栅层(10)一侧的第三H型氮化硅侧墙(15)，以及设置于第二H型多晶硅栅层(10)另一侧的第四H型氮化硅侧墙(16)；

设置于第一H型栅氧化层(7)一侧的第一N-漂移区(25)，在紧邻第一N-漂移区(25)的旁侧设置的第一漏区(27)，设置于第一漏区(27)上表面的第一漏区硅化物层(29)，设置于第一漏区硅化物层(29)上表面的第一漏电极(30)；

设置于第二H型栅氧化层(8)一侧的第二N-漂移区(26)，在紧邻第二N-漂移区(26)的旁侧设置的第二漏区(28)，设置于第二漏区(28)上表面的第二漏区硅化物层(31)，设置于第二漏区硅化物层(31)上表面的第二漏电极(32)；

设置于第一H型栅氧化层(7)另一侧的第一源区(35)，设置于第二H型栅氧化层(8)另一侧的第二源区(19)，在紧邻第一源区(35)和第二源区(19)的前方和后方设置的与P-区(20)同型的重掺杂体引出区(4)，在体引出区(4)和第一源区(35)以及第二源区(19)上表面设置的体区源区硅化物层(21)，设置于体区源区硅化物层(21)上表面的源电极(22)。

2.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一H型栅氧化层(7)和第二H型栅氧化层(8)分别覆盖顶层硅(3)上表面等于设计规则中沟道尺寸的区域。

3.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一漏区(27)和第一N-漂移区(25)设置于第一N-区(23)内，所述第二漏区(28)和第二N-漂移区(26)设置于第二N-区(24)内。

4.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一源区(35)和第二源区(19)以及体引出区(4)设置于P-区(20)内。

5.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一N-区(23)与P-区(20)的交界处位于第一H型栅氧化层(7)的下方，所述第二N-区(24)与P-区(20)的交界处位于第二H型栅氧化层(8)的下方。

6.根据权利要求5所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一N-区(23)和第二N-区(24)与P-区(20)交界，该第一N-区(23)与P-区(20)的交界之处距离第一H型栅氧化层(7)靠近第一N-漂移区(25)的一侧0至200nm，所述第二N-区(24)与P-区(20)的交界之处距离第二H型栅氧化层(8)靠近第二N-漂移区(26)的一侧0至200nm。

7.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，

分别在第一源区(35)、第二源区(19)、体引出区(4)、第一漏区(27)、第二漏区(28)、第一H型多晶硅栅层(9)以及第二H型多晶硅栅层(10)上表面的中央，进一步设置有接触孔，所述源电极(22)、第一漏电极(30)、第二漏电极(32)、第一栅电极(17)、第二栅电极(18)设置于该接触孔之上。

8.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述栅氧化层、多晶硅栅层、栅多晶硅化物层、氮化硅侧墙分别为第一H型栅氧化层(7)、第二H型栅氧化层(8)、第一H型多晶硅栅层(9)、第二H型多晶硅栅层(10)、第一H型栅多晶硅化物层(11)、第二H型栅多晶硅化物层(12)、第一H型氮化硅侧墙(13)、第二H型氮化硅侧墙(14)、第三H型氮化硅侧墙(15)和第四H型氮化硅侧墙(16)。

9.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一漏电极(30)和第二漏电极(32)通过接触孔与金属互连，作为一个整体漏电极连接到外围电路。

10.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述体引出区(4)和源电极(22)通过接触孔与金属互连，作为一个整体源电极连接到外围电路。

11.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一栅电极(17)和第二栅电极(18)通过接触孔与多晶硅互连，作为一个整体栅电极连接到外围电路。

12.根据权利要求11所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述整体栅电极采用多根整体H型栅条叉指形式并联，多根整体H型栅条之间通过接触孔与金属互连，相邻的整体H型栅条共用一个漏电极。

13.一种LDMOS器件N-漂移区硅化物掩蔽方法，其特征在于，该方法利用CMOS工艺中的硅化物挡版形成氧化层掩蔽N-漂移区，其具体步骤包括：形成硅化物之前淀积厚度为200至500nm的二氧化硅层(36)，利用第一硅化物挡版(33)和第二硅化物挡版(34)曝光显影出第一N-漂移区(25)和第二N-漂移区(26)区域；

腐蚀去掉除第一N-漂移区(25)和第二N-漂移区(26)区上除二氧化硅掩蔽层(37)、二氧化硅掩蔽层(38)之外的二氧化硅区域；

淀积一薄层金属钛(39)，厚度为20至30nm，然后在500至600℃温度下低温退火；

在具有选择腐蚀性的溶液中去除二氧化硅掩蔽层之上及第一H型栅多晶硅化物层(11)、第二H型栅多晶硅化物层(12)、第一漏区硅化物层(29)、第二漏区硅化物层(31)、体区源区硅化物层(21)之上的多余金属钛；

在700至800℃温度下退火形成低阻态的第一H型栅多晶硅化物层(11)、第二H型栅多晶硅化物层(12)、第一漏区硅化物层(29)、第二漏区硅化物层(31)、体区源区硅化物层(21)。

说明书

技术领域

本发明涉及射频功率器件领域，尤其涉及一种具有H型栅的射频SOI LDMOS器件。

背景技术

横向扩散金属氧化物半导体工艺技术(LDMOS，Laterally DiffusedMetal Oxide Semiconductor)，初期主要面向移动电话基站的无线射频(RF)功率放大器。由于其具有高灵敏度、高效率、高增益、低失真、低噪声、低热阻、频率稳定、互调失真性能低以及自动增益控制能力强等优点，LDMOS器件广泛应用于CDMA、W-CDMA、TETRA、数字地面电视等需要宽频率范围、高线性度和使用寿命要求高的领域。
但是，LDMOS同样具有其自身的局限性，如功率密度低、抗ESD、抗总剂量辐射以及抗单粒子辐射能力差等。通过采用SOI技术和CMOS技术与传统的LDMOS制造工艺相结合，可显著降低器件的寄生电容，提高其工作频率和开关速度，增强抗辐射能力，使其可以应用到更广泛更高端的领域内，如航空航天电子设备、雷达微波功率放大器等。

发明内容

(一)要解决的技术问题
针对现有技术存在的不足，本发明的目的之一在于提供一种具有H型栅的射频SOI LDMOS器件，以提高其工作频率和开关速度，并且具有一定的抗辐射能力，在高温环境下的具有较高的稳定性。
本发明的目的之二在于提供一种与P-区同型的重掺杂区域形成与源区短接的体引出方式，以改善其浮体效应和增强抗辐射能力，并且在源/体、漏以及栅与各自电极间利用多晶硅化物互联，从而避免级联时反向二极管击穿，并与SOI CMOS工艺兼容。
本发明的目的之三在于提供一种多根整体H型栅条叉指并联形式以增大器件驱动能力；
本发明的目的之四在于提供一种与CMOS工艺兼容的调栅注入方法，以调节正、背栅开启阈值电压；
本发明的目的之五在于提供一种与CMOS工艺兼容的LDMOS器件N-区注入及N-漂移区注入方法，以调节LDMOS的导通电阻和击穿电压；
本发明的目的之六在于提供一种与CMOS工艺兼容的LDMOS器件N-漂移区硅化物掩蔽方法，用于在硅化过程中掩蔽N-漂移区。
(二)技术方案
为达到上述一个目的，本发明提供了一种基于绝缘体上硅的射频LDMOS器件，该LDMOS器件由从上至下依次为顶层硅3、埋氧层2和底层硅1的绝缘体上硅SOI作为基本架构，该射频LDMOS器件包括：
设置于埋氧层2上表面的P-区20，在紧邻P-区20两侧分别设置第一N-区23和第二N-区24；
设置于顶层硅3上表面的第一H型栅氧化层7和第二H型栅氧化层8；
设置于第一H型栅氧化层7上表面的第一H型多晶硅栅层9，设置于第一H型多晶硅栅层9上表面的第一H型栅多晶硅化物层11，以及设置于第一H型栅多晶硅化物层11上表面的第一栅电极17；设置于第一H型多晶硅栅层9一侧的第二H型氮化硅侧墙14，以及设置于第一H型多晶硅栅层9另一侧的第一H型氮化硅侧墙13；
设置于第二H型栅氧化层8上表面的第二H型多晶硅栅层10，设置于第二H型多晶硅栅层10上表面的第二H型栅多晶硅化物层12，以及设置于第二H型栅多晶硅化物层12上表面的第二栅电极18；设置于第二H型栅氧化层8一侧的第三H型氮化硅侧墙15，以及设置于第二H型栅氧化层8另一侧的第四H型氮化硅侧墙16；
设置于第一H型栅氧化层7一侧的第一N-漂移区25，在紧邻第一N-漂移区25的旁侧设置的第一漏区27，设置于第一漏区27上表面的第一漏区硅化物层29，设置于第一漏区硅化物层29上表面的第一漏电极30；
设置于第二H型栅氧化层8一侧的第二N-漂移区26，在紧邻第二N-漂移区26的旁侧设置的第二漏区28，设置于第二漏区28上表面的第二漏区硅化物层31，设置于第二漏区硅化物层31上表面的第二漏电极32；
设置于第一H型栅氧化层7另一侧的第一源区35，设置于第二H型栅氧化层8另一侧的第二源区19，在紧邻第一源区35和第二源区19的前方和后方设置的与P-区20同型的重掺杂体引出区4，在体引出区4和第一源区35以及第二源区19上表面设置的体区及源区硅化物层21，设置于体区及源区硅化物层21上表面的源电极22。
上述方案中，所述第一H型栅氧化层7和第二H型栅氧化层8分别覆盖了顶层硅3上表面等于设计规则中沟道尺寸的区域。
上述方案中，所述第一漏区27和第一N-漂移区25设置于第一N-区23内，所述第二漏区28和第二N-漂移区26设置于第二N-区24内。
上述方案中，所述第一源区35和第二源区19以及体引出区4设置于P-区20内。
上述方案中，所述第一N-区23与P-区20的交界处位于第一H型栅氧化层7的下方，所述第二N-区24与P-区20的交界处位于第二H型栅氧化层8的下方。
上述方案中，所述第一N-区23与P-区20的交界之处距离第一H型栅氧化层7靠近第一N-漂移区25的一侧0至200nm，所述第二N-区24与P-区20的交界之处距离第二H型栅氧化层8靠近第二N-漂移区(26)的一侧0至200nm。
上述方案中，分别在第一源区35、第二源区19、体引出区4、第一漏区27、第一漏区27、第二漏区28、第一H型多晶硅栅层9以及第二H型多晶硅栅层10上表面的中央进一步设置有接触孔，所述源电极22、第一漏电极30、第二漏电极32、第一栅电极17、第二栅电极18设置于该接触孔之上。
上述方案中，所述栅氧化层、多晶硅栅层、栅多晶硅化物层、氮化硅侧墙分别为第一H型栅氧化层7、8，第一H型多晶硅栅层9、10，第一H型栅多晶硅化物层11、12，第一H型氮化硅侧墙13、14、15、16。
上述方案中，所述第一漏电极30和第二漏电极32通过接触孔与金属互连，作为一个整体漏电极连接到外围电路。
上述方案中，所述体引出区4和源电极22通过接触孔与金属互连，作为一个整体源电极连接到外围电路。
上述方案中，所述第一栅电极17和第二栅电极18通过接触孔与多晶硅互连，作为一个整体栅电极连接到外围电路。
上述方案中，所述整体栅电极采用多根整体H型栅条叉指形式并联，多根整体H型栅条之间通过接触孔与金属互连，相邻的整体H型栅条共用一个漏电极。
为达到上述另一个目的，本发明提供了一种与CMOS工艺兼容的LDMOS器件调栅注入方法，该方法利用CMOS工艺中的P阱版对LDMOS器件进行不同方式的正、背栅调栅注入。
上述方案中，所述利用CMOS工艺中的P阱版对LDMOS器件进行正栅调栅注入包括：利用CMOS工艺中的P阱版，对第一H型栅氧化层(7)和第二H型栅氧化层(8)区域进行调正栅注入，注入剂量范围为1e10至1e12/cm2、能量范围为95至105keV的BF2；
所述利用CMOS工艺中的P阱版对LDMOS器件进行背栅调栅注入包括：利用CMOS工艺中的P阱版，对P-区(20)区域进行调背栅注入，注入剂量范围为1.3e11至1.3e13/cm2、能量范围为60至70keV的B。
为达到上述另一个目的，本发明提供了一种与CMOS工艺兼容的LDMOS器件N-区注入方法，该方法利用CMOS工艺中的N阱版对LDMOS器件进行不同方式的N-区和N-漂移区注入。
上述方案中，所述利用CMOS工艺中的N阱版对LDMOS器件进行N-区注入包括：利用CMOS工艺中的N阱版，对第一N-区(23)和第二N-区(24)区域进行注入，注入剂量范围为1.2e11至1.2e13/cm2、能量范围为155至165keV的P；
所述利用CMOS工艺中的N阱版对LDMOS器件进行N-漂移区注入包括：利用CMOS工艺中的N阱版，对第一N-漂移区(25)和第二N-漂移区(26)区域进行注入，注入剂量范围为8e11至8e13/cm2、能量范围为25至35keV的P。
为达到上述另一个目的，本发明提供了一种与CMOS工艺兼容的LDMOS器件N-漂移区硅化物掩蔽方法，该方法利用CMOS工艺中的硅化物挡版形成氧化层掩蔽N-漂移区。
上述方案中，所述的利用硅化物挡版形成氧化层掩蔽N-漂移区的具体步骤包括：
形成硅化物之前淀积厚度为200至500nm的二氧化硅层36，利用第一硅化物挡版33和第二硅化物挡版34曝光显影出第一N-漂移区25和第二N-漂移区26区域；
腐蚀去掉除第一N-漂移区25和第二N-漂移区26区上除二氧化硅掩蔽层37、二氧化硅掩蔽层38之外的二氧化硅区域；
淀积一薄层金属钛39，厚度为20至30nm，然后在500至600℃温度下低温退火；
在具有选择腐蚀性的溶液中去除二氧化硅掩蔽层之上及第一H型栅多晶硅化物层11、第二H型栅多晶硅化物层12、第一漏区硅化物层29、第二漏区硅化物层31、体区及源区硅化物层21之上的多余金属钛；
在700至800℃温度下退火形成低阻态的第一H型栅多晶硅化物层11、第二H型栅多晶硅化物层12、第一漏区硅化物层29、第二漏区硅化物层31、体区及源区硅化物层21。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、利用本发明，可得到具有高工作频率和高击穿电压的射频LDMOS器件，制造过程与SOI CMOS工艺兼容，可有效提高集成度，降低生产成本和工艺难度；
2、利用本发明，可得到具有H型栅的射频SOI LDMOS器件，具有更高的稳定性和耐高温性能，并具有一定的抗辐射能力，适用范围更广；
3、利用本发明，可得到一种与CMOS工艺兼容的调正、背栅注入、N-区注入以及N-漂移区注入方法，该方法能有效优化折衷器件导通电阻和工作频率的关系，并且工艺过程简单；
4、利用本发明，可得到一种与CMOS工艺兼容的LDMOS器件N-漂移区硅化物掩蔽方法，该方法能在器件硅化过程中有效掩蔽N-漂移区，提高器件制造的成品率。

附图说明

下面结合附图和实施例对本发明进一步说明：
图1是本发明提供的具有H型栅的射频SOI LDMOS器件的结构示意图；
图2是本发明提供的具有H型栅的射频SOI LDMOS器件的版图示意图；
图3是本发明提供的多个具有H型栅的射频SOI LDMOS器件插指并联的版图示意图；
图4是本发明提供的利用硅化物挡版形成氧化层掩蔽N-漂移区的实施步骤示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图1所示，图1是本发明提供的具有H型栅的射频SOI LDMOS器件的结构示意图，该LDMOS器件由从上至下依次为顶层硅3、埋氧层2和底层硅1的绝缘体上硅SOI作为基本架构，该射频LDMOS器件包括：
设置于埋氧层2上表面的P-区20，在紧邻P-区20两侧分别设置第一N-区23和第二N-区24；
设置于顶层硅3上表面的第一H型栅氧化层7和第二H型栅氧化层8；
设置于第一H型栅氧化层7上表面的第一H型多晶硅栅层9，设置于第一H型多晶硅栅层9上表面的第一H型栅多晶硅化物层11，以及设置于第一H型栅多晶硅化物层11上表面的第一栅电极17；设置于第一H型多晶硅栅层9一侧的第二H型氮化硅侧墙14，以及设置于第一H型多晶硅栅层9另一侧的第一H型氮化硅侧墙13；
设置于第二H型栅氧化层8上表面的第二H型多晶硅栅层10，设置于第二H型多晶硅栅层10上表面的第二H型栅多晶硅化物层12，以及设置于第二H型栅多晶硅化物层12上表面的第二栅电极18；设置于第二H型栅氧化层8一侧的第三H型氮化硅侧墙15，以及设置于第二H型栅氧化层8另一侧的第四H型氮化硅侧墙16；
设置于第一H型栅氧化层7一侧的第一N-漂移区25，在紧邻第一N-漂移区25的旁侧设置的第一漏区27，设置于第一漏区27上表面的第一漏区硅化物层29，设置于第一漏区硅化物层29上表面的第一漏电极30；
设置于第二H型栅氧化层8一侧的第二N-漂移区26，在紧邻第二N-漂移区26的旁侧设置的第二漏区28，设置于第二漏区28上表面的第二漏区硅化物层31，设置于第二漏区硅化物层31上表面的第二漏电极32；
设置于第一H型栅氧化层7另一侧的第一源区35，设置于第二H型栅氧化层8另一侧的第二源区19，在紧邻第一源区35和第二源区19的前方和后方设置的与P-区20同型的重掺杂体引出区4，在体引出区4和第一源区35以及第二源区19上表面设置的体区及源区硅化物层21，设置于体区及源区硅化物层21上表面的源电极22。
所述第一H型栅氧化层7和第二H型栅氧化层8分别覆盖了顶层硅3上表面等于设计规则中沟道尺寸的区域。
所述第一漏区27和第一N-漂移区25设置于第一N-区23内，所述第二漏区28和第二N-漂移区26设置于第二N-区24内。
所述第一源区35和第二源区19以及体引出区4设置于P-区20内。
所述第一N-区23与P-区20的交界处位于第一H型栅氧化层7的下方，所述第二N-区24与P-区20的交界处位于第二H型栅氧化层8的下方。
所述第一N-区23与P-区20的交界之处距离第一H型栅氧化层7靠近第一N-漂移区25的一侧0至200nm，所述第二N-区24与P-区20的交界之处距离第二H型栅氧化层8靠近第二N-漂移区(26)的一侧0至200nm。
分别在第一源区35、第二源区19、体引出区4、第一漏区27、第一漏区27、第二漏区28、第一H型多晶硅栅层9以及第二H型多晶硅栅层10上表面的中央进一步设置有接触孔，所述源电极22、第一漏电极30、第二漏电极32、第一栅电极17、第二栅电极18设置于该接触孔之上。
所述栅氧化层、多晶硅栅层、栅多晶硅化物层、氮化硅侧墙分别为第一H型栅氧化层7、8，第一H型多晶硅栅层9、10，第一H型栅多晶硅化物层11、12，第一H型氮化硅侧墙13、14、15、16。
具体可再参见图2，第一漏电极30和第二漏电极32通过接触孔与金属互连，作为一个整体漏电极连接到外围电路。
所述体引出区4和源电极22通过接触孔与金属互连，作为一个整体源电极连接到外围电路。
第一栅电极17和第二栅电极18通过接触孔与多晶硅互连，作为一个整体栅电极连接到外围电路。
图3中，整体栅电极采用多根整体H型栅条叉指形式并联，多根整体H型栅条之间通过接触孔与金属互连，相邻的整体H型栅条共用一个漏电极。
本发明所提供的一种与CMOS工艺兼容的LDMOS器件调栅注入方法包括：
利用CMOS工艺中的P阱版，对第一H型栅氧化层7和第二H型栅氧化层8区域进行调正栅注入，注入剂量范围为1e10至1e12/cm2、能量范围为95至105keV的BF2；
利用CMOS工艺中的P阱版，对P-区20区域进行调背栅注入，注入剂量范围为1.3e11至1.3e13/cm2、能量范围为60至70keV的B。
本发明所提供的一种与CMOS工艺兼容的LDMOS器件N-区注入方法包括：
利用CMOS工艺中的N阱版，对第一N-区23和第二N-区24区域进行注入，注入剂量范围为1.2e11至1.2e13/cm2、能量范围为155至165keV的P；
利用CMOS工艺中的N阱版，对第一N-漂移区25和第二N-漂移区26区域进行注入，注入剂量范围为8e11至8e13/cm2、能量范围为25至35keV的P。
本发明所提供的一种与CMOS工艺兼容的LDMOS器件N-漂移区硅化物掩蔽方法的实施步骤由图4给出，包括：
形成硅化物之前淀积厚度为200至500nm的二氧化硅层36，利用第一硅化物挡版33和第二硅化物挡版34曝光显影出第一N-漂移区25和第二N-漂移区26区域；
腐蚀去掉除第一N-漂移区25和第二N-漂移区26区上除二氧化硅掩蔽层37、二氧化硅掩蔽层38之外的二氧化硅区域；
淀积一薄层金属钛39，厚度为20至30nm，然后在500至600℃温度下低温退火；
在具有选择腐蚀性的溶液中去除二氧化硅掩蔽层之上及第一H型栅多晶硅化物层11、第二H型栅多晶硅化物层12、第一漏区硅化物层29、第二漏区硅化物层31、体区及源区硅化物层21之上的多余金属钛；
在700至800℃温度下退火形成低阻态的第一H型栅多晶硅化物层11、第二H型栅多晶硅化物层12、第一漏区硅化物层29、第二漏区硅化物层31、体区及源区硅化物层21。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。