半导体装置与分压电路

摘要

本发明涉及一种半导体装置，包括：用于在半导体芯片上配置多个单位电阻的电阻布局区域，及形成在该电阻布局区域中、用于将加载在串联电路上的电压分压输出的分压电路。分压电路包括：设有第一电阻元件、第二电阻元件及一些微调电阻元件的串联而成的串联电路，及形成在电阻布局区域之外、分别并联到微调电阻元件的一些微调熔丝。在该电路中，由第一电阻元件，第二电阻元件，及在所有微调电阻元件中具有最高电阻值的最高微调电阻元件构成3个主要电阻元件，属于各主要电阻元件的单位电阻分成多个块，各块包括预定数量的单位电阻。形成多个组，各组包括3个主要电阻元件的各一个块，邻接配置，多个组配置在接近电阻布局区域中央部分的地方。

权利要求

1.一种半导体装置，包括：

一电阻布局区域，用于在半导体芯片上配置多个单位电阻，以及一分压电路，形成在该电阻布局区域中，用于将加载在串联电路上的电压分压并输出；

该分压电路包括：

所述串联电路，设有一个第一电阻元件，一个第二电阻元件，以及至少一个微调电阻元件，串联而成；以及至少一个微调熔丝，形成在所述电阻布局区域之外，分别并联到所述至少一个微调电阻元件；

其中，由所述第一电阻元件，第二电阻元件，以及在至少一个微调电阻元件中具有最高电阻值的最高微调电阻元件构成3个主要电阻元件，属于所述各个主要电阻元件的单位电阻被分成多个块，各块包括预定数量的单位电阻；

形成多个组，各组包括所述3个主要电阻元件的各一个块，邻接配置，所述多个组配置在电阻布局区域中央部分的地方。

2.根据权利要求1所述的半导体装置，其特征在于：当分压电路包含多个微调电阻元件时，属于除最高微调电阻元件外的各个微调电阻元件的单位电阻被分成两块，且对称地配置在3个主要电阻元件的两侧。

3.根据权利要求2所述的半导体装置，其特征在于：属于除最高微调电阻元件外的微调电阻元件的块从3个主要电阻元件附近的位置开始，按照电阻值下降顺序配置在3个主要电阻元件的两侧。

4.根据权利要求2所述的半导体装置，其特征在于：属于除最高微调电阻元件外的微调电阻元件的块从3个主要电阻元件附近的位置开始，按照电阻值比的要求精度下降顺序配置在3个主要电阻元件的两侧。

5.根据权利要求1所述的半导体装置，其特征在于：当分压电路含有多个微调电阻元件时，除最高微调电阻元件外的微调电阻元件中，电阻值比的要求精度最高的至少一个电阻元件被分成偶数个块，且所述块配置在3个主要电阻元件的上述各组之间。

6.根据权利要求5所述的半导体装置，其特征在于：属于除最高微调电阻元件外的微调电阻元件中的电阻值比的要求精度最高的电阻元件的块相对电阻布局区域的中央部分对称她配置。

7.根据权利要求1所述的半导体装置，其特征在于：进一步包括分别位于电阻布局区域两端部的假负载电阻。

8.一种分压电路，包括：

串联电路，由多个排列在电阻布局区域的单位电阻组成，电压加载于其上，该串联电路设有一个第一电阻元件，一个第二电阻元件，以及至少一个微调电阻元件，串联而成；以及至少一个微调熔丝，形成在电阻布局区域之外，分别并联到所述至少一个微调电阻元件；

其中，由所述第一电阻元件，第二电阻元件，以及在至少一个微调电阻元件中具有最高电阻值的最高微调电阻元件构成3个主要电阻元件，属于所述各个主要电阻元件的单位电阻被分成多个块，各块包括预定数量的单位电阻；

形成多个组，各组包括所述3个主要电阻元件的各一个块，邻接配置，所述多个组配置在电阻布局区域中央部分的地方。

说明书

半导体装置与分压电路

技术领域

[0001] 本发明涉及一种半导体装置，它包含使用电阻进行分压的电阻分压电路，其用于检测在手机以及其它使用板载锂离子/锂聚合物电池装置的一类电子装置高精度保护器的恒压电路的输出电压，尤其，本发明涉及一种包含配备有微调电阻的电阻分压电路的半导体装置。

背景技术

[0002] 为了准确地输出分压，在一个用于检测恒压电路输出电压的电阻分压电路里，构成分压电路的各电阻的电阻值比的精度高于绝对电阻值的精度是非常重要的。

[0003] 一般情况下，在半导体装置中形成的电阻，即使它们的配置完全相同，也并不一定具有完全相同的电阻值，这是由于将它们分别放置在半导体芯片中时的制造过程的不同造成的。此外，在半导体装置中形成的电阻可能因为在成型过程中受到不同的压力而具有不同的电阻值。

[0004] 所以，分压电路中所使用的电阻通常是在半导体装置的一个电阻布局区域中按组形成的。然而，即使那些电阻的配置完全相同，它们的电阻值仍会根据它们位置的不同而有所不同，比如中心部分、终端部分以及边界部分。

[0005] 为了解决上述问题，一种已知方案是，将构成分压电路的每一个电阻元件划分成若干个单位电阻，然后将属于某个电阻元件的单位电阻与属于其他电阻元件的单位电阻进行交换。

[0006] 然而，在上述配置中，接线将变得复杂，因为属于不同电阻元件的单位电阻要被交替地排布在一起。

[0007] 另一个变得复杂的地方是，每个电阻元件中的单位电阻数目必须相同或实质上相同，由此将会产生一些问题。例如，单位电阻的数目可能增加，同时电阻布局区域可能增大，那么，如果不同电阻元件的电阻值相差极大，单位电阻将无法被交替排布。

[0008] 此外，由于需要高精度的电阻元件和不需要高精度的电阻元件被交替排布，当组成分压电路的电阻元件的数目增加时，提高需要高精度的电阻元件的精度将会变得困难。

[0009] 另一种已知方案是，在那些组成分压电路的电阻中，需要相对高精度的电阻被相邻地排布在布局区域的中心部分，其他电阻被排布在它们的外侧。

[0010] 然而，尽管可以不考虑电阻值来排布电阻并且接线简单，但电阻值比的精度要低于前者方案。

发明内容

[0011] 本发明就是为解决上述先有技术所存在的问题而提出来的，本发明的目的在于，提供一种即使电阻值很大不同的电阻组合也可、且配线不烦杂、能构成能正确设定需要高精度的电阻的电阻值比的分压电路的半导体装置。

[0012] 鉴于上述情况，本发明的一个说明性的实施例提供了一种半导体装置，其包括：

[0013] 一电阻布局区域，用于在半导体芯片上配置多个单位电阻；以及[0014] 一分压电路，形成在该电阻布局区域中，用于将加载在串联电路上的电压分压并输出；

[0015] 该分压电路包括：

[0016] 所述串联电路，设有一个第一电阻元件，一个第二电阻元件，以及至少一个微调电阻元件，串联而成；以及

[0017] 至少一个微调熔丝，形成在所述电阻布局区域之外，分别并联到所述至少一个微调电阻元件；

[0018] 其中，由所述第一电阻元件，第二电阻元件，以及在至少一个微调电阻元件中具有最高电阻值的最高微调电阻元件构成3个主要电阻元件，属于所述各个主要电阻元件的单位电阻被分成多个块，各块包括预定数量的单位电阻；

[0019] 形成多个组，各组包括所述3个主要电阻元件的各一个块，邻接配置，所述多个组配置在接近电阻布局区域中央部分的地方。

[0020] 本发明的另一个说明性的实施例提供一种分压电路，其包括：

[0021] 串联电路，由多个排列在电阻布局区域的单位电阻组成，电压加载于其上，该串联电路设有一个第一电阻元件，一个第二电阻元件，以及至少一个微调电阻元件，串联而成；以及

[0022] 至少一个微调熔丝，形成在电阻布局区域之外，分别并联到所述至少一个微调电阻元件；

[0023] 其中，由所述第一电阻元件，第二电阻元件，以及在至少一个微调电阻元件中具有最高电阻值的最高微调电阻元件构成3个主要电阻元件，属于所述各个主要电阻元件的单位电阻被分成多个块，各块包括预定数量的单位电阻；

[0024] 形成多个组，各组包括所述3个主要电阻元件的各一个块，邻接配置，所述多个组配置在接近电阻布局区域中央部分的地方。

[0025] 下面说明本发明的效果。

[0026] 按照本发明的半导体装置，构成分压电路的各电阻元件之中，将尤其需要高精度的电阻集中压缩到三个，将该三个主要电阻分割成多个组合，以组单位配置在电阻布局区域中央附近，因此，使得电阻间配线不那么烦杂，能高精度地设定所述主要三电阻的电阻值比。

[0027] 另外，使得上述主要三电阻以外的上述微调电阻分别分割为两个，配置在上述主要三电阻的两侧，因此，能高精度地维持与所述主要三电阻的电阻值比。

[0028] 再有，上述微调电阻之中，从高电阻者或电阻值比的要求精度高者，按顺序从电阻布局区域内侧朝外侧配置，因此，即使微调电阻中，也能正确地设定与作为重要电阻的主要三电阻的电阻值比。

[0029] 再有，上述微调电阻之中，使得特别要求高精度者配置在所述主要三电阻的上述各组之间，因此，即使微调电阻中，也能正确地设定与作为重要电阻的主要三电阻的电阻值比。

附图说明

[0030] 参照以下详细的说明，同时参照附图一同考虑，能够得到对本发明的一个更完整的评价并更好地理解随之而来的很多优点。其中：

[0031] 图1是对应于本发明的一个说明性的实施例的一个半导体装置中的一个分压电路的电路图的一个例子；

[0032] 图2是说明图1中分压电路1中每个电阻元件的布局的一个例子的布局图；

[0033] 图3是图2中位于布局中心位置的分组B到F中的一个分组的详细图解说明；

[0034] 图4是说明图1中分压电路1中每个电阻元件的布局的另一个例子的布局图；

[0035] 图5是说明图1中分压电路1中每个电阻元件的布局的另一个例子的布局图。

具体实施方式

[0036] 图中在对优选实施例进行描述时，为了清晰起见而使用了专业术语。然而，本专利说明书的公开并不局限于所选择的特定术语。人们应当理解这里的每个特定的单元都包括了所有等价的以类似的方式操作并达到类似的结果的技术。

[0037] 在那些附图中，相似的参考数字用来标示多个图中相同的或相对应的部分，现在参照附图特别是图1，说明对应于本发明的一个实施例的半导体装置中的分压电路。

[0038] 图1表示对应于本发明实施例的半导体装置中的分压电路的电路图的一个例子。

[0039] 如图1所示，分压电路1内藏在一个由半导体集成电路(IC)组成的具有预定功能的半导体装置中。在分压电路1中，输入电压Vin被分压并输出为输出电压Vout。

[0040] 分压电路1包括作为主电阻的电阻元件R1和R2，微调熔丝(trimmingfuses)F1到F7，以及微调电阻元件(trimming resistance elements)Rt1到Rt7，所述微调电阻元件分别并联到微调熔丝F1到F7。需要注意的是电阻元件R1作为一个第一电阻元件，电阻元件R2作为一个第二电阻元件。

[0041] 微调电阻元件Rt1到Rt7串联在输入电压Vin和电阻元件R2的一端之间。微调熔丝F1到F7配置为分别与微调电阻元件Rt1到Rt7并联。电阻元件R1连接在电阻元件R2的另一端和接地电压GND之间，而分压Vout则是从电阻元件R1和R2之间的连接点输出。

[0042] 在如上所述的配置中，图1所示的所有电阻元件分别包含至少两个单位电阻，并且分别形成在电阻布局区域。

[0043] 在图1中，各电阻符号之后的圆括号内数值分别表示相对于单位电阻的电阻值的比例，用于得到该电阻值的单位电阻的数目，以及构成该电阻元件的单位电阻块的数目和每块中包含的单位电阻的数目。

[0044] 例如，电阻元件R1的圆括号中的标记是(6，24，4×6)。左起第一个数字6表示电阻元件R1的电阻值是单位电阻值的6倍。左起第二个数字24表示电阻元件R1包含24个单位电阻。

[0045] 此外，乘法表达式4×6表示电阻元件R1由6个单位电阻块组成，其中每块包含4个单位电阻。

[0046] 类似的，电阻元件R2的圆括号中的标记是(30，30，4×5+5×2)。也就是说，电阻元件R2的电阻值是单位电阻值的30倍，并且电阻元件R2包含30个单位电阻。此外，表达式4×5+5×2表示电阻元件R2是由5个每块包含4个单位电阻的分块与2个每块包含5个单位电阻的分块组成的。

[0047] 再有，在微调电阻元件Rt7中，圆括号中的标记是(1/16，16，8×2)。左起第一个数字1/16表示电阻值是单位电阻值的1/16倍。左起第二个数字16表示包含16个单位电阻。乘法表达式8×2表示微调电阻元件Rt7由2个单位电阻块组成，其中每块包含8个单位电阻。

[0048] 在微调电阻元件Rt1到Rt7中，微调电阻元件Rt1被用来作为具有最高电阻值的最高微调电阻元件，而微调电阻元件Rt7具有最低电阻值。此外，电阻元件Rt1到Rt7的电阻值之间的关系如下所述。

[0049] 随着参考字符的下标的增长，电阻值以指数形式下降。例如，微调电阻元件Rt2的电阻值是微调电阻元件Rt1的一半。

[0050] 需要注意的是，尽管在图1中为了便于解释将微调电阻元件Rt1到Rt7在电阻元件R2和输入电压Vin之间串联起来按照电阻值降序排列，但这种排列只是一个例子，本发明并不局限于此。所以，只要微调电阻元件Rt1到Rt7和电阻元件R1和R2是串联起来的，电阻元件的任何布局都是可以采取的。

[0051] 此外，微调电阻元件Rt1到Rt7的串联电路可以与接地电压GND的一侧连接起来。

[0052] 图2是说明图1中分压电路1中每个电阻元件配置的一个例子的配置图。在图2中，每个电阻元件被划分成若干个分块，且被排布在一个半导体芯片的一个电阻布局区域中。在图2中，分组A到G包含了属于不同电阻元件的分块。

[0053] 在每个电阻元件下标的右边的方括号中的分数表达式中，分母代表该电阻元件被划分成的分块的数目，分子代表那个电阻元件块的顺序号。此外，图中没有微调熔丝F1到F7，因为它们是在布局区域之外形成的。

[0054] 图3是图2中位于中央部位置的分组B到F中的一个分组的详细图解说明。电阻元件R1和R2的电阻值比(resistance ratio)需要分压电路1中最高精度的电阻值比。其次，在微调电阻元件中电阻值最高的电阻元件是微调电阻元件Rt1。所以，主要电阻元件R1和R2，以及微调电阻元件Rt1，被排布在电阻布局区域的中央部分。

[0055] 此外，作为一种排布方法，组成这3个主要电阻元件中的任何一个的那些单位电阻被划分成相同或实质上相同数目的分块。

[0056] 在图3中，电阻元件R1被划分成6个分组，电阻元件R2被划分成7个分组，微调电阻元件Rt 1被划分成8个分组。

[0057] 电阻元件R1被划分的分组数稍少的原因如下所述。

[0058] 如图3所示，在电阻元件R1中，每个块由4个单位电阻组成，且这4个单位电阻被划分成两对单位电阻对。在每对单位电阻对中，单位电阻互相并联起来，而单位电阻对则是串联起来。所以，为了简化接线，较好的做法是把电阻元件R1划分成由4个单位电阻所组成的块。

[0059] 所以，考虑到如上所述的情况，电阻元件被尽可能地划分成相同或接近相同数目的分块。

[0060] 如图3所示，组成每个电阻元件分块的单位电阻按照所属的电阻元件相邻地排布，并与其它电阻元件分块相连接。换句话说，电阻元件R1的分块由串联起来的两对单位电阻对组成，其中每对单位电阻对包含两个并联起来的单位电阻。

[0061] 电阻元件R2的分块由4个串联起来的单位电阻组成。

[0062] 微调电阻元件Rt1的分块由两个并联起来的单位电阻组成。

[0063] 这样，属于不同电阻元件、由单位电阻组成、相邻地排布的分块，形成了基本的单元或分组。在图2中，这些分组由参考字符A到G表示，并且被相邻地排布在电阻分布区域的中央部分。

[0064] 那些属于微调电阻元件Rt2到Rt7中的任一个的单位电阻被划分成两个分块。在这种情况下，微调电阻元件的电阻值越大，微调电阻元件的排布就越接近中央部分。

[0065] 此外，分别在布局区域最外侧的两端配置假负载电阻元件(dummyresistance elements)。

[0066] 与属于某个电阻元件的单位电阻与属于另一个电阻元件的单位电阻互相交替排布的情况相比，按照如上所述配置电阻元件，单位电阻的接线得到了大幅度的简化。

[0067] 此外，通过将那些电阻值比精度相对较低的电阻元件、例如微调电阻低阶位(low-order bits)那样的电阻元件排布到3个主要电阻元件的外侧，可以防止3个主要电阻元件电阻值比精度的下降。

[0068] 此外，电阻元件所需要的电阻值比精度越高，电阻元件的排布就越靠近中央部分，从而防止微调的精度下降。

[0069] 此外，由于提供假负载电阻元件，因此，所使用的电阻元件实际上并不是位于布局区域中的最高波动区域。所以，电阻值比的精度可以得到提高。

[0070] 图4是说明图1中分压电路1中每个电阻元件配置的另一个例子的布局图。在图4的配置图中，微调电阻元件Rt2的电阻值比精度可以得到提高。

[0071] 如图4所示，微调电阻元件Rt2被划分成两个分块，微调电阻元件Rt2的分块分别被配置在3个主要电阻元件的分组D的上方和下方。这样，微调电阻元件Rt2和3个主要电阻元件中的任一个之间的电阻值比精度可以得到提高。

[0072] 然而，3个主要电阻元件的电阻值比精度要略低于图2中所示的例子。

[0073] 所以，有必要通过全面考虑每个电阻元件的电阻值与分压所需要的精度来判断图2与图4中所示的配置哪一个对于给定的应用更有效。

[0074] 图5是说明图1中分压电路1中每个电阻元件配置的另一个例子的布局图。相同的参考数字用来代表与图2中相同或相似的单元。

[0075] 在图5所示的配置图中，除了微调电阻元件Rt2外，微调电阻元件Rt3的电阻值比精度也可以得到提高。

[0076] 如图5所示，微调电阻元件Rt2和Rt3分别被划分成两个分块，并且电阻Rt2的分块分别被配置在3个主要电阻元件的分组D的上方和下方，电阻Rt3的分块被放置在分组C与E的外侧。这样，微调电阻元件Rt3与3个点主要电阻元件之间的电阻值比精度可以得到提高。

[0077] 然而，3个主要电阻元件的电阻值比精度要比图4中的例子更低。

[0078] 所以，有必要通过全面考虑每个电阻元件的电阻值与分压所需要的精度来判断图2、图4与图5中所示的配置哪一个对于给定的应用更有效。

[0079] 需要注意的是，尽管在图4和图5中微调电阻元件Rt2和Rt3分别被划分成两个分块且被配置在布局区域的中央部分的两侧，但是当组成电阻元件Rt2和Rt3的单位电阻的数目更多时，分块的数目可以是任何大于2的偶数，且这些单位电阻可以在主要电阻元件中对称地配置。

[0080] 上述说明关注的是电路中含有微调电阻元件Rt1到Rt7的例子，这仅仅是一个例子，本发明并不仅限于上述实施例，也就是说，本发明可以应用在含有至少一个微调电阻元件的电路上。

[0081] 上面参照附图说明了本发明的实施例，但本发明并不局限于上述实施例。在本发明技术思想范围内可以作种种变更，它们都属于本发明的保护范围。

[0082] 相关申请的交叉引用：

[0083] 本专利申请基于并且要求2008年2月26日在日本专利局提交的日本专利申请第2008-043966号的优先权，其整体内容通过引用包含于此。