功率放大器

摘要

本发明涉及一种功率放大器，该功率放大器包括第一晶体管(MH)，其具有耦接在正供电端(Vdd)和输出端(Vout)之间的第一主通道，所述第一晶体管具有被高侧驱动器电路所提供的第一栅极信号(Vgatehigh)所驱动的控制端，所述高侧驱动器电路由第一电压端(Vboot)偏置。该功率放大器还包括第二晶体管(ML)，其具有耦接在输出端和负供电端(Vss)之间的第二主通道，所述第二晶体管具有被低侧驱动器电路所提供的第二栅极信号(Vgatelow)所驱动的第二控制端，所述低侧驱动器电路由第二电压端(Vreg)偏置，该功率放大器还包括开关电路(10)，其被耦接在第一电压端(Vboot)和第二电压端(Vreg)之间，所述开关电路被第二栅极信号(Vgatelow)所控制。

权利要求

1.一种功率放大器，其包括：

第一晶体管(MH)，其具有耦接在正供电端(Vdd)和输出端(Vout)之间的第一主通道，所述第一晶体管具有被高侧驱动器电路所提供的第一栅极信号(Vgatehigh)所驱动的控制端，所述高侧驱动器电路由第一电压端(Vboot)偏置，第二晶体管(ML)，其具有耦接在输出端(Vout)和负供电端(Vss)之间的第二主通道，所述第二晶体管具有被低侧驱动器电路所提供的第二栅极信号(Vgatelow)所驱动的第二控制端，所述低侧驱动器电路由第二电压端(Vreg)偏置，以及开关电路(10)，其被耦接在第一电压端(Vboot)和第二电压端(Vreg)之间，所述开关电路被第二栅极信号(Vgatlow)所控制。

2.如权利要求1所述的功率放大器，其中所述开关电路(10)包括第三晶体管(Mboot)，所述第三晶体管(Mboot)具有耦接在第一电压端(Vboot)和第二电压端(Vreg)之间的第三主通道，所述第三晶体管(Mboot)具有被锁存电路(20)的输出所驱动的第三栅极端(Vb)，所述锁存电路(20)被第二栅极信号(Vgatelow)所控制。

3.如权利要求2所述的功率放大器，其中所述锁存电路(20)包括：

第一反相器(I1)，其具有与第三栅极端(Vb)耦接的第一反相器输入以及与中间节点(Va)耦接的第一反相器输出，以及第二反相器(I2)，其具有与中间节点(Va)耦接的第二反相器输入以及与第三栅极端(Vb)耦接的第二反相器输出。

4.如权利要求3所述的功率放大器，其中所述锁存电路还包括第四晶体管(Mgate)，所述第四晶体管具有与输出端(Vout)耦接的第四控制端以及耦接在中间节点(Va)和第二栅极信号(Vgatelow)之间的第四主通道，所述第四晶体管用于控制所述锁存电路(20)的状态。

5.如权利要求2至4中任一项所述的功率放大器，其中所述第三晶体管(Mboot)是PMOS晶体管。

6.如权利要求4所述的功率放大器，其中所述第四晶体管(Mgate)是PMOS晶体管。

7.一种集成电路，其包括如上述权利要求之一所述的功率放大器。

说明书

功率放大器

技术领域

[0001] 本发明涉及一种功率放大器。

背景技术

[0002] 通常，D类放大器包括按图腾柱(totempole)结构布置的两个n型功率MOSFET组成的输出级，如图1所示。利用某种形式的脉冲宽度调制(PWM)来使输出节点Vout在电源线之间切换。LC低通滤波器通常被插入输出节点Vout和扬声器负载之间，以便滤除高频分量。由稳定电源Vreg供电的驱动器电路对低侧功率MOSFET ML的栅极进行控制。该拓扑结构自动地限制了功率MOSFET的栅源电压。另一驱动器电路对高侧功率MOSFET MH的栅极进行控制。为了使高侧功率MOSFET MH导通，需要一个高于电源电压Vdd的栅极电压。利用自举电容器Cboot动态地创建该电压。当低侧功率MOSFET ML导通时，输出节点Vout被下拉至负电源Vss。通过连接在稳定电源Vreg和自举电压Vboot之间的自举二极管Dboot来对自举电容器Cboot进行充电。当高侧功率MOSFET MH导通并且低侧功率MOSFET ML截止时，输出节点Vout被上拉至正电源Vdd。这时，自举二极管Dboot被反向偏置，并且自举电容器Cboot用作用于高侧驱动器的浮动供电电源。一般情况下，高侧驱动器具有使自举电容器Cboot上的电压降低的中等的电流消耗。但是，每次D类功率级进行切换，自举电容器Cboot均被重新充电。该自举结构的一个缺点是，由于自举二极管Dboot上的不可避免的电压降而使得自举电容器Cboot上的电压总是低于稳定电源Vreg的电压。该电压一般为0.6V(室温)，但是在-40℃下几乎能增大至1V。较低的自举电压意味着高侧功率MOSFET MH的栅源电压较小，从而Ron较高。
并且，为了图1所示的D类功率级处于最佳工作状态，希望自举电压与稳定电源的电压相匹配。

发明内容

[0003] 因此，本发明的一个目的是提供一种解决了上述问题的功率放大器。本发明由独立权利要求所限定。从属权利要求中定义了优选实施例。

[0004] 一种功率放大器实现了该目的，该功率放大器包括：

[0005] 第一晶体管，其具有耦接在正供电端和输出端之间的第一主通道，所述第一晶体管具有被高侧驱动器电路所提供的第一栅极信号所驱动的控制端，所述高侧驱动器电路由第一电压端偏置，

[0006] 第二晶体管，其具有耦接在输出端和负供电端之间的第二主通道，所述第二晶体管具有被低侧驱动器电路所提供的第二栅极信号所驱动的第二控制端，所述低侧驱动器电路由第二电压端偏置，以及

[0007] 开关电路，其被耦接在第一电压端和第二电压端之间，所述开关电路被第二栅极信号所控制。

[0008] 因此，开关电路代替了二极管。当D类级的输出节点Vout为低时，开关电路闭合，以使得自举电容器Cboot被充电(重新充电)至非常接近稳定电源Vreg的电压。当输出节点Vout为高时，开关电路断开，从而使得自举电压能够被提升至电源电压Vdd以上。用来控制开关的信号与用来控制低侧功率MOSFET ML的栅极的信号相同，以允许非常简单的实现方式。当低侧功率MOSFET ML的栅极为高时，这就表示输出节点Vout必然为低，从而开关电路闭合以对自举电容器Cboot进行充电(重新充电)。当正好在输出节点Vout的上升沿之前对低侧功率MOSFET ML的栅极进行放电，这就正好及时地断开了开关，从而防止电流从自举电容器Cboot流回稳定电源Vreg。

[0009] 在本发明的一个实施例中，所述开关电路包括第三晶体管，所述第三晶体管具有耦接在第一电压端和第二电压端之间的第三主通道，所述第三晶体管具有被锁存电路的输出所驱动的第三栅极端，所述锁存电路被第二栅极信号所控制。该锁存电路是有利的，原因在于，只要控制信号稳定，它就能保持其逻辑电平(即输出电压)稳定，从而使得对晶体管的控制具有鲁棒性。该晶体管起到一个具有相对较低的导通电阻的开关的作用，因此可以避免现有技术中的自举二极管的较大电压降。还可以发现，除了晶体管之外，可以使用具有较低的导通电阻的任何合适的开关，例如MEMS开关。优选地，该晶体管是PMOS晶体管，但是，可以替换使用NMOS晶体管、双极型晶体管之类的任何适当类型的晶体管。

[0010] 在本发明的另一个实施例中，所述锁存电路包括：第一反相器，其具有与第三栅极端耦接的第一反相器输入端以及与中间节点耦接的第一反相器输出端；以及第二反相器，其具有与中间节点耦接的第二反相器输入端以及与第三栅极端耦接的第二反相器输出端。需要强调的是，这是锁存电路的一种相对简单的实现方式。可选择地，如本领域技术人员已知，可以使用受控反相器或者传输门和反相器的串联组合。但是，该实施例可能是适合于本发明D类放大器的锁存电路的最简单的实现方式。

[0011] 在本发明的另一个实施例中，所述锁存电路还包括第四晶体管，该第四晶体管具有与输出端耦接的第四控制端以及耦接在中间结点和第二栅极信号之间的第四主通道，并且，该第四晶体管用于控制所述锁存电路的状态。优选地，所述第四晶体管是PMOS晶体管。可选地，可以替换使用NMOS晶体管、双极型晶体管或MEMS。

附图说明

[0012] 根据对附图的示意性描述，本发明的上述和其它优点将变得显然，附图中：

[0013] 图1示出了典型的D类功率放大器，

[0014] 图2示出了根据本发明的D类放大器，

[0015] 图3更详细地示出了根据本发明一个实施例的开关电路，以及

[0016] 图4更详细地示出了根据本发明另一个实施例的开关电路。

具体实施方式

[0017] 图2示出了根据本发明的D类放大器。该功率放大器包括第一晶体管MH，其具有耦接在正供电端Vdd和输出端Vout之间的第一主通道，所述第一晶体管具有被高侧驱动器电路所提供的第一栅极信号Vgatehigh所驱动的控制端，所述高侧驱动器电路由第一电压端Vboot偏置。该功率放大器还包括第二晶体管ML，其具有耦接在输出端Vout和负供电端Vss之间的第二主通道，所述第二晶体管具有被低侧驱动器电路所提供的第二栅极信号Vgatelow所驱动的第二控制端，所述低侧驱动器电路由第二电压端Vreg偏置。该功率放大器还包括开关电路10，其被耦接在第一电压端Vboot和第二电压端Vreg之间，所述开关电路被第二栅极信号Vgatelow所控制。因此，开关电路代替了二极管。当D类级的输出节点Vout为低时，开关电路闭合，以使得自举电容器Cboot被充电(重新充电)至非常接近稳定电源Vreg的电压。当输出节点Vout为高时，开关电路断开，从而使得自举电压能够被提升至电源电压Vdd以上。用来控制开关电路的信号与用来控制低侧功率MOSFET ML的栅极的信号相同，以允许非常简单的实现方式。当低侧功率MOSFET ML的栅极为高时，这就表示输出节点Vout必然为低，从而开关电路闭合以对自举电容器Cboot进行充电(重新充电)。当正好在输出节点Vout的上升沿之前对低侧功率MOSFET ML的栅极进行放电，这就正好及时地断开了开关，从而防止电流从自举电容器Cboot流回稳定电源Vreg。

[0018] 图3更详细地示出了根据本发明一个实施例的开关电路。开关10包括第三晶体管Mboot，第三晶体管具有耦接在第一电压端Vboot和第二电压端Vreg之间的第三主通道，所述第三晶体管Mboot具有被锁存电路20的输出所驱动的第三栅极端Vb，锁存电路20被第二栅极信号Vgatelow所控制。该锁存电路是有利的，原因在于，只要控制信号稳定，它就能保持其逻辑电平(即其输出电压)稳定，从而使得对晶体管的控制具有鲁棒性。该晶体管起到一个具有相对较低的导通电阻的开关的作用，因此可以避免现有技术中的自举二极管的较大电压降。还可以发现，除了晶体管之外，可以使用具有较低的导通电阻的任何合适的开关，例如MEMS开关。优选地，该晶体管是PMOS晶体管，但是，可以替换使用NMOS晶体管、双极型晶体管之类的任何适当类型的晶体管。

[0019] 图4更详细地示出了根据本发明另一个实施例的开关电路。

[0020] 单个PMOS晶体管Mboot被用作开关。也可以使用NMOS晶体管，但是会复杂一点，这是因为使用NMOS晶体管会要求以高于Vboot的电压来驱动该开关的栅极。开关驱动电路由两个反相器I1和I2以及晶体管Mgate组成。在一个回路中将反相器I1和I2进行连接以形成锁存器。低侧功率MOSFET ML的栅极电压Vgatelow通过晶体管Mgate来设置或重置该锁存器。晶体管Mgate的功能在于根据情况将栅极电压Vgatelow与锁存器连接起来或者将两者断开。首先考虑低侧功率MOSFET ML导通的情况。在这种情况下，输出节点Vout处的电压大致等于负供电端Vss，而低侧功率MOSFET ML的栅极电压Vgatelow大致等于Vreg。于是，将通过晶体管Mgate的背栅二极管而将节点Va上拉，从而对反相器I1和I2所组成的锁存器进行设置，这进一步将Va上拉至Vboot以及将Vb下拉至Vout。这时，开关晶体管Mgate的栅极处在Vout，而源极处在Vboot，所以一旦自举电压超过晶体管Mgate的阈值电压，该开关就开始导通。注意，晶体管Mboot的背栅二极管以与初始的自举二极管完全相同的方式来允许电流从稳定电源Vreg流向Vboot。所以，本发明实际上是对自举二极管的补充。现在考虑栅极电压Vgatelow的上升沿开始的情况。在这种情况下，低侧功率MOSFET截止，并且栅极电压Vgatelow被低侧栅极驱动电路所下拉。由于节点Va被反相器I1上拉至Vboot，所以晶体管Mgate是导通的，从而下拉低侧栅极Vgatelow同样也下拉了节点Va。这进而使得锁存器反转。节点Va被下拉至Vout，从而使晶体管Mgate截止，以及使锁存器与Vgatelow隔离。节点Vb被上拉至Vboot，从而使晶体管Mboot截止。这时，当输出节点上升时，由反相器I1和I2所组成的锁存器保持重置状态。该实施方式产生了一种不需要任何附加控制信号的自控开关。这样，这种实施方式可以应用于任何与自举电容器相结合地使用n型功率MOSFET的开关功率级中。很明显，本发明可用于仅仅使用p型功率MOSFET的功率级中。

[0021] 注意，本发明的保护范围不限于在此所述的实施例。本发明的保护范围也不受权利要求中的参考标号的限制。术语“包括”并不排除权利要求中已经提到的那些部分之外的其它部分的存在。元素之前的术语“一个”并不排除多个这种元素的存在。形成本发明的一部分的装置可以以专用硬件的形式或者以可编程通用处理器的形式来实现。本发明存在于每个新特征或者特征组合之中。