像素结构及其制造方法

摘要

本发明公开一种像素结构，包括一基板、一扫描线、一栅极、一栅绝缘层、一图案化半导体层、一源极、一漏极、一数据线、一保护层、一像素电极与一第一连接导线。其中，扫描线与栅极皆配置于基板上。此外，栅绝缘层覆盖基板、扫描线与栅极。另外，图案化半导体层配置于栅极上方的栅绝缘层上。源极与漏极分别配置于图案化半导体层上。特别地，保护层具有多个暴露出数据线的第二接触窗开口。像素电极配置于保护层上，并透过第一接触窗开口而与漏极电性连接。第一连接导线配置于数据线上方的保护层上，并透过第二接触窗开口而与数据线电性连接。

权利要求

1.一种像素结构的制造方法，包括：

提供一基板；

于该基板上形成一扫描线与一栅极，且该扫描线与该栅极电性连接；

于该基板上形成一栅绝缘层，以覆盖该基板、该扫描线与该栅极；

于该栅极上方的栅绝缘层上形成一图案化半导体层；

于该栅绝缘层上方形成一数据线，并于部分的该图案化半导体层上分别形成一源极与一漏极，其中该数据线与该源极电性连接；

形成一保护层，以覆盖部分该栅绝缘层、该源极、该漏极、该数据线与部分该图案化半导体层，其中该保护层具有一暴露出该漏极的第一接触窗开口与多个暴露出该数据线的第二接触窗开口；以及于该保护层上形成一像素电极与一第一连接导线，其中该像素电极透过该第一接触窗开口而与该漏极电性连接，而该第一连接导线位于该数据线上方的保护层上并透过该些第二接触窗开口而与该数据线电性连接。

2.如权利要求1所述的像素结构的制造方法，其特征在于，还包括于该栅绝缘层与该保护层中形成多个第三接触窗开口，以分别暴露出该扫描线。

3.如权利要求2所述的像素结构的制造方法，其特征在于，形成该像素电极与该第一连接导线时，还一并形成一第二连接导线，且该第二连接导线透过该些第三接触窗开口而与该扫描线电性连接。

4.如权利要求1所述的像素结构的制造方法，其特征在于，该像素电极与该第一连接导线的材料为铟锡氧化物、铟锌氧化物或铝锌氧化物。

5.如权利要求3所述的像素结构的制造方法，其特征在于，该第二连接导线的材料为铟锡氧化物、铟锌氧化物或铝锌氧化物。

6.一种像素结构，包括：

一基板；

一扫描线与一栅极，配置于该基板上，且该扫描线与该栅极电性连接；

一栅绝缘层，覆盖该基板、该扫描线与该栅极；

一图案化半导体层，至少配置于该栅极上方的栅绝缘层上；

一源极与一漏极，分别配置于该图案化半导体层上，其中该源极与配置于该栅绝缘层上方的一数据线电性连接；

一保护层，覆盖部分该栅绝缘层、部分该图案化半导体层、该源极、该漏极与该数据线，其中该保护层具有一暴露出该漏极的第一接触窗开口与多个暴露出该数据线的第二接触窗开口；

一像素电极，配置于该保护层上，并透过该第一接触窗开口而与该漏极电性连接；以及一第一连接导线，配置于该数据线上方的保护层上，并透过该些第二接触窗开口而与该数据线电性连接。

7.如权利要求6所述的像素结构，其特征在于，该栅绝缘层与该保护层中具有多个第三接触窗开口，以分别暴露出该扫描线。

8.如权利要求7所述的像素结构，其特征在于，还包括一第二连接导线，配置于该扫描线上方的保护层上，并透过该些第三接触窗开口而与该扫描线电性连接，且该第一连接导线与该第二连接导线彼此电性绝缘。

9.如权利要求6所述的像素结构，其特征在于，该像素电极与该第一连接导线的材料为铟锡氧化物、铟锌氧化物或铝锌氧化物。

10.如权利要求8所述的像素结构，其特征在于，该第二连接导线的材料为铟锡氧化物、铟锌氧化物或铝锌氧化物。

11.一种像素结构的制造方法，包括：

提供一基板；

于该基板上形成一扫描线与一栅极，且该扫描线与该栅极电性连接；

于该基板上形成一栅绝缘层，以覆盖该基板、该扫描线与该栅极；

于该栅极上方的栅绝缘层上形成一图案化半导体层；

于该栅绝缘层上方形成一数据线，并于部分的该图案化半导体层上分别形成一源极与一漏极，其中该数据线与该源极电性连接；

形成一保护层，以覆盖部分该栅绝缘层、该源极、该漏极、该数据线与部分该图案化半导体层，其中该保护层具有一暴露出该漏极的第一接触窗开口，且该保护层与该栅绝缘层中具有多个暴露出该扫描线的第三接触窗开口；以及于该保护层上形成一像素电极与一第二连接导线，其中该像素电极透过该第一接触窗开口而与该漏极电性连接，而该第二连接导线位于该扫描线上方的保护层上，并透过该些第三接触窗开口而与该扫描线电性连接。

12.如权利要求11所述的像素结构的制造方法，其特征在于，该像素电极与该第二连接导线的材料为铟锡氧化物、铟锌氧化物或铝锌氧化物。

13.一种像素结构，包括：

一基板；

一扫描线与一栅极，配置于该基板上，且该扫描线与该栅极电性连接；

一栅绝缘层，覆盖该基板、该扫描线与该栅极；

一图案化半导体层，至少配置于该栅极上方的栅绝缘层上；

一源极与一漏极，分别配置于该图案化半导体层上，其中该源极与配置于该栅绝缘层上方的一数据线电性连接；

一保护层，覆盖部分该栅绝缘层、部分该图案化半导体层、该源极、该漏极与该数据线，其中该保护层具有一暴露出该漏极的第一接触窗开口，且该保护层与该栅绝缘层中具有多个暴露出该扫描线的第三接触窗开口；

一像素电极，配置于该保护层上，并透过该第一接触窗开口而与该漏极电性连接；以及一第二连接导线，配置于该扫描线上方的保护层上，并透过该些第三接触窗开口而与该扫描线电性连接。

14.如权利要求13所述的像素结构，其特征在于，该像素电极与该第二连接导线的材料为铟锡氧化物、铟锌氧化物或铝锌氧化物。

说明书

技术领域

本发明是有关于一种像素结构及其制造方法，且特别是有关于一种液晶显示面板的像素结构及其制造方法。

背景技术

现今社会多媒体技术相当发达，多半受惠于半导体元件与显示装置的进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的液晶显示面板已逐渐成为市场的主流。
具体来说，液晶显示面板是由一薄膜晶体管阵列基板、一彩色滤光基板与一夹于两基板之间的液晶层所构成。一般传统薄膜晶体管阵列基板的制造方法需通过五道光掩模制程才能完成，其中第一道光掩模制程主要是将栅极与扫描线(scan line)定义出来，第二道光掩模制程主要是将沟道层(channel)定义出来，第三道光掩模制程主要是将源极(source)、漏极(drain)与数据线(dataline)定义出来，第四道光掩模制程主要是将保护层(passivation)定义出来，而第五道光掩模制程主要是将像素电极(pixel electrode)定义出来。
值得注意的是，在形成扫描线与数据线时容易有断线的问题，这会直接导致薄膜晶体管阵列基板的制造良率下降，并大幅提高生产成本。此外，液晶显示面板的显示品质也会直接受到影响，实有改进的必要。

发明内容

本发明提供一种像素结构的制造方法，其具有高良率的优点。
本发明提供一种像素结构，其具有良好的可靠度。
本发明提供一种像素结构的制造方法，其可制造出不易断线的像素结构。
本发明提出一种像素结构，其具有不易断线的优点。
本发明提供一种像素结构的制造方法，包括下列步骤：首先，提供一基板。接着，于基板上形成一扫描线与一栅极，且扫描线与栅极电性连接。然后，于基板上形成一栅绝缘层，以覆盖基板、扫描线与栅极。之后，于栅极上方的栅绝缘层上形成一图案化半导体层。此外，于栅绝缘层上方形成一数据线，并于部分的图案化半导体层上分别形成一源极与一漏极，其中数据线与源极电性连接。另外，形成一保护层，以覆盖部分栅绝缘层、源极、漏极、数据线与部分图案化半导体层。此外，保护层具有一暴露出漏极的第一接触窗开口与多个暴露出数据线的第二接触窗开口。之后，于保护层上形成一像素电极与一第一连接导线。此像素电极透过第一接触窗开口而与漏极电性连接。另一方面，第一连接导线位于数据线上方的保护层上并通过第二接触窗开口而与数据线电性连接。
在本发明的一实施例中，还于栅绝缘层与保护层中形成多个第三接触窗开口，以暴露出扫描线。
在本发明的一实施例中，上述形成像素电极与第一连接导线时，一并形成一第二连接导线，且第二连接导线透过第三接触窗开口而与扫描线电性连接。
在本发明的一实施例中，上述的像素电极与第一连接导线的材料例如为铟锡氧化物、铟锌氧化物或铝锌氧化物。
在本发明的一实施例中，上述的第二连接导线的材料例如为铟锡氧化物、铟锌氧化物或铝锌氧化物。
本发明提供一种像素结构，其包括一基板、一扫描线、一栅极、一栅绝缘层、一图案化半导体层、一源极、一漏极、一数据线、一保护层、一像素电极与一第一连接导线。其中，扫描线与栅极皆配置于基板上，且扫描线与栅极电性连接。此外，栅绝缘层覆盖上述的基板、扫描线与栅极。另外，图案化半导体层至少配置于栅极上方的栅绝缘层上。上述的源极与漏极分别配置于图案化半导体层上，且源极与数据线电性连接。另一方面，数据线配置于栅绝缘层上方，而保护层覆盖部分栅绝缘层、部分图案化半导体层、源极、漏极与数据线。此外，保护层具有一暴露出漏极的第一接触窗开口与多个暴露出数据线的第二接触窗开口。上述的像素电极配置于保护层上，并透过第一接触窗开口而与漏极电性连接。另外，第一连接导线配置于数据线上方的保护层上，并透过第二接触窗开口而与数据线电性连接。
在本发明的一实施例中，上述的栅绝缘层与保护层中具有多个第三接触窗开口，以暴露出扫描线。
在本发明的一实施例中，上述的像素结构还包括一第二连接导线，其配置于扫描线上方的保护层上，并透过第三接触窗开口而与扫描线电性连接，且第一连接导线与第二连接导线彼此电性绝缘。
在本发明的一实施例中，上述的像素电极与第一连接导线的材料例如为铟锡氧化物、铟锌氧化物或铝锌氧化物。
在本发明的一实施例中，上述的第二连接导线的材料例如为铟锡氧化物、铟锌氧化物或铝锌氧化物。
本发明另提供一种像素结构的制造方法，其包括下列步骤：首先，提供一基板。接着，于基板上形成一扫描线与一栅极，且扫描线与栅极电性连接。然后，于基板上形成一栅绝缘层，以覆盖基板、扫描线与栅极。之后，于栅极上方的栅绝缘层上形成一图案化半导体层。此外，于栅绝缘层上方形成一数据线，并于部分的图案化半导体层上分别形成一源极与一漏极。其中，数据线与源极电性连接。另外，形成一保护层，以覆盖部分栅绝缘层、源极、漏极、数据线与部分图案化半导体层。上述保护层具有一暴露出漏极的第一接触窗开口，且保护层与栅绝缘层中具有多个暴露出扫描线的第三接触窗开口。之后，于保护层上形成一像素电极与一第二连接导线。像素电极透过第一接触窗开口而与漏极电性连接。此外，第二连接导线位于扫描线上方的保护层上，并通过第三接触窗开口而与扫描线电性连接。
在本发明的一实施例中，上述的像素电极与第二连接导线的材料例如为铟锡氧化物、铟锌氧化物或铝锌氧化物。
本发明另提供一种像素结构，其包括一基板、一扫描线、一栅极、一栅绝缘层、一图案化半导体层、一源极、一漏极、一数据线、一保护层、一像素电极与一第二连接导线。其中，扫描线与栅极皆配置于基板上，且扫描线与栅极电性连接。此外，栅绝缘层覆盖基板、扫描线与栅极，而图案化半导体层至少配置于栅极上方的栅绝缘层上。上述的源极与漏极分别配置于图案化半导体层上，且源极与数据线电性连接。另外，数据线配置于栅绝缘层上方。保护层覆盖部分栅绝缘层、部分图案化半导体层、源极、漏极与数据线。其中，保护层具有一暴露出漏极的第一接触窗开口，且保护层与栅绝缘层中具有多个暴露出扫描线的第三接触窗开口。此外，像素电极配置于保护层上，并透过第一接触窗开口而与漏极电性连接。上述的第二连接导线配置于扫描线上方的保护层上，并透过第三接触窗开口而与扫描线电性连接。
在本发明的一实施例中，上述的像素电极与第二连接导线的材料例如为铟锡氧化物、铟锌氧化物或铝锌氧化物。
由于本发明像素结构的制造方法在数据线上方的保护层上，形成第一连接导线并透过保护层中的第二接触窗开口而与数据线电性连接。因此，本发明的像素结构可以有效借由数据线与第一连接导线来传递信号，进而能有效降低数据线因断线而无法正常传递信号的机率。此外，本发明的像素结构可以同时形成第一连接导线与第二连接导线，以进一步提升像素结构的可靠度。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A～图1E是本发明像素结构的制造流程俯视图。
图2A～图2E是本发明像素结构的制造流程沿着图1A～图1E的AA’、BB’以及XX’的剖面示意图。
图3是本发明另一像素结构的俯视图。
图4是图3所示的像素结构的沿着AA’、BB’以及XX’的剖面示意图。
主要元件符号说明：
100、200：像素结构
110：基板
112：扫描线
112g：栅极
112c：共用配线
114：栅绝缘层
116：图案化半导体层
118：数据线
118s：源极
118d：漏极
120：保护层
122：像素电极
122a：第一连接导线
122b：第二连接导线
C：第一接触窗开口
C1：第二接触窗开口
C2：第三接触窗开口

具体实施方式

图1A～图1E是本发明像素结构的制造流程俯视图，而图2A～图2E是本发明像素结构的制造流程沿着AA’、BB’以及XX’的剖面示意图。请先参考图1A与图2A，首先，提供一基板110。接着，于基板110上形成一扫描线112与一栅极112g，且扫描线112与栅极112g电性连接。实务上，栅极112g可以是扫描线112的一部分，当然栅极112g也可以是借由扫描线112向外延伸而成，在此并不刻意局限。
详细地说，扫描线112与栅极112g可以通过例如是物理气相沉积法(PVD)沉积金属材料于基板110上，然后借由一道光掩模制程对此金属材料进行图案化，即可完成扫描线112与栅极112g的制作。上述的金属材料可以选用铝、金、铜、钼、铬、钛、铝合金、铝镁合金或钼合金等低阻值材料。值得注意的是，一般在形成扫描线112与栅极112g时，也可一并形成共用配线112c(common line)。当然，如图1A所示的共用配线112c可以通过改变光掩模的图案，而选择制作成不同的图案，在此并不刻意局限。
然后，于基板110上形成一栅绝缘层114，以覆盖基板110、扫描线112、栅极112g与共用配线112c。这里要说明的是，为了图示的简明图1A中省略了栅绝缘层114的绘示，然而栅绝缘层114可清楚见于图2A中。具体而言，栅绝缘层114的材料可以选用以氮化硅(SiN)或是以四乙氧基硅烷(TEOS)为反应气体源而形成的氧化硅(SiO)。
请参考图1B与图2B，于栅极112g上方的栅绝缘层114上形成一图案化半导体层116。上述的图案化半导体层116可以通过例如是化学气相沉积法(CVD)沉积非晶硅(amorphous silicon)材料于基板110上。然后，借由一道光掩模制程对沉积于基板110上的非晶硅(amorphous silicon)材料进行图案化，即可完成图案化半导体层116的制作。
请参考图1C与图2C，于栅绝缘层114上方形成一数据线118，并于部分的图案化半导体层116上分别形成一源极118s与一漏极118d。其中，数据线118与源极118s电性连接。
接着请参考图1D与图2D，形成一保护层120，以覆盖部分栅绝缘层114、源极118s、漏极118d、数据线118与部分图案化半导体层116。这里要说明的是，为了附图的简明图1D中省略了保护层120的绘示，然而保护层120可清楚见于图2D中。值得注意的是，如图2D所示的保护层120具有一暴露出漏极118d的第一接触窗开口C与多个暴露出数据线118的第二接触窗开口C1。图2D所示的第二接触窗开口C1的数目为两个仅为举例说明，在此并不加以局限，这可视实际需要而可作适当调整。实务上，保护层120的材料可以包括氧化硅、氮化硅或氮氧化硅或聚酰亚胺(polyimide)。
之后请参考图1E与图2E，于保护层120上形成一像素电极122与一第一连接导线122a。实务上，像素电极122与第一连接导线122a的材料例如为铟锡氧化物(Indium Tin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)或铝锌氧化物(Aluminum Zinc Oxide，AZO)。具体而言，像素电极122透过第一接触窗开口C而与漏极118d电性连接。实务上，显示信号可以通过数据线118、漏极118d而传递至像素电极120中。值得注意的是，第一连接导线122a位于数据线118上方的保护层120上，并透过第二接触窗开口C1而与数据线118电性连接。上述至此，本发明的像素结构100已大致制作完成。
由于本发明的第一连接导线122a位于数据线118上方的保护层120上，并透过第二接触窗开口C1而与数据线118电性连接。因此，当数据线118有断线的情况发生时，第一连接导线122a也能传递显示信号，进而能有效降低数据线118因断线而使像素电极无法正常充放电的机率。另一方面，由于本发明的数据线118与第一连接导线122a都能传递显示信号，因此本发明的像素结构100能具有较佳的可靠度。
请再参考图1D与图2D所示的剖面线XX’处，为了进一步提升本发明像素结构100的可靠度，在栅绝缘层114与保护层120中也可选择性地形成多个第三接触窗开口C2，以暴露出扫描线112。接着请再参考图1E与图2E所示的剖面线XX’处，在形成上述像素电极122与第一连接导线122a时，一并形成一第二连接导线122b，且第二连接导线122b透过第三接触窗开口C2而与扫描线112电性连接。
如此一来，第二连接导线122b与扫描线112皆可传递开关信号，进而可大幅降低因扫描线112断线而使像素电极122无法正常充放电的机率。上述的第二连接导线122b的材料、第一连接导线122a以及像素电极122可以为相同材料。值得注意的是，第一连接导线122a与第二连接导线122b彼此电性绝缘。
当然，本发明的像素结构100也可仅制作第二连接导线122b。如图3与图4所示的像素结构200中，第二连接导线122b配置于扫描线112上方的保护层120上，并透过第三接触窗开口C2而与扫描线112电性连接。
综上所述，由于本发明像素结构的制造方法在数据线上方的保护层上，形成第一连接导线并透过保护层中的第二接触窗开口而与数据线电性连接。因此，本发明的像素结构可以有效借由数据线与第一连接导线来传递信号，进而能有效降低因数据线断线而使像素电极无法正常充放电的机率。本发明的像素结构可以同时制作第一连接导线与第二连接导线，以进一步提升像素结构的可靠度。因此，本发明像素结构的制造方法具有相当高的制造良率。此外，本发明的像素结构也可以仅制作第二连接导线。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。