有源元件阵列母基板

摘要

本发明公开一种有源元件阵列母基板，包括一基板、多组有源元件阵列、多个共用汇流导线、至少一第一透明导电图案层与至少一第二透明导电图案层。基板具有多个预定区，且有源元件阵列分别配置于预定区内。共用汇流导线分别配置于预定区内以围绕有源元件阵列。另外，第一透明导电图案层耦接或耦合于两相邻的共用汇流导线之间。本发明的第二透明导电图案层延伸至相邻预定区内，以耦接或耦合相邻的共用汇流导线。

权利要求

1.一种有源元件阵列母基板，适于分割出多片有源元件阵列基板，该有源元件阵列母基板包括：一基板，具有多个预定区；

多组有源元件阵列，分别配置于该些预定区内；

多个共用汇流导线，分别配置于该些预定区内以围绕该有源元件阵列，并与该有源元件阵列电性连接；

至少一第一透明导电图案层，配置于各该预定区内，且该第一透明导电图案层耦接或耦合于两相邻预定区内的多个共用汇流导线之间；以及至少一第二透明导电图案层，配置于各该预定区内，

该第二透明导电图案层不会与相同预定区内的共用汇流导线电性连接，且该第二透明导电图案层延伸至相邻预定区内，以耦接或耦合至其中一条位于相邻预定区内的共用汇流导线。

2.如权利要求1所述的有源元件阵列母基板，其特征在于，该第一透明导电图案层为透明导线。

3.如权利要求1所述的有源元件阵列母基板，其特征在于，该第二透明导电图案层为透明导线。

4.如权利要求1所述的有源元件阵列母基板，其特征在于，该第一透明导电图案层中具有两相对的第一放电尖端且彼此相隔一间距。

5.如权利要求1所述的有源元件阵列母基板，其特征在于，该第二透明导电图案层中具有两相对的第二放电尖端且彼此相隔一间距。

6.如权利要求1所述的有源元件阵列母基板，其特征在于，还包括至少一第一接垫，配置于该预定区内并与该第一透明导电图案层电性连接。

7.如权利要求1所述的有源元件阵列母基板，其特征在于，还包括至少一第二接垫，配置于该预定区内并与该第二透明导电图案层电性连接。

8.如权利要求1所述的有源元件阵列母基板，其特征在于，各该有源元件阵列还包括多条共用配线，电性连接至相同有源元件阵列内的共用汇流导线。

9.如权利要求1所述的有源元件阵列母基板，其特征在于，该第一透明导电图案层的材料包括铟锡氧化物、铟锌氧化物或铝锌氧化物。

10.如权利要求1所述的有源元件阵列母基板，其特征在于，该第二透明导电图案层的材料包括铟锡氧化物、铟锌氧化物或铝锌氧化物。

说明书

有源元件阵列母基板

技术领域

[0001] 本发明是有关于一种有源元件阵列母基板，且特别是有关于一种具有静电放电(Electro static discharge，ESD)防护功能的有源元件阵列母基板。

背景技术

[0002] 在液晶显示器的制造过程中，操作人员、机台或检测仪器都可能带有静电，而上述的带电体(操作人员、机台或检测仪器)接触到液晶显示面板时，可能导致液晶显示面板内的元件以及电路遭受静电放电(Electro static discharge，ESD)破坏。以有源元件阵列母基板来说，其可借由裂片制程而分割出多片有源元件阵列基板。一般而言，各有源元件阵列基板的周边线路区内会形成第一金属导线(其扫描线为相同膜层)与第二金属导线(其与数据线为相同膜层)，并借由此第一金属导线与第二金属导线而连接相邻的有源元件阵列基板，进而可形成静电散逸路径。

[0003] 当静电放电现象发生于有源元件阵列母基板上时，静电荷可透过第一金属导线与第二金属导线而分散至相邻的有源元件阵列基板。如此一来，静电放电的冲击便可有效被减弱与分散，进而可达到保护有源元件阵列母基板内部的元件及电路的目的。

[0004] 值得注意的是，由于线路布局(Layout)的考量，能用来连接相邻有源元件阵列基板的第一金属导线与第二金属导线的数目相当有限，且其线路布局的空间也受到其它线路所影响。此外，在光掩模制程中很容易因曝光过度，而使第一金属导线与第二金属导线产生断线。如此一来，当有源元件阵列母基板上发生静电放电现象时，静电荷便无法被有效地分散与减弱，进而造成有源元件阵列母基板内部的元件及电路损毁，实有改进的必要。

发明内容

[0005] 有鉴于此，本发明其中的一目的是提供一种有源元件阵列母基板，以有效避免有源元件阵列母基板遭受静电放电破坏。

[0006] 本发明提出一种有源元件阵列母基板，其适于分割出多片有源元件阵列基板。本发明的有源元件阵列母基板包括一基板、多组有源元件阵列、多个共用汇流导线、至少一第一透明导电图案层与至少一第二透明导电图案层。其中，基板具有多个预定区。此预定区可定义出有源元件阵列基板的所在位置。此外，有源元件阵列分别配置于这些预定区内。上述的共用汇流导线分别配置于预定区内以围绕有源元件阵列，并与有源元件阵列电性连接。另外，第一透明导电图案层配置于各预定区内，且第一透明导电图案层耦接或耦合于两相邻预定区内的共用汇流导线之间。本发明的第二透明导电图案层配置于各预定区内。
此第二透明导电图案层延伸至相邻预定区内，以耦接或耦合至相邻预定区内的共用汇流导线。

[0007] 在本发明的一实施例中，上述的第一透明导电图案层为透明导线。

[0008] 在本发明的一实施例中，上述的第二透明导电图案层为透明导线。

[0009] 在本发明的一实施例中，上述的第一透明导电图案层中具有两相对的第一放电尖端且彼此相隔一间距。

[0010] 在本发明的一实施例中，上述的第二透明导电图案层中具有两相对的第二放电尖端且彼此相隔一间距。

[0011] 在本发明的一实施例中，上述的有源元件阵列母基板还包括一第一接垫。此第一接垫配置于预定区内并与第一透明导电图案层电性连接。

[0012] 在本发明的一实施例中，上述的有源元件阵列母基板还包括一第二接垫。此第二接垫配置于预定区内并与第二透明导电图案层电性连接。

[0013] 在本发明的一实施例中，上述的有源元件阵列还包括多条共用配线，电性连接至共用汇流导线。

[0014] 在本发明的一实施例中，上述的第一透明导电图案层的材料包括铟锡氧化物、铟锌氧化物或铝锌氧化物。

[0015] 在本发明的一实施例中，上述的第二透明导电图案层的材料包括铟锡氧化物、铟锌氧化物或铝锌氧化物。

[0016] 本发明的第一透明导电图案层耦接或耦合于两相邻预定区内的共用汇流导线之间。此外，第二透明导电图案层可延伸至相邻预定区内，以耦接或耦合相邻预定区内的共用汇流导线。因此，当静电放电现象发生时，静电荷可透过第一透明导电图案层与/或第二透明导电图案层而被分散至整个基板上，进而可减弱静电放电的冲击。

附图说明

[0017] 为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

[0018] 图1A是本发明第一实施例的有源元件阵列母基板的示意图。

[0019] 图1B是图1A中有源元件阵列母基板的局部放大示意图。

[0020] 图2是本发明第二实施例的有源元件阵列母基板的局部放大示意图。

[0021] 主要元件符号说明：

[0022] 100：有源元件阵列母基板

[0023] 110：基板

[0024] 120：有源元件阵列

[0025] 130：共用汇流导线

[0026] 132：共用配线

[0027] 140、140’、140”、140 ：第一透明导电图案层

[0028] 140a、140b：第一放电尖端

[0029] 150、150’：第二透明导电图案层

[0030] 150a、150b：第二放电尖端

[0031] 200：有源元件阵列基板

[0032] A、B：静电放电的位置

[0033] C1、C2、C3：接触窗开口

[0034] P1：第一接垫

[0035] P2：第二接垫

[0036] X：预定区

具体实施方式

[0037] 图1A是本发明第一实施例的有源元件阵列母基板的示意图。请参考图1A，本发明的有源元件阵列母基板100适于借由裂片制程而分割出多片有源元件阵列基板200(图1A中绘示为四片)。具体而言，本发明的有源元件阵列母基板100包括一基板110、多组有源元件阵列120、多条共用汇流导线130、至少一第一透明导电图案层140与至少一第二透明导电图案层150。其中，基板110具有多个预定区X(图1中绘示为四个，但显然不限于此)。此预定区X可定义出各有源元件阵列基板200的所在位置。此外，共用汇流导线130会分别配置于预定区X内，以围绕预定区X内的有源元件阵列120。一般而言，有源元件阵列120中还包括多条共用配线132。这些共用配线132会由有源元件阵列120中向外延伸，而共同电性连接至共用汇流导线130。当然，所属技术领域中具有通常知识者可视需要而改变共用汇流导线130与共用配线132的图案，在此仅用以举例说明并无意限制。

[0038] 图1B是图1A中有源元件阵列母基板的局部放大示意图。请同时参考图1A与图1B，本发明的第一透明导电图案层140配置于各预定区X内，且耦接于两相邻预定区X内的共用汇流导线130之间。这里要说明的是，第一透明导电图案层140的材料可以是铟锡氧化物、铟锌氧化物或铝锌氧化物所形成的透明导线。此第一透明导电图案层140与有源元件阵列120中的像素电极(未绘示)可透过同一道光掩模制程而一并形成，无须额外的制程。实务上，第一透明导电图案层140可借由接触窗开口(Contact window)C1、C2，而耦接两相邻的共用汇流导线130。

[0039] 在一实施例中，上述的有源元件阵列母基板100还包括至少一第一接垫P1。此第一接垫P1配置于预定区X内并与第一透明导电图案层140电性连接。当然，所属技术领域中具有通常知识者可视需要而调整第一透明导电图案层140的数目与布局的位置，只要第一透明导电图案层140能耦接于两相邻共用汇流导线130之间即可。其例如是第一透明导电图案层140’、140”、140 的位置。

[0040] 另一方面，第二透明导电图案层150配置于各预定区X内。此第二透明导电图案层150延伸至相邻预定区X内，以耦接相邻预定区X内的共用汇流导线130。由图1B可知，此第二透明导电图案层150不会与相同预定区X内的共用汇流导线130电性连接。此第二透明导电图案层150可借由接触窗开口C3，而耦接相邻预定区X内的共用汇流导线130。此第二透明导电图案层150与上述的第一透明导电图案层140以及像素电极都是透过同一道光掩模制程而一并形成。第一透明导电图案层140与第二透明导电图案层150可为材料相同的透明导线。

[0041] 在一实施例中，有源元件阵列母基板100还包括至少一第二接垫P2。此第二接垫P2配置于预定区X内并与第二透明导电图案层150电性连接。当然，所属技术领域中具有通常知识者可视需要而调整第二透明导电图案层150的数目与布局的位置，只要第二透明导电图案层150能耦接至相邻预定区X内的共用汇流导线130即可。例如第二透明导电图案层150’的布局，其中第二透明导电图案层150’电性连接至下方的两共用汇流导线130。

[0042] 具体而言，当静电放电现象发生于图1B所示的第一接垫P1时，静电荷会依序沿第一透明导电图案层140、接触窗开口C1而分散至共用汇流导线130上。此外，静电荷也可依序沿第一透明导电图案层140、接触窗开口C1、接触窗开口C2，而分散至相邻的共用汇流导线130上。

[0043] 当静电放电现象发生于图1B中共用汇流导线130的A处时，静电荷可沿共用汇流导线130而分别借由第一透明导电图案层140’、第一透明导电图案层140”而分散至右方与下方预定区X内的共用汇流导线130中。

[0044] 当静电放电现象发生于图1B中第二透明导电图案层150’的B处时，静电荷可沿第二透明导电图案层150’而分散至下方两相邻预定区X内的共用汇流导线130。如此一来，静电荷便能有效被分散至不同预定区X内，且静电放电的冲击也可有效降低。

[0045] 由于第一透明导电图案层140以及第二透明导电图案层150是与像素电极是透过同一道光掩模制程而一并形成，因此第一透明导电图案层140以及第二透明导电图案层150的图案可借由调整光掩模图案而改变。值得注意的是，由于现有的第一金属导线与第二金属导线是分别与扫描线、数据线为相同膜层。一般而言，这些膜层都具有相当密集的布线。因此，现有的第一金属导线与第二金属导线的数目与布局并不易随需要而作改变。相较之下，本发明的第一透明导电图案层140以及第二透明导电图案层150能提供更多的静电散路径，以有效降低静电放电的冲击。

[0046] 第二实施例

[0047] 第二实施例与第一实施例类似，相同之处不再赘述。两者主要不同之处在于：本实施例的第一透明导电图案层与第二透明导电图案层中具有放电尖端的设计。图2是本发明第二实施例的有源元件阵列母基板的局部放大示意图。请参考图2，第一透明导电图案层140中具有两相对的第一放电尖端140a、140b，此第一放电尖端140a、140b彼此耦合且相隔一间距。另一方面，第二透明导电图案层150中具有两相对的第二放电尖端150a、150b，此第二放电尖端150a、150b彼此耦合且相隔一间距。如此一来，静电荷可借由第一放电尖端
140a、140b以及第二放电尖端150a、150b来释放能量，进而可降低静电放电的冲击。

[0048] 综上所述，本发明的第一透明导电图案层耦接或耦合于两相邻的共用汇流导线之间。此外，第二透明导电图案层可延伸至相邻预定区内，以耦接或耦合相邻预定区内的共用汇流导线。因此，当静电放电现象发生时，静电可透过第一透明导电图案层与/或第二透明导电图案层而被分散至整个基板上，进而可减弱静电的冲击。此外，本发明的第一透明导电图案层与第二透明导电图案层具有较高的布局自由度，且无须新增额外制程。

[0049] 虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。