显示装置

摘要

本发明提供一种能够抑制图像的显示品质受损的显示装置。该液晶显示装置100具备根据时钟信号顺序生成用于向像素1a写入图像信号的采样脉冲的多个移位寄存器部4c，移位寄存器部4c分别包含2个移位寄存器4f以及4g，按移位寄存器部4c的每一个生成1个采样脉冲，并且根据时钟信号的上升以及下降中预先设定的任意一种生成大致全部的采样脉冲。

权利要求

1.一种显示装置，具备：

根据时钟信号顺序生成用于向像素写入图像信号的采样脉冲的多个移位寄存器部；

其中，上述移位寄存器部分别包含偶数个移位寄存器；

按上述移位寄存器部的每一个生成1个采样脉冲，并且根据相同时钟信号的上升以及下降中预先设定的任意一种生成所有采样脉冲。

2.根据权利要求1所述的显示装置，其中：上述多个移位寄存器部分别包含2个上述移位寄存器；

根据上述2个移位寄存器生成1个采样脉冲。

3.根据权利要求1或者2所述的显示装置，其中：按每多个上述像素构成1个像素组，并且对上述像素组的每一组提供1个采样脉冲；

根据由上述包含偶数个移位寄存器的1个移位寄存器部生成的1个采样脉冲，对上述像素组内的多个像素同时进行写入。

4.根据权利要求3所述的显示装置，进一步具备：用于提供图像信号的图像信号线；

用于从上述图像信号线向上述像素提供图像信号的数据线；以及按上述数据线的每一条设置并且配置在上述图像信号线和上述数据线之间的开关部；

其中，对上述像素组的每一组提供的1个采样脉冲，控制与上述像素组内的像素分别对应的上述开关部；

在对预定的上述像素组提供图像信号时，通过根据从上述移位寄存器部提供的1个采样脉冲，与上述预定的像素组内的像素对应的各开关部同时变为接通状态，将图像信号提供给上述像素组内的各像素。

5.根据权利要求1～4的任意一项所述的显示装置，其中：上述多个移位寄存器部分别包含2个上述移位寄存器；

在上述2个移位寄存器中，向一个以及另一个上述移位寄存器提供时钟信号，并且从上述另一个移位寄存器输出采样脉冲。

6.根据权利要求5所述的显示装置，其中：在上述移位寄存器部内的2个移位寄存器中，从上述一个移位寄存器输出的信号被输入到上述另一个移位寄存器，并且由上述另一个移位寄存器生成输出信号作为采样脉冲。

7.根据权利要求1～6的任意一项所述的显示装置，其中：按每多个上述像素构成1个像素组，并且对上述像素组的每一组提供1个采样脉冲；

通过使在驱动上述移位寄存器时提供的启动信号的脉冲宽度改变，能够利用在针对上述预定的像素组的写入结束后对下一个上述像素组进行写入的写入方式、在进行针对上述预定的像素组的写入的状态下对上述下一个像素组进行写入的写入方式中的任意一种写入方式进行写入工作。

8.根据权利要求7所述的显示装置，其中：上述多个移位寄存器部分别包含2个上述移位寄存器；

在上述2个移位寄存器中，向一个以及另一个上述移位寄存器提供时钟信号，并且从上述另一个移位寄存器输出采样脉冲；

由上述移位寄存器部内的另一个移位寄存器生成的输出信号，作为采样脉冲被输出到上述对应的开关部，并且被输入到下一级的上述移位寄存器部内的一个移位寄存器。

9.一种电子设备，具备权利要求1～8的任意一项所述的显示装置。

说明书

显示装置

技术领域

[0001] 本发明涉及显示装置，特别涉及具备多个移位寄存器的显示装置。

背景技术

[0002] 以往，已知有具备多个移位寄存器的显示装置(例如，参照专利文献1)。

[0003] 在上述专利文献1中，公开了具备配置在数据线与图像信号线之间的开关部(HSW)和用于生成对开关部的接通关断进行控制的信号(采样脉冲)的移位寄存器的液晶显示装置。在上述专利文献1所记载的液晶显示装置中，根据时钟信号的上升以及下降生成采样脉冲，并且依次输出到开关部。

[0004] [专利文献1]特开2003-122322号公报

[0005] 但是，在上述专利文献1所记载的液晶显示装置中，例如以下述方式构成：在第一级的移位寄存器中，根据时钟信号的上升生成采样脉冲，另一方面，在下一级的移位寄存器中根据时钟信号的下降生成采样脉冲。因此，在因驱动部以及电路元件的特性的偏差等而导致时钟信号的上升时间(上升所需要的时间：tr)与下降时间(下降所需要的时间：tf)不同的情况下，根据时钟信号的上升生成的采样脉冲和根据时钟信号的下降生成的采样脉冲，其脉冲宽度相互不同。因而，因为各采样脉冲的脉冲宽度不是等间隔的，所以与各采样脉冲对应的开关部成为接通状态的期间会不同，其结果，存在着写入时间依各像素的不同而不同这样的问题。

[0006] 此外，在被提供采样脉冲从而与数据线连接的开关部切换为接通状态时，有时会在数据线与COM布线之间产生寄生电容而致使COM电位变化。此时，通常，在开关部向接通切换时产生变化了的COM电位，在其后开关部的接通期间中会恢复到原始的电位。相对于此，在所提供的采样脉冲的脉冲宽度不是等间隔的情况下，因为开关部(HSW)的接通期间不同，所以存在着COM电位的变化所恢复的比率依像素的不同而不同的问题。

[0007] 因而，这些问题的结果，存在着在各像素中产生亮度差，从而有损图像的显示品质的问题。

发明内容

[0008] 本发明就是为了解决上述的问题而提出的，本发明的目的之一在于提供一种能够抑制图像的显示品质受损的显示装置。

[0009] 本发明的第1方面的显示装置，具备：根据时钟信号顺序生成用于向像素写入图像信号的采样脉冲的多个移位寄存器部；其中，上述移位寄存器部分别包含偶数个移位寄存器；按上述移位寄存器部的每一个生成1个采样脉冲，并且根据时钟信号的上升以及下降中预先设定的任意一种生成大致全部的采样脉冲。

[0010] 在该第1方面的显示装置中，通过如上所述以根据时钟信号的上升以及下降中的任意一种生成全部的采样脉冲的方式构成，即使假设时钟信号的上升时间(tr)以及下降时间(tf)不同，也因为仅根据时钟信号的上升以及下降中的任意一种生成大致全部的采样脉冲，所以能够以所生成的各采样脉冲的脉冲宽度为等间隔的方式生成各采样脉冲。因而，能够对全部的像素进行相同期间的写入。此外，此时，即使当因在数据线和COM布线之间产生的寄生电容而引起COM电位变化了的情况下，也由于采样脉冲的脉冲宽度是等间隔的，所以各像素中的COM电位恢复到原始电位的比率也为相等的。因而，因为能够抑制依像素的不同而产生亮度差的现象，所以能够抑制图像的显示品质受损的情况。

[0011] 在上述第1方面的显示装置中，优选地，多个移位寄存器部分别包含2个移位寄存器；根据2个移位寄存器生成1个采样脉冲。如果这样构成，则在各移位寄存器部中，在以分别地来自前一级的移位寄存器部的信号被输入到下一级的移位寄存器，并且从下一级的移位寄存器输出采样脉冲的方式构成的情况下，在全部的移位寄存器部中，能够仅根据时钟信号的上升以及下降中的任意一种生成采样脉冲。例如，在如以往那样利用1个移位寄存器生成1个采样脉冲的情况下，从奇数级的移位寄存器中根据时钟信号的上升生成采样脉冲，并且从偶数级的移位寄存器中根据时钟信号的下降生成采样脉冲。相对于此，在本发明中，即使假设时钟信号的上升时间(tr)与下降时间(tf)不同，也能够可靠地等间隔地生成采样脉冲的脉冲宽度。

[0012] 在上述第1方面的显示装置中，优选地，按每多个像素构成1个像素组，并且对像素组的每一组提供1个采样脉冲；根据由包含偶数个移位寄存器的1个移位寄存器部生成的1个采样脉冲，对像素组内的多个像素同时进行写入。如果这样构成，则能够利用1个采样脉冲，对由多个像素组成的每一像素组同时进行写入。此外，在此情况下，因为提供给每一像素组的全部的采样脉冲，通过根据时钟信号的上升以及下降中的任意一种生成从而其脉冲宽度为等间隔的，所以能够抑制按每一像素组产生亮度差的现象。

[0013] 在此情况下，优选地，进一步具备：用于提供图像信号的图像信号线；用于从图像信号线向像素提供图像信号的数据线；以及按数据线的每一条设置并且配置在图像信号线和数据线之间的开关部；其中，对像素组的每一组提供的1个采样脉冲，控制与像素组内的像素分别对应的开关部；在对预定的像素组提供图像信号时，通过根据从移位寄存器部提供的1个采样脉冲，与预定的像素组内的像素对应的各开关部同时变为接通状态，将图像信号提供给像素组内的各像素。如果这样构成，则因为通过顺序提供以脉冲宽度分别为等间隔的方式生成的各采样脉冲，各像素组内的各开关部以在相同时间内变成接通状态的方式被进行控制，所以能够对各像素组内的各像素可靠地进行相同期间的写入。

[0014] 在上述第1方面的显示装置中，优选地，多个移位寄存器部分别包含2个移位寄存器；在2个移位寄存器中，向一个以及另一个移位寄存器提供时钟信号，并且从另一个移位寄存器输出采样脉冲。如果这样构成，则因为在根据时钟信号的上升，首先向一个移位寄存器输入了信号的情况下，不是根据下一个时钟信号的下降输出采样脉冲，而是根据下一个时钟信号的上升从另一个移位寄存器输出采样脉冲，所以能够仅根据时钟信号的上升生成采样脉冲。此外，在根据时钟信号的下降向一个移位寄存器输入了信号的情况下，也同样能够仅根据时钟信号的下降生成采样脉冲。

[0015] 在此情况下，优选地，在移位寄存器部内的2个移位寄存器中，从一个移位寄存器输出的信号被输入到另一个移位寄存器，并且由另一个移位寄存器生成输出信号作为采样脉冲。如果这样构成，则在根据时钟信号的上升向一个移位寄存器输入了信号的情况下，在下一个时钟信号的下降时，不是从一个移位寄存器输出采样脉冲，而是向另一个移位寄存器提供信号，并且根据下一个时钟信号的上升从另一个移位寄存器输出采样脉冲。因而，能够可靠地仅根据时钟信号的上升生成采样脉冲。此外，在根据时钟信号的下降向一个移位寄存器输入了信号的情况下，也同样能够仅根据时钟信号的下降生成采样脉冲。

[0016] 在上述第1方面的显示装置中，优选地，按每多个像素构成1个像素组，并且对像素组的每一组提供1个采样脉冲；通过使在驱动移位寄存器时提供的启动信号的脉冲宽度改变，能够利用在针对预定的像素组的写入结束后对下一个像素组进行写入的写入方式、在进行针对预定的像素组的写入的状态下对下一个像素组进行写入的写入方式中的任意一种写入方式进行写入工作。如果这样构成，则无需改变电路结构，仅通过改变启动信号的脉冲宽度，就能够利用上述2种写入方式中的任意一种方式进行写入入。而且，在以往的显示装置的结构(利用1个移位寄存器生成1个采样脉冲的结构)中，例如，在针对预定的像素组的写入结束后对下一个像素组进行写入的写入方式的结构中、加长了启动信号的脉冲宽度的情况下，因为将会从各移位寄存器2次输出采样脉冲，所以不能通过仅改变启动信号的脉冲宽度来利用上述的2种写入方式中的任意一种方式进行写入。相对于此，在本发明的显示装置中，因为是利用2个移位寄存器生成1个采样脉冲的结构，因而即使假设加长了启动信号的脉冲宽度，也是所输出的采样脉冲不是从时钟信号的最初的第1周期的上升或下降开始变为关断状态，而是从时钟信号的第2周期的上升或下降开始变成关断状态。即，时钟信号的采样脉冲，在启动信号的脉冲宽度加长了的情况下也仅输出一次。而且，对于该效果，将利用后面描述的实施方式详细地进行说明。

[0017] 在此情况下，优选地，多个移位寄存器部分别包含2个移位寄存器；在2个移位寄存器中，向一个以及另一个移位寄存器提供时钟信号，并且从另一个移位寄存器输出采样脉冲；由移位寄存器部内的另一个移位寄存器生成的输出信号，作为采样脉冲被输出到对应的开关部，并且被输入到下一级的移位寄存器部内的一个移位寄存器。如果这样构成，则因为例如与时钟信号的上升同步地，同时进行从另一个移位寄存器的采样脉冲的输出和向下一级的移位寄存器部的信号的输出，所以能够根据时钟信号的上升进行采样脉冲的输出和下一级的移位寄存器部中的输出信号的上升。此外，同样地，能够与时钟信号的下降时同步地，进行采样脉冲的输出和下一级的移位寄存器部中的输出信号的上升。

[0018] 本发明的第2方面的电子设备，具备上述的显示装置。如果这样构成，则通过抑制产生亮度差的现象，能够得到可以显示显示品质高的图像的电子设备。

附图说明

[0019] 图1是表示本发明的第1实施方式的液晶显示装置的整体结构的方框图；

[0020] 图2是用于说明本发明的第1实施方式的液晶显示装置的H驱动器的电路图；

[0021] 图3是用于说明本发明的第1实施方式的液晶显示装置的H驱动器的电路图；

[0022] 图4是用于说明本发明的第1实施方式的液晶显示装置的开关部的电路图；

[0023] 图5是用于说明本发明的第1实施方式的液晶显示装置的、对像素电极的写入工作的时序图；

[0024] 图6是用于说明本发明的第1实施方式的液晶显示装置的、对像素电极的写入工作的时序图；

[0025] 图7是用于说明针对本发明的第1实施方式的液晶显示装置的比较例子的时序图；

[0026] 图8是说明具备本发明的第1实施方式的液晶显示装置的电子设备的图；

[0027] 图9是说明具备本发明的第1实施方式的液晶显示装置的电子设备的图；

[0028] 图10表示本发明的第2实施方式的液晶显示装置的整体结构的方框图；

[0029] 图11是用于说明本发明的第2实施方式的液晶显示装置的、对像素电极的写入工作的时序图；

[0030] 图12是用于说明本发明的第3实施方式的液晶显示装置的、对像素电极的写入工作的时序图；

[0031] 图13是用于说明针对本发明的第3实施方式的液晶显示装置的比较例子的时序图；以及

[0032] 图14是用于说明针对本发明的第3实施方式的液晶显示装置的比较例子的时序图。

[0033] 符号说明

[0034] 1a：像素，4a：数据线，4c：移位寄存器部，4f：移位寄存器(一个移位寄存器)，4g：移位寄存器(另一个移位寄存器)，7：图像信号线，8：开关部，50：移动电话(电子设备)，
60：PC(电子设备)，100、200、300：液晶显示装置。

[0035] 具体实施方式

[0036] 以下，根据附图说明本发明的实施方式。

[0037] (第1实施方式)

[0038] 图1是表示本发明的第1实施方式的液晶显示装置的整体结构的方框图。图2～图4是用于说明本发明的第1实施方式的液晶显示装置的详细的结构的图。首先，参照图1～图4说明本发明的第1实施方式的液晶显示装置100的结构。而且，在第1实施方式中，说明在作为显示装置的一例的液晶显示装置中应用了本发明的情况。

[0039] 第1实施方式的液晶显示装置100，如图1所示，具备显示画面部1、驱动IC2、V驱动器3、H驱动器4、背光源5、COM驱动器6。在显示画面部1上，多个像素1a配置为矩阵状。而且，为了图面的简化，图1图示了3个像素量的像素1a。

[0040] 驱动IC2具有用于驱动液晶显示装置100全体的功能。在V驱动器3以及H驱动器4上，分别连接有多条栅线3a以及数据线4a。此外，栅线3a以及数据线4a以相互正交的方式配置。V驱动器3具有作为栅线3a的驱动电路的功能。此外，H驱动器4具有经由数据线4a向后面说明的像素电极1c顺序提供图像信号的功能。此外，背光源5构成为像素1a的透射区域的光源。COM驱动器6具有控制后面说明的共用电极1d的电位的功能。

[0041] 此外，各像素1a由像素晶体管1b(TFT)、像素电极1c、共用电极1d、保持电容1e构成。像素晶体管1b的漏区域D与数据线4a连接，并且像素晶体管1b的源区域S与像素电极1c和保持电容1e的一个电极连接。此外，像素晶体管1b的栅G与栅线3a连接。此外，共用电极1d和保持电容1e的另一个电极分别与COM驱动器6连接。

[0042] 此外，如图2所示，H驱动器4具备扫描方向控制部4b和多个移位寄存器部4c(在第1实施方式中是n个(n＝1、2...))。扫描方向控制部4b包含1个反相器4d和多个开关部4e。此外，扫描方向控制部4b以下述方式构成：根据从驱动IC2提供的直流的CSH信号，可以控制采样脉冲输出的顺序(扫描的方向)。

[0043] 具体地，例如，在对扫描方向控制部4b提供了H电平的CSH信号的情况下，开关部4e的接通关断的状态如图2所示那样。即，STH信号被提供给作为第一级的移位寄存器部
4c的图中的移位寄存器部(1)，并且从移位寄存器部(1)输出SR1信号。此外，SR1信号被输入到下一级的移位寄存器部4c(图中的移位寄存器部(2))，并且SR2信号被输出。此外，SR2信号被提供给下一级的移位寄存器部4c。即，从前一级的移位寄存器部4c输出的信号(SR1、SR2...)被顺序提供给下一级的移位寄存器部4c。此外，从被提供了SR信号的移位寄存器部4c，按照图中的箭头A方向的顺序，顺序输出采样脉冲(SP1、SP2...SPn)。

[0044] 此外，在对扫描方向控制部4b提供了L电平的CSH信号的情况下，开关部4e的接通关断的状态成为图2的相反的状态。即，STH信号被提供给作为第一级的移位寄存器部4c的图中的移位寄存器部(n)，并且从移位寄存器部(n)输出SRn信号。此外，从下一级的移位寄存器部4c(移位寄存器部(n-1))(未图示)输出SRn-1信号，并且SRn-1信号被提供给下一级的移位寄存器部4c。由此，与上述的情况同样，从前一级的移位寄存器部4c输出的SR信号被提供给下一级的移位寄存器部4c，从被提供了SR信号的移位寄存器4c，按照图中的箭头B方向的顺序，顺序输出采样脉冲(SPn...SP2、SP1)。

[0045] 在此，在第1实施方式中，如图2所示，各移位寄存器部4c具备2个移位寄存器4f以及4g、反转信号生成电路4h、整形电路4i。具体地，如图3所示，移位寄存器4f由反相器4j、锁存电路4m构成，其中锁存电路4m由反相器4k以及4l构成。在移位寄存器4f的输入侧(反相器4j的输入侧(图中的in))，提供从驱动IC2输出的STH信号或者从前一级的移位寄存器部4c输出的SR信号中的任意一种。此外，反相器4j的输出侧与锁存电路4m的输入侧连接在一起。而且，反相器4j以及4k由输出根据时钟信号被进行控制的拍频反相器(クロツクドインバ一タ)构成。

[0046] 此外，在第1实施方式中，移位寄存器4f和4g以成为相同的电路的方式构成，并且移位寄存器4f的输出侧(锁存电路4m的输出侧)与移位寄存器4g的输入侧(反相器4j的输入侧)连接在一起。

[0047] 此外，反转信号生成电路4h以根据从驱动IC2提供的时钟信号生成相互反转的2相时钟信号的方式构成，并且以所生成的2相时钟信号分别被输入到移位寄存器4f以及4g内的各反相器4j以及4k(拍频反相器)的方式构成。

[0048] 此外，反转信号生成电路4h由7个反相器4n构成。具体地，由2个反相器4n构成锁存电路4o。并且，在锁存电路4o的2个输入侧中的一个输入侧上连接着2个反相器4n的输出侧，并且在另一个输入侧上连接着1个反相器4n的输出侧。此外，在锁存电路4o的2个输出侧上，分别各连接着1个反相器4n的输入侧。

[0049] 此外，移位寄存器4g的输出侧(图中的out)与整形电路4i连接在一起。整形电路4i以对来自移位寄存器4g的输出信号进行整形并作为采样脉冲(SP)输出到后面说明的开关部8(参照图4)的方式构成。

[0050] 如上所述，在第1实施方式中，在各移位寄存器部4c中，利用2个移位寄存器4f以及4g生成1个采样脉冲。此外，来自移位寄存器4g的输出信号，作为采样脉冲被输出，并且还作为SR信号被输出到下一级的移位寄存器部4c。而且，所谓采样脉冲，是用于控制后面说明的开关部8(参照图4)的接通关断的信号。

[0051] 此外，在第1实施方式中，如图4所示，在显示画面部1内，按每24个像素1a构成1个像素组。具体地，在显示画面部1的边缘部分，布线有由24条组成的图像信号线7，并且各图像信号线7、和与1组内的各像素1a(24个)对应的数据线4a经由开关部8(HSW)相互连接。并且，与1组内的各像素1a对应的24个开关部8，由1个采样脉冲进行接通关断控制。即，利用1个采样脉冲的作用，使24个开关部8同时变成接通状态，并且从24条图像信号线7经由各开关部8向像素电极1c提供图像信号。由此，第1实施方式中的液晶显示装置100利用按各组的每一组进行写入的组顺序写入方式进行图像信号的写入。

[0052] 图5以及图6是用于说明本发明的第1实施方式的液晶显示装置的工作的图。图7是用于说明相对于本发明的第1实施方式的液晶显示装置的比较例子的图。以下，参照图
2以及图4～图7说明本发明的第1实施方式的液晶显示装置100的工作。

[0053] 首先，如图5所示，将STH信号(参照图2)从驱动IC2经由扫描方向控制部4b提供给第一级的移位寄存器部4c(图2的移位寄存器部(1))。并且，与提供着STH信号的状态下的时钟信号的最初的下降同步地，从第一级的移位寄存器部4c输出SR1信号以及SP1信号(采样脉冲)。此时，SR1信号经由扫描方向控制部4b输入到下一级的移位寄存器部4c(图2的移位寄存器部(2))，并且SP1信号作为接通信号输出到与1个像素组对应的24个开关部8(参照图4)。并且，与SP1信号对应的24个开关部8同时变成接通状态，从而进行写入。

[0054] 在此，在第1实施方式中，由于利用相互连接着的2个移位寄存器4f以及4g生成1个采样脉冲，在时钟信号的下一个上升时不输出SR信号以及采样脉冲。并且，在时钟信号的下一个下降时，SR1信号以及SP1信号变成关断状态，并且从下一级的移位寄存器部4c输出SR2信号以及SP2信号。由此，与SP2信号对应的24个开关部8同时变成接通状态，从而进行写入。同样，与时钟信号的下一个下降同步地，SR2信号以及SP2信号变成关断状态，并且从下一级的移位寄存器部4c(移位寄存器部(3)(未图示))输出SR3信号以及SP3信号。通过顺次进行以上的工作直到最后一级的移位寄存器部4c(图2的移位寄存器部n)为止，来进行1行的像素1a的写入。

[0055] 如上所述，在第1实施方式中，对全部像素1a的写入仅根据时钟信号的下降来进行。

[0056] 接着，参照图6说明在第1实施方式的液晶显示装置100中，在时钟信号产生延迟时间的情况下的工作。而且，在第1实施方式中，说明时钟信号的下降比通常延迟t1期间的量的情况。

[0057] 首先，通过提供STH信号，与时钟信号的下降同步地输出SR1信号以及SP1信号。在此，SR1信号以及SP1信号，与时钟信号同样地延迟期间t1而被输出。并且，与时钟信号的下一个下降同步地，SR1信号以及SP1信号变成关断状态，并且SR2信号以及SP2信号被输出。在此，SR1信号以及SP1信号的下降、SR2信号以及SP2信号的上升，都与时钟信号同样地变成延迟了期间t1的状态。并且，该工作顺次进行直到最后一级的移位寄存器部4c为止。在此，全部的采样脉冲(SP信号)，由于各自同样地延迟期间t1，所以变成相同长度的脉冲宽度(t2)。由此，因寄生电容而变化了的共用电极1d的电位的恢复比率也全部相同。

[0058] 相对于此，参照图7，作为比较例子，说明以往的移位寄存器中的采样脉冲的生成时的工作。该比较例子的以往的移位寄存器，是使输出信号(SR信号)偏移时钟信号的半周期的量而输出采样脉冲那样的结构，其以利用1个移位寄存器生成1个采样脉冲的方式构成。由此，从偶数级的移位寄存器输出的采样脉冲，与CKH信号的上升同步地变成接通状态，并且与CKH信号的下降同步地变成关断状态。与此相反，从奇数级的移位寄存器输出的采样脉冲与/CKH信号的上升同步地变成接通状态，并且与/CKH信号的下降同步地变成关断状态。而且，在比较例子中，说明CKH信号的上升以及/CKH信号的下降比通常延迟t1期间的量的情况。

[0059] 首先，在提供了STH信号的状态下，与CKH信号的上升同步地，延迟期间t1而输出SR1信号。在该状态下，与下一个CKH信号的下降同步地输出SR2信号，并且SP1信号被输出。即，与/CKH信号的上升同步地输出SP1信号。并且，与下一个CKH的上升同步地，延迟期间t1使SR1信号变成关断状态，并且SP1信号也变成关断状态。即，与/CKH信号的下降同步地，SP1变成关断状态。而且，此时，SP1信号在期间t3间变成接通状态。此外，此时，由于SR3信号延迟期间t1而被输出，所以同样延迟期间t1而输出SP2信号。并且，通过与下一个CKH信号的下降同步地，SR2信号变成关断状态，SP2信号也变成关断状态。而且，此时，SP2信号在比期间t3短的期间t4间变成接通状态。

[0060] 由此，在以往的基于移位寄存器的结构中，在时钟信号产生了延迟的情况下，从奇数级的移位寄存器提供的采样脉冲的脉冲宽度(t3)、从偶数级的移位寄存器提供的采样脉冲的脉冲宽度(t4)是不同的。即，基于从奇数级的移位寄存器提供的采样脉冲进行的图像信号的写入期间t3、基于从偶数级的移位寄存器提供的采样脉冲进行的图像信号的写入期间t4，因为期间t3这一方比期间t4要长期间t1的量，所以可知在写入时间上会产生期间t1的2倍长度的量的差异。此外，此时，当因在数据线4a和共用电极1d的布线间产生的寄生电容而引起共用电极1d的电位变化了的情况下，与被提供了脉冲宽度是t3的采样脉冲的像素1a中的共用电极1d的电位的恢复比率相比，可知被提供了脉冲宽度是t4的采样脉冲的像素1a中的共用电极1d的电位的恢复比率变小。

[0061] 图8以及图9分别是用于说明应用了本发明的第1实施方式的液晶显示装置的电子设备的一例以及另一例子的图。以下，参照图8以及图9说明应用了本发明的第1实施方式的液晶显示装置100的电子设备。

[0062] 本发明的第1实施方式的液晶显示装置100，如图8以及图9所示，能够应用于移动电话50以及PC(个人计算机)60等中。在图8的移动电话50中，对于显示画面50a应用本发明的第1实施方式的液晶显示装置100。此外，在图9的PC60中，可以对于键盘60a等输入部以及显示画面60b等应用。此外，通过将周边电路内置于液晶面板内的基板上，能够大幅度减少部件数量，并且能够实现装置主体的轻量化以及小型化。

[0063] 在第1实施方式中，如上所述，因为通过以仅根据时钟信号(CKH)的下降生成全部的采样脉冲的方式构成，即使时钟信号的上升时间(tr)以及下降时间(tf)不同，也仅根据时钟信号的下降生成全部的采样脉冲，所以在所生成的各采样脉冲上产生的延迟时间全部为相同的长度。由此，因为能够以脉冲宽度为等间隔的方式生成各采样脉冲，所以能够对全部的像素1a进行相同期间t2间的写入。此外，此时，即使当因在数据线4a和共用电极1d的布线间产生的寄生电容而引起共用电极1d的电位变化了的情况下，也由于采样脉冲的脉冲宽度是等间隔的，所以各像素1a中的共用电极1d的电位恢复到原始电位的比率变得相等。因而，因为能够抑制依像素1a的不同而产生亮度差的现象，所以能够抑制图像的显示品质受损的情况。

[0064] 此外，在上述第1实施方式中，通过以基于2个移位寄存器4f以及4g生成1个采样脉冲的方式构成，能够在全部的移位寄存器部4c中，仅根据时钟信号的下降生成采样脉冲。即，如上述比较例子所示，在利用1个移位寄存器生成1个采样脉冲的情况下，从奇数级的移位寄存器中根据时钟信号的上升生成采样脉冲，并且从偶数级的移位寄存器中根据时钟信号的下降生成采样脉冲。相对于此，在第1实施方式中，能够仅根据时钟信号的下降，可靠地生成采样脉冲。

[0065] 此外，在上述第1实施方式中，以每24个像素1a构成1个像素组，并且对每一像素组提供1个采样脉冲的方式构成，并且以基于由各移位寄存器部4c生成的1个采样脉冲，对1个像素组内的各像素1a同时进行写入的方式构成。通过这样构成，能够利用1个采样脉冲，对由24个像素1a组成的像素组的每一组同时进行写入。此外，在此情况下，因为提供给像素组的全部的采样脉冲，通过仅根据时钟信号的下降被生成从而其脉冲宽度为等间隔的，所以能够抑制按每一像素组产生亮度差的现象。

[0066] 此外，在上述第1实施方式中，以下述方式构成：通过基于从移位寄存器部4c提供的1个采样脉冲，与预定的像素组内的各像素1a分别对应的开关部8同时变成接通状态，将图像信号提供给像素组内的各像素1a。由此，因为通过顺序提供脉冲宽度分别等间隔地生成的各采样脉冲，各像素组内的各开关部8以在相同时间内变成接通状态的方式被进行控制，所以能够对各像素组内的各像素1a可靠地进行相同期间的写入。

[0067] 此外，在上述第1实施方式中，由于通过以向各移位寄存器部4c中的2个移位寄存器4f以及4g提供时钟信号，并且仅从移位寄存器4g输出采样脉冲的方式构成，在根据时钟信号的下降，首先向移位寄存器4f输入了信号的情况下，不是根据下一个时钟信号的上升输出采样脉冲，而是根据该下一个时钟信号的下降从移位寄存器4g输出采样脉冲，所以能够仅根据时钟信号的下降生成采样脉冲。此外，在仅根据时钟信号的上升向移位寄存器4f输入了信号的情况下，也能够容易地仅根据时钟信号的上升生成采样脉冲。

[0068] 此外，在上述第1实施方式中，以从各移位寄存器部4c内的移位寄存器4f输出的信号被输入到同一移位寄存器部4c内的移位寄存器4g的方式构成，并且以由移位寄存器4g生成采样脉冲的方式构成。由此，在根据时钟信号的下降向移位寄存器4f输入了信号的情况下，在下一个时钟信号的上升时，不是将来自移位寄存器4f的输出信号作为采样脉冲输出，而是将其提供给移位寄存器4g，并且根据下一个时钟信号的下降从移位寄存器4g输出输出信号作为采样脉冲。因而，能够可靠地仅根据时钟信号的下降生成采样脉冲。此外，在仅根据时钟信号的上升向一个移位寄存器输入了信号的情况下，也能够容易地仅根据时钟信号的上升生成采样脉冲。

[0069] 此外，在上述第1实施方式中，通过以将由移位寄存器部4c的移位寄存器4g生成的输出信号作为采样脉冲，输出到对应的开关部8，并且输入到下一级的移位寄存器部4c内的移位寄存器4f的方式构成，能够与时钟信号的下降同步地，同时进行采样脉冲的输出和对下一级的移位寄存器部4c的输入。即，能够根据时钟信号的下降进行采样脉冲的输出和下一级的移位寄存器部4c中的输出信号的上升。此外，同样地，能够与时钟信号的上升时同步地，进行采样脉冲的输出和下一级的移位寄存器部4c中的信号的上升。

[0070] (第2实施方式)

[0071] 图10以及图11是用于说明本发明的第2实施方式的液晶显示装置的结构的图。在第2实施方式中，说明液晶显示装置200，该液晶显示装置200与以将1相的时钟信号提供给移位寄存器部4c的方式构成的第1实施方式不同，是以将相位相互反转的2相的时钟信号提供给移位寄存器部4c的方式构成的。

[0072] 在本发明的第2实施方式的液晶显示装置200中，如图10所示，以下述方式构成：将相位相互反转的2个时钟信号(CKH信号以及/CKH信号)分别提供给各移位寄存器部4c的移位寄存器4f以及4g。而且，第2实施方式的其他的结构与第1实施方式的结构相同。

[0073] 此外，如图11所示，在利用2相的时钟信号生成采样脉冲的情况下，也与第1实施方式同样，仅根据CKH信号的下降(/CKH信号的上升)生成采样脉冲(SP1、SP2、...SP(n))。

[0074] 在第2实施方式中，如上所述，在以将2相的时钟信号提供给各移位寄存器部4c的方式构成的情况下，也能够仅根据时钟信号的下降生成全部的采样脉冲。此外，在此情况下，与根据1相的时钟信号利用反转信号生成电路4h生成2相的时钟信号的第1实施方式不同，因为不需要设置反转信号生成电路4h，所以相应地能够抑制电路结构复杂化。

[0075] (第3实施方式)

[0076] 图12是用于说明本发明的第3实施方式的工作的时序图。在第3实施方式中，参照图12说明与上述第1实施方式中的STH信号(启动信号)相比，进一步增大了脉冲宽度的情况下的工作。而且，第3实施方式的液晶显示装置300的结构，与上述第1实施方式的液晶显示装置100相同。

[0077] 在本发明的第3实施方式中，以下述方式构成：在图5所示那样的第1实施方式的工作(在针对预定的像素组的写入结束后对下一像素组进行写入的写入方式(非重叠方式))中，将构成为相当于时钟信号的大致1周期的长度的启动信号的脉冲宽度增大到相当于时钟信号的大致2周期的长度。由此，第3实施方式的液晶显示装置300中的对像素组的写入方式，从第1实施方式中的非重叠方式改变为重叠方式。

[0078] 具体地，在第3实施方式的显示装置300中，由于是利用2个移位寄存器生成1个采样脉冲的结构，因而即使假设加长了启动信号的脉冲宽度，也是所输出的采样脉冲不在时钟信号的下一个下降时转变到关断状态，而是从时钟信号的再下一个下降时开始变成关断状态。即，以基于启动信号的脉冲宽度的长度的脉冲宽度生成的采样脉冲仅输出一次。

[0079] 相对于此，在以往的显示装置的结构(利用1个移位寄存器生成1个采样脉冲的结构)中，例如，在根据图13所示那样的非重叠方式的写入方式的结构、加长了启动信号的脉冲宽度的情况下，如图14所示，会从各移位寄存器2次输出采样脉冲。这在为了取与时钟信号的逻辑积而使启动信号的脉冲宽度相当于时钟信号的大致1个周期的长度的情况下，采样脉冲与时钟信号的上升同步地变成接通状态，并且，与时钟信号的下降同步地变成关断状态。在该状态下，在将启动信号的脉冲宽度加大到时钟信号的大致2周期的长度的情况下，会在时钟信号的最初的第1周期生成第1个采样脉冲，并且还在时钟信号的第2周期生成第2个采样脉冲。因而，在以往的显示装置的结构中，不能设定为在仅改变启动信号的脉冲宽度时利用上述的2种写入方式中的任意一种方式进行写入。此外，当通过在时钟信号之外另外生成另一信号，并且取得时钟信号与所生成的信号的逻辑积而使采样脉冲的定时可变的情况下，可以进行重叠驱动。但是，在此情况下，必须另外生成信号。

[0080] 在第3实施方式中，如上所述，通过使在驱动移位寄存器时提供的启动信号的脉冲宽度变化，能够利用基于非重叠方式的写入方式和基于重叠方式的写入方式中的任意一种写入方式进行写入工作。由此，无需改变电路结构，仅通过改变启动信号的脉冲宽度，就能够利用上述2种写入方式中的任意一种方式进行写入。

[0081] 而且，此次公开的实施方式应该认为在全部方面是示例而并非限制性的。本发明的范围并不是上述的实施方式的说明，而是由权利要求的范围所表示的，进而包含与权利要求的范围等同的含义以及范围内的全部的变体。

[0082] 例如，在上述第1～第3实施方式中，虽然表示了在按每多个像素进行写入的组顺序写入方式下应用本发明的例子，但本发明并不限于此，而还可以在按各像素的每一个进行写入的点顺序写入方式下应用。

[0083] 此外，在上述第1～第3实施方式中，虽然表示了对占空比是约50％的时钟信号应用本发明的例子，但本发明并不限于此，在占空比不是约50％的情况下也能够应用。