具有抗单粒子效应能力的星载处理平台

摘要

本发明公开了一种具有抗单粒子效应能力的星载处理平台，它包括由高可靠监控单元、非易失性存储器、现场可编程逻辑门阵列和一个以上的DSP，高可靠监控单元与其他各部分采用局部总线互联，现场可编程逻辑门阵列和DSP之间采用高速总线互联；所述高可靠监控单元用于对现场可编程逻辑门阵列和DSP内的单粒子翻转进行检测和修复。本发明是一种结构原理简单、操作简便、可靠性高、稳定性好的具有抗单粒子效应能力的星载处理平台。

权利要求

1.一种具有抗单粒子效应能力的星载处理平台，其特征在于：它包括由高可靠监控单元、非易失性存储器、现场可编程逻辑门阵列和一个以上的DSP，高可靠监控单元与其他各部分采用局部总线互联，现场可编程逻辑门阵列和DSP之间采用高速总线互联；所述高可靠监控单元用于对现场可编程逻辑门阵列和DSP内的单粒子翻转进行检测和修复，所述高可靠监控单元包括通过总线互连的检测修复控制器、DSP监控模块、DSP修复模块、FPGA检测模块、FPGA修复模块以及DSP监控接口、FPGA监控接口和NVRAM接口，所述检测修复控制器通过总线直接与DSP监控模块、DSP修复模块、FPGA检测模块、FPGA修复模块和NVRAM接口连接，DSP监控接口通过总线与DSP监控模块和DSP修复模块连接，FPGA监控接口通过总线与FPGA检测模块和FPGA修复模块连接；所述FPGA检测模块通过FPGA监控接口实现对FPGA单粒子翻转进行检测；所述FPGA修复模块通过FPGA监控接口对FPGA单粒子翻转进行修复；所述DSP检测模块通过DSP监控接口实现对DSP单粒子翻转进行检测；所述DSP修复模块通过DSP监控接口对DSP单粒子翻转进行修复。

2.根据权利要求1所述的具有抗单粒子效应能力的星载处理平台，其特征在于：所述检测修复控制器用于监测并接收DSP监控模块和FPGA检测模块发出的器件修复请求指令，以及向DSP修复模块和FPGA修复模块发出器件修复命令。

3.根据权利要求1所述的具有抗单粒子效应能力的星载处理平台，其特征在于：所述FPGA检测模块包括FPGA配置数据读取控制器、FPGA配置数据回读控制器和FPGA配置数据检测控制器，所述FPGA配置数据读取控制器通过NVRAM接口从非易失性存储器中读取现场可编程逻辑门阵列原始配置数据，FPGA配置数据回读控制器通过FPGA监控接口回读现场可编程逻辑门阵列的运行配置数据，FPGA配置数据检测控制器对原始配置数据和运行配置数据进行比对分析，当发生比对不匹配时，通过内部数据总线向检测修复控制器发出现场可编程逻辑门阵列修复请求指令。

4.根据权利要求1所述的具有抗单粒子效应能力的星载处理平台，其特征在于：所述FPGA修复模块包括FPGA配置数据读取控制器和FPGA配置数据写入控制器，FPGA配置数据读取控制器通过局部总线接收检测修复控制器的现场可编程逻辑门阵列修复命令、通过NVRAM接口读取存储在非易失性存储器中的现场可编程逻辑门阵列原始配置数据，现场可编程逻辑门阵列配置数据写入控制器通过FPGA监控接口将现场可编程逻辑门阵列原始配置数据写入现场可编程逻辑门阵列中，完成对现场可编程逻辑门阵列的修复。

5.根据权利要求1所述的具有抗单粒子效应能力的星载处理平台，其特征在于：所述DSP监控模块包括DSP状态信息回读控制器和DSP状态判别器，回读控制器通过DSP监控接口监测并接收DSP运行状态信息，判别器根据DSP运行状态信息对DSP状态进行判别，当监测到DSP“跑死”或“跑飞”时，产生DSP内核复位命令发送给DSP进行复位，或者产生DSP修复请求指令给检测修复控制器等待修复DSP。

6.根据权利要求1所述的具有抗单粒子效应能力的星载处理平台，其特征在于：所述DSP修复模块包括DSP程序数据读取控制器和DSP程序数据写入控制器，DSP程序数据读取控制器通过内部数据总线接收检测修复控制器的DSP修复命令、通过NVRAM接口读取存储在非易失性存储器中的DSP程序数据，DSP程序数据写入控制器通过DSP监控接口将DSP程序数据写入DSP中，完成对DSP的修复。

说明书

具有抗单粒子效应能力的星载处理平台

技术领域

[0001] 本发明主要涉及到空间仪器工程领域，特指一种具有抗单粒子效应能力的星载处理平台。

背景技术

[0002] 宇宙空间中充满了来自浩瀚宇宙的各种粒子：质子、电子、α粒子、重离子、γ射线等，这些粒子引起的辐射效应，尤其是单粒子效应影响着空间电子仪器的可靠性。

[0003] 近年来，随着超大规模集成电路(VLSI，Very Large Scale Integrated circuits)技术的发展和应用，现场可编程逻辑门阵列(FPGA，Field Programmable Gate Array)和数字信号处理器(DSP，Digital Signal Processor)，依靠其强大的信号处理能力和优越的接口性能逐渐取代传统单片机，成为星载高速信号处理平台的重要组成部分，开始在航天工程中得到应用。

[0004] 随着制造工艺的提高，VLSI的工作频率越来越高，工作电压越来越低，这使星载信号处理平台对单粒子效应表现出了更强的敏感性，FPGA、DSP等容易出现单粒子翻转等故障。FPGA、DSP等VLSI依靠其复杂的逻辑关系完成各种各样的功能，各个晶体管之间除了物理上的连接关系之外，通过后期逻辑功能设计，如FPGA的硬件功能描述或者DSP的程序设计，还在相互之间产生了基于逻辑功能的连接和时序关系。从应用角度来看，单粒子效应对FPGA和DSP的影响已经从短暂的、小面积的、单个晶体管的区域通过时序电路的逻辑功能，传递或耦合到更大的区域。可见，随着VLSI晶体管工艺特征尺寸的减小和密度的增加、内核工作电压的降低和工作频率的大幅度提高，星载信号处理平台受单粒子效应的影响越来越严重，空间电子仪器的单粒子效应故障比重将进一步增大。

[0005] 目前，在星载信号处理平台中，一方面是高性能、大规模、高等级的FPGA、DSP器件价格异常昂贵；另一方面，限于制造工艺和技术等方面的原因，普通工业级甚至是军品级等低价格FPGA、DSP器件由于大量采用片上SRAM(Static Random Access Memory)，受空间高能粒子影响发生单粒子效应的概率大大提高，严重影响FPGA和DSP器件在空间环境中的正常工作。

发明内容

[0006] 本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构原理简单、操作简便、可靠性高、稳定性好的具有抗单粒子效应能力的星载处理平台。

[0007] 为解决上述技术问题，本发明采用以下技术方案。

[0008] 一种具有抗单粒子效应能力的星载处理平台，其特征在于：它包括由高可靠监控单元、非易失性存储器、现场可编程逻辑门阵列和一个以上的DSP，高可靠监控单元与其他各部分采用局部总线互联，现场可编程逻辑门阵列和DSP之间采用高速总线互联；所述高可靠监控单元用于对现场可编程逻辑门阵列和DSP内的单粒子翻转进行检测和修复。

[0009] 作为本发明的进一步改进：

[0010] 所述高可靠监控单元包括通过总线互连的检测修复控制器、DSP监控模块、DSP修复模块、FPGA检测模块、FPGA修复模块以及DSP监控接口、FPGA监控接口和NVRAM接口。

[0011] 所述检测修复控制器用于监测并接收DSP监控模块和FPGA检测模块发出的器件修复请求指令，以及向DSP修复模块和FPGA修复模块发出器件修复命令。

[0012] 所述FPGA检测模块包括FPGA配置数据读取控制器、FPGA配置数据回读控制器和FPGA配置数据检测控制器，所述FPGA配置数据读取控制器通过NVRAM接口从非易失性存储器中读取FPGA原始配置数据，FPGA配置数据回读控制器通过FPGA监控接口回读FPGA的运行配置数据，FPGA配置数据检测控制器对原始配置数据和运行配置数据进行比对分析，当发生比对不匹配时，通过内部数据总线向检测修复控制器发出FPGA修复请求指令。

[0013] 所述FPGA修复模块包括FPGA配置数据读取控制器和FPGA配置数据写入控制器，FPGA配置数据读取控制器通过局部总线接收检测修复控制器的FPGA修复命令、通过NVRAM接口读取存储在非易失性存储器中的FPGA原始配置数据，FPGA配置数据写入控制器通过FPGA监控接口将FPGA原始配置数据写入FPGA中，完成对FPGA的修复。

[0014] 所述DSP监控模块包括DSP状态信息回读控制器和DSP状态判别器，回读控制器通过DSP监控接口监测并接收DSP运行状态信息，判别器根据DSP运行状态信息对DSP状态进行判别，当监测到DSP“跑死”或“跑飞”时，产生DSP内核复位命令发送给DSP进行复位，或者产生DSP修复请求指令给检测修复控制器等待修复DSP。

[0015] 所述DSP修复模块包括DSP程序数据读取控制器和DSP程序数据写入控制器，DSP程序数据读取控制器通过内部数据总线接收检测修复控制器的DSP修复命令、通过NVRAM接口读取存储在非易失性存储器中的DSP程序数据，DSP程序数据写入控制器通过DSP监控接口将DSP程序数据写入DSP中，完成对DSP的修复。

[0016] 与现有技术相比，本发明的优点就在于：

[0017] 1.本发明采用“FPGA加多DSP”的互联结构，大大提高了平台的扩展性以及处理性能和计算能力；

[0018] 2.本发明设置了高可靠监控单元，用于完成对FPGA和DSP单粒子翻转进行检测和修复，降低了星载处理平台对FPGA和DSP器件等级的要求，从而可以将低等级FPGA和DSP器件应用于空间仪器工程，大大降低成本；

[0019] 3.本发明FPGA配置存储器回读流程，采用特定时序并以独立配置帧为单位进行FPGA配置存储器回读，不干扰FPGA正常逻辑功能的运行；

[0020] 4.本发明FPGA配置存储器修复流程，采用特定时序并以独立配置帧为单位对FPGA配置存储器错误配置帧进行修复，不干扰FPGA其他逻辑功能的正常运行；

[0021] 5.本发明高可靠监控单元是一个集成电路，在单片FPGA上实现，结构简单，模块化程度高。

附图说明

[0022] 图1是本发明星载处理平台的结构示意图；

[0023] 图2是本发明高可靠监控单元的结构示意图；

[0024] 图3是本发明FPGA检测模块的结构示意图；

[0025] 图4是本发明FPGA修复模块的结构示意图；

[0026] 图5是本发明DSP监控模块的结构示意图；

[0027] 图6是本发明DSP修复模块的结构示意图；

[0028] 图7是本发明FPGA检测修复流程图；

[0029] 图8是本发明FPGA配置存储器回读流程图；

[0030] 图9是本发明FPGA配置存储器修复流程图；

[0031] 图10是本发明DSP检测修复流程图。

具体实施方式

[0032] 以下将结合具体实施例和说明书附图对本发明做进一步详细说明。

[0033] 如图1所示，本发明的一种具有抗单粒子效应能力的星载处理平台，它由高可靠监控单元、非易失性存储器、DSP和FPGA组成；高可靠监控单元分别与非易失性存储器、DSP和FPGA通过标准接口连接，FPGA与各个DSP之间采用高速数据总线互联；

[0034] 如图2所示，本实施例中高可靠监控单元由高等级抗辐照器件反熔丝一次编程的ActelFPGA设计实现，包括检测修复控制器、FPGA检测模块、FPGA修复模块、DSP监控模块、DSP修复模块以及FPGA监控接口、DSP监控接口以及NVRAM接口，各个模块以及接口之间通过局部总线互联；检测修复控制器是高可靠监控单元中一个逻辑处理器，监测并接收FPGA监控模块和DSP检测模块发出的修复请求指令，向FPGA修复模块和DSP修复模块发出修复命令；FPGA检测模块对FPGA原始配置数据和运行配置数据进行比对分析，检测单粒子翻转，并通过局部总线向检测修复控制器发出FPGA修复请求指令；FPGA修复模块通过局部总线接收来自检测修复控制器的FPGA修复命令、通过NVRAM接口读取存储在非易失性存储器中的FPGA原始配置数据以及通过FPGA监控接口将FPGA原始配置数据写入FPGA中，完成对FPGA的修复；DSP监控模块通过DSP监控接口接收DSP定时上报运行状态信息并对其进行判别，当监测到DSP“跑死”或“跑飞”时，产生DSP内核复位命令发送给DSP进行复位，或者产生DSP修复请求指令给检测修复控制器等待修复DSP；DSP修复模块通过局部总线接收来自检测修复控制器的DSP修复命令、通过NVRAM接口读取存储在非易失性存储器中的DSP程序数据以及通过DSP监控接口将DSP程序数据写入DSP中，完成对DSP的修复；FPGA监控接口、DSP监控接口和NVRAM接口实现高可靠监控单元内部各相关模块与FPGA、DSP和非易失性存储器之间的数据传输。

[0035] 如图3所示，本实施例中FPGA检测模块是高可靠监控单元中的一个逻辑处理器，由FPGA配置数据读取控制器、FPGA配置数据回读控制器和FPGA配置数据检测器组成，读取控制器通过NVRAM接口与非易失性存储器连接，回读控制器通过标准FPGA监控接口与FPGA器件连接，检测器通过局部总线与检测修复控制器连接，读取控制器、回读控制器和检测器之间通过局部总线互联；FPGA配置数据读取控制器读取存储在非易失性存储器中的FPGA原始配置数据，FPGA配置数据回读控制器通过FPGA监控接口回读FPGA运行配置数据，FPGA配置数据检测器对原始配置数据和运行配置数据进行逐字节比对分析，当发生比对不匹配时，向检测修复控制器发出FPGA修复请求指令。

[0036] 如图4所示，本实施例中FPGA修复模块是高可靠监控单元中的一个逻辑处理器，由FPGA配置数据读取控制器和FPGA配置数据写入控制器组成，读取控制器通过内部数据总线与检测修复控制器连接，写入控制器通过标准FPGA监控接口与FPGA器件连接，读取控制器与写入控制器之间通过内部数据总线互联；读取控制器接收来自检测修复控制器的FPGA修复命令、读取存储在非易失性存储器中的FPGA原始配置数据；FPGA配置数据写入控制器将FPGA原始配置数据写入FPGA中，完成FPGA修复。

[0037] 如图5所示，本实施例中DSP监控模块是高可靠监控单元中的一个逻辑处理器，由DSP状态信息回读控制器和DSP状态判别器组成，回读控制器通过标准DSP监控接口与DSP器件连接，判别器通过局部总线与检测修复控制器连接，回读控制器与判别器之间通过局部总线进行互联；回读控制器通过DSP监控接口监测并接收DSP运行状态信息；判别器根据DSP运行状态信息对DSP状态进行判别，当监测到DSP“跑死”或“跑飞”时，产生DSP内核复位命令发送给DSP进行复位，或者产生DSP修复请求指令给检测修复控制器等待修复DSP。

[0038] 如图6所示，本实施例中DSP修复模块是高可靠监控单元中的一个逻辑处理器，由DSP程序数据读取控制器和DSP程序数据写入控制器组成，读取控制器通过NVRAM接口与非易失性存储器连接，写入控制器通过DSP监控接口与DSP器件连接，读取控制器与写入控制器之间通过局部总线进行互联；读取控制器接收检测修复控制器的DSP修复命令、读取存储在非易失性存储器中的DSP程序数据，写入控制器将DSP程序数据写入DSP中，完成对DSP的修复。

[0039] 如图7所示，在本实施例中，本发明采用的FPGA检测修复方法具体实施例的步骤为：

[0040] ①通过标准FPGA监控接口执行FPGA配置存储器回读流程获得FPGA配置数据信息；

[0041] ②通过NVRAM接口从非易失性存储器中读取FPGA原始配置数据；

[0042] ③对步骤①和步骤②获得的FPGA配置数据进行比对分析，如果发现比对不匹配，则认为发生单粒子翻转，进行步骤④，否则进行步骤①；

[0043] ④通过标准FPGA监控接口执行FPGA配置存储器修复流程修复FPGA配置存储器中的配置数据，进行步骤①。

[0044] 如图8所示，在本实施例中，本发明采用的FPGA配置存储器回读流程，其步骤及命令字与功能在于：

[0045] ①通过标准FPGA监控接口向FPGA发送同步命令字(AA-99-55-66)，启动FPGA配置存储器回读；②通过标准FPGA监控接口向FPGA发送器件ID命令字(30-00-C0-01)，向FPGA的IDCODE寄存器写器件ID号；③通过标准FPGA监控接口向FPGA发送循环校验复位命令字(00-00-00-07)，FPGA的复位循环校验CRC计算逻辑；④通过标准FPGA监控接口向FPGA发送起始帧地址命令字(30-00-20-01)，设置回读配置帧的起始地址；⑤通过标准FPGA监控接口向FPGA发送回读配置存储器命令字(00-00-00-04)，标志准备回读FPGA的配置存储器数据；⑥通过标准FPGA监控接口向FPGA发送配置帧长度命令字(28-00-60-00)，设置回读配置帧的长度；⑦通过标准FPGA监控接口从FPGA回读一个配置帧数据，从FPGA返回FPGA配置帧数据；⑧通过标准FPGA监控接口向FPGA发送取消同步状态命令字(00-00-00-0D)，结束FPGA配置存储器回读。

[0046] 如图9所示，在本实施例中，本发明采用的FPGA配置存储器修复流程具体实施例的步骤为：

[0047] ①通过标准FPGA监控接口向FPGA发送同步命令字(AA-99-55-66)，启动FPGA配置存储器写入；②通过标准FPGA监控接口向FPGA发送循环校验逻辑复位命令字(00-00-00-07)，复位FPGA的循环校验CRC计算逻辑；③通过标准FPGA监控接口向FPGA发送器件ID命令字(30-01-C0-01)，向FPGA的IDCODE寄存器写器件ID号；④通过标准FPGA监控接口向FPGA发送配置帧长度命令字(30-01-60-01)，设置写入配置帧的长度；⑤通过标准FPGA监控接口向FPGA发送准备写数据命令字(00-00-00-01)，标志准备写入FPGA的配置存储器数据；⑥通过标准FPGA监控接口向FPGA发送配置帧地址命令字(30-00-20-01)，设置写入配置帧的起始地址；⑦通过标准FPGA监控接口向FPGA发送一个配置帧数据，向FPGA写入一个配置帧数据，共52个字；⑧通过标准FPGA监控接口向FPGA发送取消同步状态命令字(00-00-00-0D)，结束FPGA配置存储器写入。

[0048] 如图10所示，在本实施例中，本发明采用的DSP检测修复方法具体实施例的步骤为：

[0049] ①通过标准DSP监控接口回读获得DSP运行状态信息；

[0050] ②判别DSP状态信息，如果判别为DSP程序流程异常，进行步骤③，如果判别为DSP内存发生单粒子翻转，进行步骤⑤，否则继续进行步骤①；

[0051] ③复位DSP内核，等待DSP程序引导，如果DSP程序引导成功，进行步骤④，否则继续进行步骤⑤；

[0052] ④激活DSP，进行步骤①；

[0053] ⑤通过NVRAM接口从非易失性存储器中读取DSP程序数据，通过标准DSP监控接口将DSP程序数据写入DSP器件中，进行步骤①。

[0054] 以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。