一种图像传感器及制造该图像传感器的方法

摘要

一种图像传感器，包括：第一导电类型的衬底(10)，所述第一导电类型的衬底具有带有多个感光位置(70)的图像区域，其中响应于光而生成的电荷的一部分被收集在该像素中；和跨越收集所生成的电荷的另一部分的图像区域的第二导电的次收集器(40)，所述所生成的电荷的另一部分否则将扩散到相邻感光位置。

权利要求

1.一种图像传感器，包括：

(a)第一导电类型的衬底；

(b)设置在所述衬底上的第一导电类型的第一外延层；

(c)设置在所述第一外延层上的第一导电类型的第二外延层，其中所述第二外延层包括具有多个感光位置的图像区域；

(d)第一外延层中的第二导电类型的次收集器，其中所述次收集器位于比所述多个感光位置更深的深度，其中在所述感光位置收集响应于光而生成的电荷的一部分，在次收集器收集所生成的电荷的另一部分；和(e)第一外延层中以及与第一外延层相邻的第二外延层的部分中的第二导电类型的一个或多个接触，其中所述一个或多个接触连接到第一外延层中的次收集器。

2.如权利要求1中所述的图像传感器，其中所述图像传感器是有源像素传感器。

3.如权利要求1中所述的图像传感器，进一步包括第二外延层中连接到相应接触的一个或多个顶部注入。

4.如权利要求1中所述的图像传感器，进一步包括衬底中连接到次收集器的一个或多个背部通孔。

5.一种用于制造图像传感器的方法，该方法包含步骤：(a)提供具有第一外延层的衬底；

(b)在第一外延层中注入次收集器；

(c)在第一外延层中形成连接到所述次收集器的一个或多个接触；

(d)在第一外延层上生长第二外延层；和(e)在第二外延层注入多个感光位置。

6.如权利要求5中所述的方法，进一步包括步骤：(f)扩散一个或多个接触，使得每个接触的一部分扩散到第二外延层中；

(g)在第一外延层中注入一个或多个顶部注入，以与扩散到第二外延层中的接触的相应部分接触。

7.如权利要求5中所述的方法，进一步包括在在衬底中形成一个或多个背部通孔以与第一外延层中的相应接触连接的步骤。

说明书

一种图像传感器及制造该图像传感器的方法

技术领域

[0001] 本发明一般涉及图像传感器领域，并且更具体地涉及具有两个外延层以减少串扰的图像传感器。

[0002] 背景技术

[0003] 当越过一个光电二极管或者另一感光区下方的耗尽区生成光生载流子，例如电子，并且该电子扩散和/或漂移开并且被另一光电二极管或者另一感光区收集时，产生串扰。清楚起见，将用光电二极管作为实例并且图像传感器假设为像素阵列。电子的串扰减小调制传递函数并且会混合颜色。由此，希望减少和/或消除这样的串扰。 [0004] 许多基于电荷耦合器件(CCD)的图像传感器在n型硅衬底晶片上的n外延硅层中制造。这些成像器通常利用垂直的溢漏(overflow drain)，其防止越过垂直溢漏而生成的电子到达光电二极管。其它图像传感器建立在重掺杂的p型硅衬底上的p外延硅层中。这些p/p+晶片受硅代工厂的青睐，用于CMOS电路。由此，CMOS图像传感器通常制造在p/p+晶片中以利用主流的CMOS工艺和电路。在p/p+晶片中制造的成像器缺少垂直的溢漏，所以已经尝试了其它方法。例如：受让给伊斯曼柯达公司(Eastman Kodak Company)的专利号为5,859,462的美国专利，讲授了几种减少串扰的方案。图像传感器的消费者目前要求将串扰减的更少，所以需要新的方法。在CMOS代工厂对于p/p+晶片已经尝试了各种方法，但迄今为止还没有方法是足够有效的。东部电子(DongbuElectronics)在美国专利6,897,500中要求的专利是通过包围每一个像素的绝缘层实现减少串扰。这样的结构耗费硅区域并且难以缩小(scale)到更小的像素。汤姆逊-CSF具有的美国专利4,916,501和4,997,784是图形化的次收集器(subcollector)的方法，其是针对抗模糊(anti-blooming)而不是串扰的。这种方法不如这里所提出的方法有效，并且事实上该次收集器的一部分增强了到其它像素的电子扩散。美国专利6,225,670提出了涉及势垒和横向流动的方法。 [0005] 本发明将减少起源自一个光电二极管下面并且扩散和/或漂移到另 一光电二极管的光生电子的数目。这会较少串扰。本发明在p+硅衬底上的p型外延硅层中引入了掩埋n掺杂区。接触并且偏置产生的pn结。在引入n型掺杂剂之后在第一p外延层上沉积第二p型外延硅层。该pn结收集扩散电子并且防止它们到达其它光电二极管。在第二p外延层内构造到掩埋n区的接触。CMOS电路建立在p外延/p外延/p+衬底内，即，在没有掩埋n区的区内，所以该晶片与由代工厂提供的标准CMOS兼容。另外，这利用了p/p+衬底极好的吸杂以降低该器件区中的金属浓度。此吸杂减小了暗电流和点缺陷。 发明内容

[0006] 本发明旨在克服上面提出的问题的一个或多个。简短地，根据本发明的一个方面，本发明涉及图像传感器，包括(a)具有图像区域的第一导电类型的衬底，所述图像区域具有多个感光位置，其中响应于光所生成的电荷的一部分被收集在像素中；和(b)横跨图像区域的第二导电性的次收集器，其收集所生成的电荷的另一部分，否则所生成的电荷的另一部分会扩散到相邻的感光位置。

[0007] 通过下面对优选实施例和所附权利要求的详细描述并参考附图，将更清楚地理解本发明的这些及其他方面、目的、特征和优势。

[0008] 本发明的有益效果

[0009] 本发明具有以下优势：减少图像传感器中的串扰。

附图说明

[0010] 图1-5是示出制造本发明的图像传感器的步骤的图6的截面图； [0011] 图6是本发明的图像传感器的俯视图；以及

[0012] 图7是本发明的有源像素传感器的单个像素的俯视图。

具体实施方式

[0013] 在详细讨论本发明之前，指导性的指出本发明优选地用于CMOS有源像素传感器，但不限于CMOS有源像素传感器。有源像素传感器指的是像素内的除起开关作用的晶体管以外的有源电元件。例如，放大器是有源元件。CMOS指的是互补金属氧化物硅型电部件(例如晶体管)，其与像素相关联，但是典型地又不在像素内，并且是在当晶体管的源/ 漏属于一种掺杂类型并且它的配对晶体管属于相反的掺杂类型时形成的。CMOS器件包括一些优势，之一是它们消耗更少的功率。

[0014] 在优选实施例中，将在具有n型和p型掺杂的情况下描述本发明。应当理解，在不背离本发明的范围的情况下，各种部件的掺杂类型能够反过来。

[0015] 参考图1，示出了p型衬底10，其具有形成在该衬底10上(横跨并直接在其上)的第一p型外延层20。参考图2，屏蔽(screening)氧化物层30沉积在外延层20上，并且随后通过屏蔽氧化物层30将次收集器40，优选地是As或者是Sb(人们熟知是n型)，注入第一外延层20中。参考图3和6，沿次收集器区40的周边注入次收集器接触区50(在图6中未示出)，优选地是P(n型)。然后移除屏蔽氧化物层30，并且参考图4和6，在第一外延层20上生长第二外延层60。注意，次收集器40和次收集器接触区50以不同的速率扩散，其中次收集器接触区50以比次收集器区40更快的速率扩散。这由这些区相对图3增大的尺寸来说明。多个感光位置70(n型)，就CCD或者CMOS图像传感器而言优选地是光电二极管或者光电容器，被注入第二外延层60。注意，次收集器40位于比感光位置70更深的深度。注意，感光位置70可以在该处理的此阶段被注入或者在该处理的稍后时间被注入。 [0016] 参考图5和6，随后，注入或多个顶部注入80被注入以与次收集器40的次收集器接触区50(在图6中未示出)接触以便次收集器40能够相对于衬底10反向偏置。次收集器40被反向偏置以漏掉可能扩散到相邻光位置70的载流子，由此减少串扰。然后执行熟知的图像传感器处理步骤以制造最终的图像传感器。参考图7，例如，诸如源极跟随器放大器90之类的有源元件被添加到图像传感器。感光位置70将电荷经由转移栅110转移到浮置扩散100(在这里被转换为电压)。源极跟随器90然后如本领域所熟知的那样感测用于输出的电压。这些步骤在本领域中是熟知的，从而在此不再示出或讨论。 [0017] 仍然参考图5，可选地，替代顶部注入80，可以通过衬底10形成背部通孔120以制造到次收集器接触区50的电连接。

[0018] 已经参考优选实施例描述了本发明。然而，将理解，在不背离本发明的范围的情况下可以由本领域普通技术人员做出变化和修改。

[0019] 部件列表

[0020] 10p型衬底

[0021] 20第一p型外延层

[0022] 30屏蔽氧化物层

[0023] 40次收集器

[0024] 50次收集器接触区

[0025] 60第二外延层

[0026] 70感光位置(光电二极管或光电容器)

[0027] 80顶部注入

[0028] 90源极跟随器放大器

[0029] 100浮置扩散

[0030] 110转移栅

[0031] 120背部通孔

[0032] PD光电二极管

[0033] TG转移栅

[0034] FD浮置扩散

[0035] RG复位栅

[0036] VDD电源

[0037] SF源极跟随器晶体管(的栅)

[0038] RS行选择晶体管

[0039] Vout输出