包括第一和第二支座的半导体装置和方法

摘要

本发明的名称为包括第一和第二支座的半导体装置和方法，提供了一种半导体装置和方法。一个实施例提供第一支座的整体阵列以及与第一支座的整体阵列连接的第二支座的整体阵列。第一半导体芯片设置在第一支座的整体阵列上。第二支座的整体阵列设置在第一半导体芯片之上。

权利要求

1.一种用于封装具有垂直结构的第一半导体芯片的方法，其中所述第一半导体芯片在第一主表面上具有第一电极并且在第二主表面上具有第二电极，该方法包括：提供第一支座的整体阵列以及与所述第一支座的整体阵列连接的第二支座的整体阵列；

通过将第一半导体芯片设置在所述第一支座的整体阵列上，电连接所述第一半导体芯片的所述第一电极至所述第一支座；以及通过将所述第二支座的整体阵列设置在所述第一半导体芯片之上，电连接所述第一半导体芯片的所述第二电极至所述第二支座。

2.如权利要求1所述的方法，包括：通过相对于所述第一支座的整体阵列旋转所述第二支座的整体阵列，将所述第二支座的整体阵列设置在所述第一半导体芯片之上。

3.如权利要求1所述的方法，包括：通过弯曲将所述第一支座的整体阵列与所述第二支座的整体阵列连接的至少一个连接元件，将所述第二支座的整体阵列设置在所述第一半导体芯片之上。

4.如权利要求1所述的方法，包括：其中，在将所述第二支座的整体阵列设置在所述第一半导体芯片之上之后，所述第一支座的整体阵列具有背向所述第一半导体芯片的第一表面，以及所述第二支座的整体阵列具有背向所述第一半导体芯片的第二表面，其中所述第一表面和所述第二表面相互平面平行地排列。

5.如权利要求4所述的方法，包括：采用模塑材料来覆盖所述第一半导体芯片。

6.如权利要求5所述的方法，包括：其中，使所述第一支座的整体阵列的所述第一表面和/或所述第二支座的整体阵列的所述第二表面未被所述模塑材料覆盖。

7.如权利要求1所述的方法，包括：在将所述第二支座的整体阵列设置在所述第一半导体芯片之上之后，通过采用机械锯割、激光束、蚀刻、切割、冲压或铣削来分离第一支座和第二支座的整体阵列。

8.如权利要求1所述的方法，包括：在将所述第二支座的整体阵列设置在所述第一半导体芯片之上之后，将第三半导体芯片设置在所述第二支座的整体阵列之上。

9.如权利要求1所述的方法，包括：其中，所述第一支座的整体阵列和所述第二支座的整体阵列是导电的。

10.如权利要求1所述的方法，包括：其中，所述第一支座的整体阵列和所述第二支座的整体阵列是引线框的部分。

11.一种用于封装具有垂直结构的第一半导体芯片的方法，其中所述第一半导体芯片在第一主表面上具有第一电极并且在第二主表面上具有第二电极，该方法包括：提供包括断开切口的板；

通过将第一半导体芯片设置在所述板的第一部分上，电连接所述第一半导体芯片的所述第一电极至所述板的第一部分；以及通过弯曲所述板、将所述板的第二部分设置在所述第一半导体芯片之上，从而电连接所述第一半导体芯片的所述第二电极至所述板的第二部分。

12.如权利要求11所述的方法，包括：采用模塑材料来覆盖所述第一半导体芯片。

13.如权利要求12所述的方法，包括：其中，使所述第一部分的第一表面和/或所述第二部分的第二表面未被所述模塑材料覆盖，其中在通过弯曲所述板将所述板的第二部分设置在所述第一半导体芯片之上之后，第一表面背向所述第一半导体芯片和所述第二表面背向所述第一半导体芯片。

14.如权利要求11所述的方法，包括：在弯曲所述板之前，将第二半导体芯片设置在所述第一半导体芯片上。

15.如权利要求11所述的方法，包括：其中，至少一个连接元件将所述板的所述第一部分与所述板的所述第二部分连接。

16.如权利要求15所述的方法，包括：其中，所述至少一个连接元件的厚度至少部分小于所述板的所述第一部分的厚度。

17.如权利要求15所述的方法，包括：其中，所述至少一个连接元件的柔性高于所述板的所述第一部分的柔性。

18.如权利要求11所述的方法，包括：在将所述板的所述第二部分设置在所述第一半导体芯片之上之后，通过采用机械锯割、激光束、蚀刻、切割、冲压或铣削来分离所述板的第一部分和所述板的第二部分。

19.一种用于封装具有垂直结构的第一半导体芯片的装置，包括：第一支座；

设置在所述第一支座上的具有垂直结构的第一半导体芯片；以及设置在所述第一半导体芯片之上的第二支座，其中所述第一支座和所述第二支座整体形成；

其中，所述第一半导体芯片在第一主表面上具有第一电极并且在第二主表面上具有第二电极，所述第一半导体芯片的第一电极与所述第一支座电连接，并且所述第一半导体芯片的第二电极与所述第二支座电连接。

20.如权利要求19所述的装置，包括：其中，采用模塑材料来覆盖所述第一半导体芯片，以及所述第一支座的至少一个表面和所述第二支座的至少一个表面未被所述模塑材料覆盖。

21.如权利要求20所述的装置，包括：其中，所述第一支座和所述第二支座是导电的；

以及其中，第二半导体芯片设置在所述第一半导体芯片与所述第二支座之间。

22.一种用于封装具有垂直结构的第一半导体芯片的装置，包括：第一支座；

设置在所述第一支座上的具有垂直结构的第一半导体芯片；以及设置在所述第一半导体芯片之上的第二支座，其中所述第一支座和所述第二支座整体形成；

其中，所述第一半导体芯片在第一主表面上具有第一电极并且在第二主表面上具有第二电极，所述第一半导体芯片的第一电极与所述第一支座电连接，并且所述第一半导体芯片的第二电极与所述第二支座电连接；以及其中，采用模塑材料来覆盖所述第一半导体芯片，以及所述第一支座的至少一个表面和所述第二支座的至少一个表面未被所述模塑材料覆盖，以及其中，连接元件将所述第一支座与所述第二支座连接，以及所述连接元件的至少一个表面未被所述模塑材料覆盖。

23.一种用于封装具有垂直结构的第一半导体芯片的装置，包括：用于提供第一支座的部件；

设置在所述第一支座上的具有垂直结构的第一半导体芯片；以及用于提供设置在所述第一半导体芯片之上的第二支座的部件，其中所述第一支座和所述第二支座整体形成；并且其中，所述第一半导体芯片在第一主表面上具有第一电极并且在第二主表面上具有第二电极，所述第一半导体芯片的第一电极与所述第一支座电连接，并且所述第一半导体芯片的第二电极与所述第二支座电连接。

说明书

包括第一和第二支座的半导体装置和方法

技术领域

[0001] 本发明涉及电子装置以及制造电子装置的方法。

背景技术

[0002] 装置装置功率半导体芯片例如可集成到电子装置中。具体来说，功率半导体芯片适合于电流和/或电压的开关或控制。功率半导体芯片例如可实现为功率MOSFET、IGBT、JFET、功率双极晶体管或功率二极管。

发明内容

[0003] 本发明的第一方面在于一种方法，包括：提供第一支座的整体阵列以及与所述第一支座的整体阵列连接的第二支座的整体阵列；将第一半导体芯片设置在所述第一支座的整体阵列上；以及将所述第二支座的整体阵列设置在所述第一半导体芯片之上。

[0004] 本发明的第二方面在于一种方法，包括：提供包括断开切口的板；将第一半导体芯片设置在所述板的第一部分上；以及通过弯曲所述板，将所述板的第二部分设置在所述第一半导体芯片之上。

[0005] 本发明的第三方面在于一种装置，包括：第一支座；设置在所述第一支座上的第一半导体芯片；以及设置在所述第一半导体芯片之上的第二支座，其中所述第一支座和所述第二支座整体形成。

[0006] 本发明的第四方面在于一种装置，包括：第一支座；设置在所述第一支座上的第一半导体芯片；以及设置在所述第一半导体芯片之上的第二支座，其中所述第一支座和所述第二支座整体形成，其中，采用模塑材料来覆盖所述第一半导体芯片，以及所述第一支座的至少一个表面和所述第二支座的至少一个表面未被所述模塑材料覆盖，以及其中，连接元件将所述第一支座与所述第二支座连接，以及所述连接元件的至少一个表面未被所述模塑材料覆盖。

[0007] 本发明的第五方面在于一种装置，包括：用于提供第一支座的部件；设置在所述第一支座上的第一半导体芯片；以及用于提供设置在所述第一半导体芯片之上的第二支座的部件，其中所述第一支座部件和所述第二支座部件整体形成。

附图说明

[0008] 包含附图以便提供对实施例的进一步理解，结合到本说明书中并作为其组成部分。附图示出实施例，并且与描述一起用于说明实施例的原理。其它实施例以及实施例的许多预计优点将会易于理解，因为参照以下详细描述会更好地理解它们。附图中的元件不一定相互按比例绘制。相似参考标号表示对应的相似部件。

[0009] 图1A至图1C示意示出制造装置100的方法的一个实施例。

[0010] 图2A至图2E示意示出制造装置200的方法的一个实施例。

[0011] 图3A至图3D示意示出图2A至图2E所示方法的变型。

[0012] 图4示意示出作为另一个实施例的装置400。

[0013] 图5A至图5G示意示出制造装置500的方法的一个实施例。

[0014] 图6示出半桥600的基本电路。

具体实施方式

[0015] 在以下详细描述中，参照构成其部分的附图，其中通过举例说明的方式示出可实施本发明的具体实施例。在这方面，参照所述附图的取向来使用例如“顶”、“底”、“前”、“后”、“前沿(leading)”、“后沿(trailing)”等的方向术语。由于实施例的组件可定位于许多不同的取向，所以方向术语用于进行说明而绝对不是限制。大家要理解，可采用其它实施例，并且可进行结构和逻辑变更，而没有背离本发明的范围。因此，以下详细描述不是限制性的，本发明的范围而是由所附权利要求书来定义。

[0016] 大家要理解，本文所述的各种示范实施例的特征可相互组合，除非另加具体说明。

[0017] 下面描述具有半导体芯片的装置。半导体芯片可具有极为不同的类型，并且可包括例如集成电气或者光电电路。半导体芯片例如可配置为功率半导体芯片，例如功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET(结型场效应晶体管)、功率双极晶体管或功率二极管。此外，半导体芯片可包括控制电路、微处理器或微机电组件。在一个实施例中，可包括具有垂直结构的半导体芯片，也就是说，半导体芯片可通过如下方式来制造：电流能以垂直于半导体芯片的主表面的方向流动。在一个实施例中，具有垂直结构的半导体芯片可在其两个主表面、也就是说在其顶侧和底侧具有接触元件。在一个实施例中，功率半导体芯片可具有垂直结构。例如，功率MOSFET的源电极和栅电极可位于一个主表面上，而功率MOSFET的漏电极设置在另一个主表面上。此外，下面所述的装置可包括集成电路，以便控制其它半导体芯片的集成电路，例如功率半导体芯片的集成电路。半导体芯片不需要由例如Si、SiC、SiGe、GaAs等特定半导体材料来制造，此外可包含例如绝缘体、塑料或金属等的不是半导体的无机和/或有机材料。此外，半导体芯片可以封装或者未封装。

[0018] 半导体芯片具有电极(或接触垫)，它们允许与半导体芯片中包含的集成电路进行电接触。一个或多个金属层可施加到半导体芯片的电极上。金属层可采用任何预期几何形状和任何预期材料成分来制造。金属层例如可采取覆盖某个面积的层的形式。例如铝、钛、金、银、铜、钯、铂、镍、铬或镍钒等的任何预期金属或金属合金可用作该材料。金属层无需是同质的或者只由一种材料来制造，也就是说金属层中包含的材料的各种成分和浓度是可能的。

[0019] 半导体芯片可置于支座(carrier)或板上。此外，支座或板可置于半导体芯片上。支座和板可具有任何形状、大小或材料。在制造装置期间，支座和板可相互连接。支座和板也可由单件制成。支座和板可通过连接部件相互连接，其目的是在制造过程中分离支座和板的一部分。支座和板的分离可通过机械锯割、激光束、切割、冲压、铣削、蚀刻或者任何其它适当方法来执行。支座和板可以是导电的。在一个实施例中，它们可由铜、铜合金、铁镍、铝、铝合金等的金属或金属合金或者其它适当材料来制造。支座和板可以是例如引线框或者引线框的一部分。此外，支座和板可电镀有例如铜、银、铁镍或镍磷等导电材料。

[0020] 以下所述的装置包括外部接触元件或外部接触垫，它们可具有任何形状和大小。外部接触元件可以是从装置外部可达到的，因而可允许从装置外部与半导体芯片进行电接触。此外，外部接触元件可以是导热的，并且可用作驱散半导体芯片所产生的热量的热沉。
外部接触元件可由任何预期导电材料、例如由诸如铜、铝或金等金属、金属合金或者导电有机材料组成。外部接触元件可以是引线框的引线。

[0021] 装置的表面、例如用作外部接触垫的表面可形成装配平面。装配平面可用于将装置安装到另一个组件、如电路板。

[0022] 装置可包括覆盖装置的组件的至少部分的模塑材料。模塑材料可以是任何适当的热塑或热固材料。各种技术可用于采用模塑材料来覆盖组件，例如压缩模塑、喷射模塑、粉末模塑或液体模塑。

[0023] 图1A至图1C示意示出用于产生图1C所示的装置100的方法。图1A至图1C的每个以顶视图以及沿顶视图透视所示的线条A-A’的截面示出装置100的组件。

[0024] 首先提供第一支座11和12的整体阵列以及第二支座21和22的整体阵列(参见图1A)。此外，第一支座11、12与第二支座21、22连接。第一支座11、12和/或第二支座21、22可在单件中制成。可提供至少一个连接元件50，将第一支座11、12的整体阵列与第二支座21、22的整体阵列连接。第一半导体芯片31和32设置在第一支座11、12上(参见图1B)。第二支座21、22的整体阵列设置在第一半导体芯片31、32之上(参见图1C)。

[0025] 图1C所示的装置100包括第一支座11、设置在第一支座11上的第一半导体芯片31以及设置在第一半导体芯片31之上的第二支座21。第一支座11和第二支座21整体形成。

[0026] 图2A至图2E示意示出用于产生图2E所示的装置200的方法。图2A至图2E的每个以顶视图以及沿顶视图透视所示的线条A-A’的截面示出装置200的组件。图2A至图2E所示的方法是图1A至图1C所示的方法的实现。因此，以下所述方法的特征可同样适用于图1A至图1C的方法。此外，装置200的特征可同样适用于装置100。

[0027] 如图2A所示，提供第一支座11、12的整体阵列和第二支座21、22的整体阵列。在图2A所示的实施例中，仅示出两个第一支座11、12和两个第二支座21、22。但是，也可设置成第一和第二支座的整体阵列的每个包括两个以上支座。第一支座11、12可通过连接元件50与第二支座21、22连接。第一支座11、12以及第二支座21、22可通过坝状物(dam)(系杆(tie bars))51相互连接。第一支座11、12的整体阵列、连接元件50和第二支座21、22的整体阵列可单件制成。它们可以是导电的，并且例如可由例如铜等金属或者例如铁镍等金属合金制成。

[0028] 第一支座11、12和/或第二支座21、22可具有范围在50μm与2mm之间的厚度。如果支座11至22由金属或金属合金制成，则它们可电镀有一层Ni-NiP合金、Ni-NiP-Au合金、NiPd合金、Au、Ag、Sn或者任何其它适当材料。这个层可用电化学方式沉积到支座11至22上，并且可具有最大100μm的厚度。此外，上述材料可有选择地沉积到支座11至22的不同区域。电镀到支座11至22的层稍后可用作焊接，并且可防止支座11至22的腐蚀。

[0029] 为了如图2A所示形成第一和第二支座11至22的整体阵列的外形，板10可被冲压、压制、穿孔、切割、蚀刻或者通过任何其它适当方法进行处理，由此产生如图2A所示的断开切口(或通孔)52。板10可以是例如由铜或铁镍合金制成的引线框或者引线框的一部分。第一支座11、12可形成板10的第一部分，以及第二支座21、22可形成板10的第二部分。

[0030] 将第一支座11、12的整体阵列与第二支座21、22的整体阵列进行连接的连接元件50可具有一个或两个或者多个凹坑，如引线框10的截面中所示。在顶视图透视中，凹坑53由虚线表示。凹坑53可设置在引线框10的第一表面54上。凹坑53可通过冲压、压纹、穿孔、压制、切割、铣削、蚀刻、激光烧蚀(laser ablating)或者任何其它适当方法来制作。凹坑53可成行设置，如图2A所示。在其它实施例中，它们可具有其它几何形状。

[0031] 凹坑53的宽度的范围可在10与1000μm之间，在一个实施例中在100与200μm之间的范围内。下面将论述凹坑53的特殊实施例。凹坑53的深度的范围可在引线框10的厚度的10％与90％之间。

[0032] 引线框10的第一表面54以及与第一表面54相对的引线框10的第二表面55可以基本上是平的。引线框10可包括从引线框10的第二表面55突出的元件56。

[0033] 如图2B所示，第一半导体芯片31、32分别放置在第一支座11、12之上。其它半导体芯片可放置在其它第一支座上(图2B中未示出)。本文所述的第一半导体芯片31、32以及所有其它半导体芯片可在由半导体材料所制成的晶圆上制作。在切割晶圆、由此分离各个第一半导体芯片31、32之后，第一半导体芯片31、32在第一支座11、12上以它们在晶圆接合中的较大间距(as they have been in the wafercond)重新定位。第一半导体芯片31、32可在相同晶圆上制造，但在一个实施例中可在不同晶圆上制造。此外，第一半导体芯片31、32在物理上可以是相同的，但是也可包含不同的集成电路。

[0034] 第一半导体芯片31、32的每个可具有第一主表面58上的第一电极57以及与第一主表面58相对的第二主表面60上的第二电极59。第一半导体芯片31、32例如可以是垂直功率二极管或垂直功率晶体管，例如IGBT、JFET、功率双极晶体管或功率MOSFET。在如图2B示范示出的后一种情况下，第一和第二电极57和59可以分别是漏电极和源电极。此外，第一半导体芯片31、32的每个可具有第二主表面60上的第三电极61，它在第一半导体芯片
31、32作为功率MOSFET的情况下用作栅电极。在装置200的操作期间，高达1000V的电压可施加在漏电极57与源电极59之间。施加到栅电极61的开关频率可在100kHz至1MHz的范围内，但也可在这个范围之外。

[0035] 第一半导体芯片31、32安装到第一支座11、12上，其第一主表面58分别面向第一支座11、12。

[0036] 第一半导体芯片31、32的漏电极57与第一支座11、12之间的电连接例如可通过扩散焊接来产生。为此，例如通过溅射或其它适当的物理或化学沉积方法，焊料可沉积到第一支座11、12或者漏电极57(未示出)上。焊料的厚度可在100nm至10μm的范围内，在一个实施例中在1至3μm的范围内。在焊接操作期间，焊料扩散到相邻材料中，它在第一半导体芯片31、32与第一支座11、12之间的界面上产生金属间相。焊料例如可由AuSn、AgSn、CuSn、Sn、AuIn、AgIn、AuSi或CuIn组成。

[0037] 为了产生焊接接头，第一支座11、12可通过加热板加热到高于焊料的熔点的温度，例如在200至400℃的范围内，在一个实施例中在330至350℃的范围内。在一个实施例中，第一支座11、12和第一半导体芯片31、32可放置在炉中并且加热到适当温度。可使用能够拣取第一半导体芯片31、32并将其置于加热的第一支座11、12的取放工具。在焊接过程中，可将第一半导体芯片31、32压到第一支座11、12适当时间，该适当时间的范围从10至200ms，在一个实施例中大约为50ms。

[0038] 代替扩散焊接工艺，其它连接技术可用于将第一半导体芯片31、32与第一支座11、12附连，例如软焊或者使用导电粘合剂的粘合。当使用软焊工艺将第一半导体芯片31、
32与第一支座11、12相互接合时，在焊接过程完成之后，焊料保留在第一半导体芯片31、32与第一支座11、12之间的界面上。在粘合的情况下，可使用导电粘合剂，它可基于填充或未填充的聚酰亚胺、环氧树酯、丙烯酸树酯、硅树酯或者它们的混合物，并且可添加金、银、镍或铜以便产生电导性。

[0039] 如图2C所示，引线框10可沿凹坑53弯曲，使得第二支座21、22旋转并且放置在第一半导体芯片31、32的第二表面60之上。凹坑53可用作允许引线框10折叠的膜铰链接合(film hinge joints)。此外，在引线框10折叠之后，第一支座11、12的第一表面54和第二支座21、22的第一表面54可设置成基本上平面平行。在图2C所示的实施例中，第二支座21、22已经旋转大约180°，以及连接元件50的中部已经旋转大约90°。引线框10中的凹坑53通过增加这些区域中的引线框10的机械柔性来促进这种弯曲。

[0040] 第一半导体芯片31、32的源电极59和栅电极61可分别与第二支座21、22电连接。这些电连接可通过扩散焊接、软焊、使用导电粘合剂的粘合或者任何其它适当的连接技术来产生，如以上结合图2B所述。如果执行焊接或粘合，则焊料或粘合剂可沉积到第一半导体芯片31、32的第二主表面60上或者沉积到第二支座21、22的第二表面55上。

[0041] 从图2C可看到，栅电极61与引线框10的条(bar)62耦合。条62包含突出元件56。突出元件56与栅电极61连接。突出元件56允许条62与源电极59的部分重叠而没有使源电极59和栅电极61短路。

[0042] 模塑材料63可用于覆盖第一半导体芯片31、32的至少部分以及装置200的其它组件的部分，如图2D所示。可使第一支座11、12和第二支座21、22的第一表面54部分或完全未被模塑材料63覆盖。此外，连接元件50的第一表面54可从模塑材料63外露，使得连接元件50的第一表面54形成装置200的侧表面，如图2D所示。可施加模塑材料63，使得第一支座11、12的第一表面54以及第二支座21、22的第一表面54与模塑材料63形成共同平面，如图2D所示。此外，连接元件50的第一表面54和模塑材料63还可形成共同平面。

[0043] 第一表面54或者它们的部分可用作将第一半导体芯片31、32与外部组件电耦合的外部接触元件。此外，第一表面54或者它们的部分可用作将装置200安装到其它组件、如电路板的装配平面。其它组件、如热沉或冷却元件还可与第一表面54之一附连。

[0044] 第一支座11、12和第二支座21、22的平坦且平面平行的第一表面54在将引线框10夹入模槽时是有帮助的。首先，从第一表面54的凸出部可在夹入模槽时损坏第一半导体芯片31、32。其次，与第一表面54的平面平行性的偏离可导致模塑材料63无意地涂覆第一表面54的部分。

[0045] 模塑材料63可由任何适当的热塑或热固材料组成，在一个实施例中，它可由常用于现代半导体封装技术的材料组成。各种技术可用于采用模塑材料63来覆盖装置200的组件，例如压缩模塑、喷射模塑、粉末模塑或液体模塑。

[0046] 模塑材料63可包含由玻璃微粒(SiO2)或者例如Al2O3等其它电绝缘矿物填料或者有机填料组成的填充材料。模塑材料63可通过引线框10的断开切口52喷射。填料的颗粒大小的范围可在5与200μm之间，以及在一个实施例中在40与80μm之间范围内。

[0047] 如图2E所示，第一支座11、12和第二支座21、22的整体阵列以及模塑材料63例如可通过采用机械锯割、激光束、蚀刻、切割、冲压或铣削来分离，以便获得装置200。在一个实施例中，第一支座11、12和第二支座21、22的整体阵列的分离可在将模塑材料63施加到装置200之前执行。

[0048] 第二支座21、22的外露的第一表面54可用作将装置200与其它组件电耦合的外部接触垫64、65和66。外部接触垫64至66的形状和大小可与图2E所示的形状和大小不同。在本实施例中，外部接触垫64、65和66分别与第一半导体芯片31、32的漏电极57、栅电极61和源电极59电耦合。

[0049] 本领域的技术人员清楚地知道，装置100和200只是用作示范实施例，并且许多变型是可能的。例如，可设置成装置100和/或200包括多于第一半导体芯片31、32。第二半导体芯片可包含在装置100和/或200的每个中，并且例如可堆叠在第一半导体芯片31、32上，或者可设置成接近第一半导体芯片31、32。在后一种情况下，第一支座11、12和/或第二支座21、22可构造成使得建立第一与第二半导体芯片之间的预期电连接。此外，第三半导体芯片可在使引线框10折叠之后安装到第二支座21、22之上。第二和/或第三半导体芯片例如可以是其它功率半导体芯片，或者可包括控制第一半导体芯片31、32的控制电路。

[0050] 引线框10中的凹坑53和折叠机制的变型也是可能的。这些变型的一部分如图3A至图3D所示。在图3A所示的实施例中，凹坑53在引线框10的第二表面55中形成。在图3B所示的实施例中，凹坑53在引线框10的第一表面54和第二表面55中形成。在图3C所示的实施例中，只有一个凹坑53在引线框10的第一表面54形成，但是，这个凹坑53具有比图3A和图3B所示凹坑53更大的宽度。在一个实施例中，图3C的凹坑53当然可在引线框10的第二表面55形成。

[0051] 不是在引线框10中形成凹坑53，而是可通过其它方法、例如通过热处理来增加连接元件50的材料的机械柔性，以便促进连接元件50的区域中的引线框10的折叠。激光束67示范地在图3D中用于加热连接元件50的区域中的引线框10。如图3D的下图所示，引线框10可围绕杆68弯曲。此后可去除杆68。作为另一个备选，可设置成引线框10围绕第一半导体芯片31、32的边缘弯曲。

[0052] 装置200的外部接触垫64、65和66可用于将装置200与其它组件电耦合。这在图4中示范示出。其中示意性示出装置400的一部分，它包括安装到电路板69、如PCB(印刷电路板)上的装置200，其中外部接触垫64至66面向电路板69。焊料沉积70可用于将外部接触垫64至66焊接到电路板69的接触区域71。

[0053] 在装置200的顶部可附连热沉或冷却元件72。在热沉72与装置200之间可设置电绝缘层73，以便使装置200与热沉72电去耦(decouple)。在装置200的操作期间，热沉72驱散第一半导体芯片31所产生的热量。

[0054] 在图5A至图5G中，以三维表示作为另一个示范实施例示意示出图5G所示的装置500的制造。装置500及其制造方法说明与装置200及其制造方法的一些相似性。因此，两种方法中使用的相似或相同组件由相同参考标号表示。此外，下文中，如果可如上所述执行相同的方法步骤，则有时引用图2A的方法。

[0055] 在图5A、图5B和图5C中，分别以顶视图、三维透视和截面示出引线框10。引线框10由金属或金属合金单件制成，并且包括第一支座11至18、第二支座21至28和连接元件
50。第一半导体芯片31至38安装到第一支座11至18上。第二半导体芯片41至48安装到第一半导体芯片31至38上。第一半导体芯片31至38和第二半导体芯片41至48可以是功率半导体芯片、如功率MOSFET。在后一种情况下，第一半导体芯片31至38的漏电极可与第一支座11至18的相应上表面电连接，以及第二半导体芯片41至48的漏电极可与第一半导体芯片31至38的相应源电极电连接。这些电连接例如可通过以上结合图2B所述的焊接或者使用导电粘合剂的粘合来建立。

[0056] 如图5B和图5C所示，引线框10在提供时可以不是完全平面的。第一支座11至18和相应的第二支座21至28可形成范围在60°与150°之间的角。设置在第一与第二支座11至28之间的连接元件50可实现为以上结合图2A和图3A至图3D所述的膜铰链接合。

[0057] 第二支座21的每个可包括两个条62，并且条62的每个可包括从相应条62突出的元件56。元件56稍后可用于接触第一和第二半导体芯片31至48的栅电极。由于第一半导体芯片31至38设置在第二半导体芯片41至48下方，为第一半导体芯片31至38的电连接所提供的元件56大于用于第二半导体芯片41至48的电连接的元件56。

[0058] 图5D和图5E以三维透视示出折叠引线框10。在引线框10已经沿膜铰链接合53弯曲并且第二支座21至28已经旋转之后，第二支座21至28设置在相应的第二半导体芯片41至48之上。第二支座21至28的部分可与相应的第一半导体芯片的栅电极以及相应的第二半导体芯片的栅和源电极电连接。这些电连接同样可通过以上结合图2B所述的焊接或者使用导电粘合剂的粘合来建立。

[0059] 如图5F所示，模塑材料63可用于覆盖第一和第二半导体芯片31至48以及装置500的其它组件的部分，如结合图2D所述。可使第一支座11至18、第二支座21至28和连接元件50的外表面未覆盖。在装置500的操作期间，装置500中包含的半导体芯片所产生的热量可通过外露表面来驱散。

[0060] 最后，引线框10例如可通过采用机械锯割、激光束、蚀刻、切割、冲压或铣削来分离，以便获得装置500。装置500的每个可包括第一和第二半导体芯片。如图5E所示，装置500的每个可具有外部接触垫74至77。外部接触垫74和75可分别与第一半导体芯片的漏电极和栅电极电耦合。外部接触垫76和77可分别与第二半导体芯片的栅电极和源电极电耦合。

[0061] 在图5G所示的装置500中，第一半导体芯片的源电极与第二半导体芯片的漏电极电连接。由于这个连接，装置500可用作半桥。设置在两个节点N1与N2之间的半桥600的基本电路如图6所示。半桥600由串联的两个开关S1和S2组成。装置500的第一和第二半导体芯片可分别实现为两个开关S1和S2。与图5G所示的装置500进行比较时，节点N1是第一半导体芯片的漏电极，设置在两个开关S1与S2之间的节点N3是第二半导体芯片的漏电极，以及节点N2是第二半导体芯片的源电极。

[0062] 半桥600例如可在用于转换DC电压的电子电路、DC-DC转换器中实现。DC-DC转换器可用于将电池或可充电电池所提供的DC输入电压转换成与下游连接的电子电路的需求匹配的DC输出电压。DC-DC转换器可体现为其中输出电压小于输入电压的降压转换器，或者体现为其中输出电压大于输入电压的升压转换器。几个MHz或更高的频率可施加到DC-DC转换器。此外，最高50A甚至更高的电流可流经DC-DC转换器。

[0063] 另外，虽然可以仅针对若干实现其中之一来公开本发明的一个实施例的特定特征或方面，但是，这种特征或方面可与对于任何给定或特定应用可能是预期或有利的其它实现的一个或多个其它特征或方面相结合。此外，在术语“包括”、“具有”、“带有”或者它们的其它变体用于详细描述或权利要求书的方面，这类术语意在包含在内，其方式与术语“包含”相似。可使用术语“耦合”和“连接”及其派生。应当理解，这些术语可用于表示两个元件配合操作或者彼此交互，而不管它们是否处于直接的物理或电接触或者它们相互没有直接接触。此外应当理解，本发明的实施例可通过分立电路、部分集成电路或者完全集成电路或者编程部件来实现。另外，术语“示范”只是表示作为示例而不是最佳或最理想。还要理解，为了简洁起见以及易于理解，本文所述的特征和/或元件采用相互之间的特定尺寸来说明，而实际尺寸实质上可与本文所述不同。

[0064] 虽然本文已经说明和描述了具体实施例，但是，本领域的技术人员会理解，许多备选和/或等效实现可取代所示和所述的具体实施例，而没有背离本发明的范围。本申请意在涵盖本文所述的具体实施例的任何修改或变更。因此，本发明意在仅由权利要求书及其等效物限制。