电介质陶瓷组合物、叠层复合电子部件、叠层共模滤波器、叠层陶瓷线圈以及叠层陶瓷电容

摘要

本发明提供一种电介质陶瓷组合物，它作为主成分含有：从单独的Zn的氧化物、以及Mg的氧化物以及Zn的氧化物中选出的一种、Cu的氧化物、Si的氧化物，作为副成分含有：从Si的氧化物、Zn的氧化物、Ba的氧化物、Ca的氧化物、Sr的氧化物、Li的氧化物中选出的至少一种、B的氧化物，且包含玻璃软化点为750℃以下的玻璃成分，相对于100％重量的所述主成分，所述玻璃成分的含有量为1.5～15重量％。如果采用本发明，则可以提供能够相对减少玻璃成分的含有量，并且能够在低温(例如950℃以下)下进行烧结，并且显示良好的特性(介电常数、f·Q值、绝缘电阻)，也可以与不同材料同时烧结。

权利要求

1.一种电介质陶瓷组合物，其特征在于，作为主成分包含：Mg的氧化物；Zn的氧化物；Cu的氧化物；以及Si的氧化物，作为副成分包含：从Si的氧化物、Ba的氧化物、Ca的氧化物、Sr的氧化物、Li的氧化物、以及Zn的氧化物中选出的至少一种；以及B的氧化物，且含有玻璃软化点为750℃以下的玻璃成分，相对于100重量％的所述主成分，所述玻璃成分的含量为1.5～15重量％，结晶相包含镁橄榄石型结晶相和硅锌矿型结晶相，用通式a(bMgO·cZnO·dCuO)·SiO2表示所述主成分时，a为1.5～2.4，c为0.10～

0.92，d为0.02～0.18，其中b+c+d＝1.00，并且b＞0。

2.一种叠层复合电子部件，其特征在于，具有由线圈导体和非磁性体层构成的线圈部、以及由内部电极层和电介质层构成的电容部，所述线圈导体以及/或者所述内部电极层含有作为导电材料的Ag，所述非磁性体层由权利要求1所述的电介质陶瓷组合物构成。

3.一种叠层共模滤波器，其特征在于，具有由线圈导体和非磁性体层构成的滤波器部、以及由磁性体层构成的外层部，

所述线圈导体包含作为导电材料的Ag，所述非磁性体层由权利要求1所述的电介质陶瓷组合物构成。

4.一种叠层复合电子部件，其特征在于，具有由内部电极层和电介质层构成的电容部、具有线圈导体和非磁性体层的共模滤波器部、以及由磁性体层构成的外层部，

所述线圈导体以及/或者所述内部电极层含有作为导电材料的Ag，所述非磁性体层由权利要求1所述的电介质陶瓷组合物构成。

5.一种叠层陶瓷线圈，具有将线圈导体和非磁性体层层叠而构成的线圈部，其特征在于，所述线圈导体含有作为导电材料的Ag，所述非磁性体层由权利要求1所述的电介质陶瓷组合物构成。

6.一种叠层陶瓷电容，具有将内部电极层和电介质层交替层叠的元件主体，其特征在于，所述内部电极层含有作为导电材料的Ag，所述电介质层由权利要求1所述的电介质陶瓷组合物构成。

说明书

电介质陶瓷组合物、叠层复合电子部件、叠层共模滤波器、

叠层陶瓷线圈以及叠层陶瓷电容

技术领域

[0001] 本发明涉及能低温烧结且介电常数低的电介质陶瓷组合物、应用该电介质陶瓷组合物的叠层复合电子部件、叠层共模滤波器、叠层陶瓷线圈以及叠层陶瓷电容等的叠层型电子部件。

背景技术

[0002] 近年来，随着用于便携式电话等通信领域的电子部件的小型化、高性能化、高频化，对高频且具有高衰减特性的LC复合电子部件、共模滤波器等的需求正在迅速增长。

[0003] 当前，在LC复合电子部件中的线圈部或共模滤波器的线圈部中，使用作为磁性体的Ni-Cu-Zn系铁氧体或作为非磁性体的Cu-Zn系铁氧体，但由于介电常数较高而为约15，故容易受到寄生电容的影响。因此，在与高频化对应的应用上有极限，需要采用介电常数更低的材料。另外，为了实现更进一步的高性能化，要求采用f·Q值、以及绝缘电阻高的材料。

[0004] 这样的LC复合电子部件、共模滤波器、具有共模的叠层型LC复合部件等，借助于同时烧结不同的材料(例如，电容部和线圈部)而形成。因此，必需使不同材料相互之间的线膨胀系数尽可能一致。另外，为了削减导电材料的成本、降低直流电阻，最好采用含Ag的导电材料，也要求是在Ag熔点以下的低温(例如950℃以下)下能够烧结的材料。

[0005] 例如，专利第3030557号公报中公开了相对于重量为100的MgO·SiO2(MgO/SiO2：摩尔比＝1.0～2.0)，作为低温烧结用添加物，添加重量为1～30的CuO，添加换算成MnO的重量为0.6～5的Mn氧化物作为基体，相对于重量为100的该基体，添加重量为5～200的玻璃所得到的电介质陶瓷材料。

[0006] 但是，专利第3030557号公报中，添加的玻璃主要是PbO类玻璃，从近年来的环保问题出发，倾向于不推荐使用此类玻璃。

[0007] 另外，特开2001-247359号公报、特开2002-29826号公报、特开2002-29827号公报中公开了介电常数较低，Q值较高的电介质陶瓷组合物。然而，上述文献中公开的电介质陶瓷组合物中含有的玻璃成分高，因此存在可靠性欠缺的问题。另外，在上述文献的具体实施例中，很多是烧结温度为1000℃以上的试样，不能在低温(例如950℃以下)条件下充分烧结。再有，实施例的试样的线膨胀系数为10ppm/℃左右，存在无法与具有各种线膨胀系数的材料同时烧结的问题。

[0008] 日本特开2003-95746号公报中公开了介电常数较低、烧结温度较低的电介质陶瓷组合物。但是，特开2003-95746号公报中公开的电介质陶瓷组合物由于含有30质量％以上的玻璃成分，因此存在可靠性欠缺的问题，此外，实施例的试样的线膨胀系数未公开，不清楚是否能够与具有各种线膨胀系数的材料同时烧结。

[0009] 国际公开第2005/082806号中公开了在镁橄榄石和钛酸钙等中添加硼硅酸玻璃的电介质陶瓷材料。但是，国际公开第2005/082806号中未公开实施例的试样的线膨胀系数，不清楚是否能够与具有各种线膨胀系数的材料同时烧结。

发明内容

[0010] 本发明是鉴于这样的实际状况而完成的，目的在于提供既可以相对减少玻璃成分的含量，又可以在低温(例如950℃以下)下进行烧结，而且显示良好的特性(介电常数、f·Q值、绝缘电阻)，也可以与不同材料同时烧结的电介质陶瓷组合物。另外，本发明的另一目的在于，提供由该电介质陶瓷组合物构成的具有非磁性层的叠层共模滤波器、叠层型滤波器等叠层复合电子部件、叠层陶瓷线圈、以及叠层陶瓷电容。

[0011] 为了达到上述目的，本发明的电介质陶瓷组合物的特征在于，作为主成分含有：从单独的Zn的氧化物、以及Mg的氧化物和Zn的氧化物中选出的一种；Cu的氧化物；以及Si的氧化物，作为副成分含有：从Si的氧化物、Ba的氧化物、Ca的氧化物、Sr的氧化物、Li的氧化物、以及Zn的氧化物中选出的至少一种；以及B的氧化物，并且含有玻璃软化点为750℃以下的玻璃成分，相对于100％重量的所述主成分，所述玻璃成分的含量为1.5～15％重量。

[0012] 本发明中，相对于上述主成分，在上述范围内含有玻璃软化点为750℃以下、具有上述组成的玻璃成分。这样一来，能够得到可以在低温条件下烧结且可以实现良好特性(低介电常数、高f·Q值、高绝缘电阻)的电介质陶瓷组合物。

[0013] 最好是，作为结晶相，其特征在于包含镁橄榄石型结晶相和/或硅锌矿型结晶相。构成主成分的氧化物作为镁橄榄石型结晶相(Mg2SiO4)和/或硅锌矿型结晶相(Zn2SiO4)存在，而且铜固溶于这些结晶相中，这样可以使上述效果进一步提高。

[0014] 最好是，在用通式a(bMgO·cZnO·dCuO)·SiO2表示所述主成分时，a为1.5～2.4，c为0.10～0.98，d为0.02～0.18(其中b+c+d＝1.00)。

[0015] 通过将上述通式中的a、b、c、d设定在上述范围内，可以进一步提高上述效果。特别是通过改变a与b与c之比，可以使镁橄榄石型结晶相和硅锌矿型结晶相生成，改变线膨-7 -7胀系数约为40×10 /℃的Zn2SiO4与线膨胀系数约为120×10 /℃的Mg2SiO4的存在比例。
-7
从而，可以使得到的电介质陶瓷组合物的线膨胀系数在例如40～120×10 /℃的范围内任意变化。其结果是，能够与具有各种线膨胀系数的材料同时烧结。

[0016] 本发明的叠层复合电子部件具有由线圈导体和非磁性体层构成的线圈部、以及由内部电极层和电介质层构成的电容部，所述线圈导体以及/或者所述内部电极层作为导电材料含有Ag，所述非磁性体层由上述的任意一种电介质陶瓷组合物构成。

[0017] 本发明的叠层共模滤波器具有由线圈导体和非磁性体层构成的滤波器部、以及由磁性体层构成的外层部，所述线圈导体作为导电材料含有Ag，所述非磁性体层由上述任意一种电介质陶瓷组合物构成。

[0018] 本发明的叠层复合电子部件具有由内部电极层和电介质层构成的电容部、具有线圈导体和非磁性体层的共模滤波器部、以及由磁性体层构成的外层部，所述线圈导体以及/或者所述内部电极层作为导电材料含有Ag，所述非磁性体层由上述任意一种电介质陶瓷组合物构成。

[0019] 本发明的叠层陶瓷线圈是具有将线圈导体和非磁性体层层叠而构成的线圈部的叠层陶瓷线圈，所述线圈导体作为导电材料含有Ag，所述非磁性体层由上述的任意一种电介质陶瓷组合物构成。

[0020] 本发明的叠层陶瓷电容具有将内部电极层和电介质层交替层叠的元件主体，所述内部电极层作为导电材料含有Ag，所述电介质层由上述的任意一种电介质陶瓷组合物构成。

[0021] 如果采用本发明，通过相对于上述主成分相对地减少包含上述氧化物的玻璃成分的含量，并且将其设定在特定范围内，能够可靠地获得显示良好特性(介电常数、损耗Q值、绝缘电阻等)的电介质陶瓷组合物。而且，由于玻璃成分的玻璃软化点在750℃以下，因此能够在低温(例如950℃以下)下进行烧结。

[0022] 另外，通过控制Mg的氧化物和Zn的氧化物的含有比例，可以改变线膨胀系数约为-7 -740×10 /℃的Zn2SiO4与线膨胀系数约为120×10 /℃的Mg2SiO4的存在比例。从而，既可-7
以维持良好的特性，又可以使电介质陶瓷组合物的线膨胀系数在例如40～120×10 /℃的范围内任意变化。其结果是，可以得到所要的线膨胀系数。

[0023] 将这样的电介质陶瓷组合物应用于非磁性体层和电介质层等，可以使与这些层对置的材料的膨胀系数大致一致。因此，既可以显示上述良好的特性，又可以与具有各种线膨胀系数的材料同时烧结。而且，可以在低温(例如，950℃以下)条件下烧结，因此，作为导电材料，可以采用直流电阻低的Ag。

附图说明

[0024] 以下根据附图所示的实施方式对本发明进行说明。

[0025] 图1是本发明的一个实施方式的LC复合电子部件的立体图。

[0026] 图2是沿图1所示的II-II线的LC复合电子部件的剖面图。

[0027] 图3是表示本发明的一个实施方式的LC复合电子部件的叠层结构的分解立体图。

[0028] 图4A是L型电路的电路图，图4B是π型电路的电路图，图4C是T型电路的电路图。

[0029] 图5是本发明的另一实施方式的叠层共模滤波器的立体图。

[0030] 图6是表示本发明的另一实施方式的叠层共模滤波器的叠层结构的分解立体图。

[0031] 图7是表示本发明的另一实施方式的叠层陶瓷电容的剖面图。

[0032] 图8是本发明的实施例的X射线衍射图。

[0033] 图9是Mg2SiO4以及Zn2SiO4的X射线衍射图。

具体实施方式

[0034] 下面根据附图所示的实施方式对本发明进行说明。

[0035] LC复合电子部件1

[0036] 如图1所示，作为本发明的一个实施方式的叠层复合电子部件的LC复合电子部件1，以主体叠层部11为主要部分，图上的左侧面具有外部电极21、22、23、24，图上右侧面具有外部电极25、26、27、28，图上的近前一侧侧面具有外部电极20，图上的背面侧侧面具有外部电极29。对LC复合电子部件1的形状没有特别限制，通常采用长方体形状。另外，也没有特别限制其尺寸，只要根据用途采用适当尺寸即可，通常是(0.8～3.2mm)×(0.6～1.6mm)×(0.3～1.0mm)左右。首先，对本实施方式的LC复合电子部件的结构进行说明。

[0037] 图2是沿图1所示的II-II线的LC复合电子部件1的剖面图。本实施方式的LC复合电子部件1在下层部有电容部30(C)，在上层部有线圈部40(L)。电容部30在多个内部电极31之间形成多个电介质层32，形成为多层电容。另一方面，线圈部40在非磁性体层42中形成具有规定图案的线圈导体41。

[0038] 构成电容部30的电介质层32以及/或者构成线圈部40的非磁性体层42含有本发明的电介质陶瓷组合物。但是，最好是非磁性体层42由本发明的电介质陶瓷组合物构成，构成电容部30的电介质层32由介电常数较高的氧化钛类的电介质陶瓷组合物构成。

[0039] 本发明的电介质陶瓷组合物的主成分含有：从单独的Zn的氧化物、以及Mg的氧化物与Zn的氧化物中选出的一种；Cu的氧化物；以及Si的氧化物。

[0040] 作为主成分被含有的上述氧化物在本实施方式中可以用通式表示为a(bMgO·cZnO·dCuO)·SiO2。该通式中的a表示作为A点原子(site)表示的Mg、Zn、以及Cu与作为B点原子表示的Si的摩尔比(A/B)。在本实施方式中，比较理想的是a为1.5～2.4，如果a为1.6～2.0则更理想。若a过小，则在低温条件下烧结不充分，同时绝缘电阻和f·Q值有恶化的趋势。反之，a如果过大，则绝缘电阻和f·Q值有恶化的趋势。

[0041] 上述通式中的b、c以及d表示MgO、ZnO以及CuO相对于A点原子的氧化物全体分别所占的比例(摩尔比)。因此，b+c+d＝1.00。

[0042] 本实施方式中，c取0.10～0.92为宜，如果c为0.15～0.92则更理想。另外，d取0.02～0.18为宜，如果d为0.04～0.14则更理想。

[0043] 再者，b在1.00-c-d的范围内。因此，也可以存在b为0的情况，即不含MgO的情况，但基于下述理由，最好是b大于0。

[0044] 本实施方式的电介质陶瓷组合物具备具有镁橄榄石型结晶结构的Mg2SiO4与具有硅锌矿型结晶结构的Zn2SiO4共存的混合结构。

[0045] 通常，Mg2SiO4和Zn2SiO4都是熔点高的材料，在低温(例如950℃以下)不能够烧结。

[0046] 但是在本实施方式中，作为主成分包含的铜固溶于Mg2SiO4(镁橄榄石)和Zn2SiO4(硅锌矿)之一或两者之中。又，因Mg和Zn的含量的不同，有Mg固溶于Zn2SiO4的情况或Zn固溶于Mg2SiO4的情况。

[0047] 在这样固溶有其他原子时，Mg2SiO4和Zn2SiO4的生成温度变低，因此即使是使玻璃成分的含量降低的情况下也能够容易地在低温(例如950℃以下)进行烧结。

[0048] 又，本实施方式的电介质陶瓷组合物对上述通式中的a、b和c进行控制，使镁橄榄石型结晶相和/或硅锌矿型结晶相生成。因此本实施方式的电介质陶瓷组成物的线膨胀系数为正比于Mg2SiO4与Zn2SiO4的含有比例的值。也就是说，根据b(MgO)和c(ZnO)的含有比例决定线膨胀系数。还有，本实施方式的电介质陶瓷组成物也可以包含镁橄榄石型结晶相和硅锌矿型结晶相以外的结晶相，但是例如頑火輝石型(enstatite)结晶相(Mg2Si2O6)等是不合适的。

[0049] 从 而，通 过 控 制 b(MgO) 和 c(ZnO)的 含 有 比 例 可 以 任 意 改 变a(bMgO·cZnO·dCuO)·SiO2的线膨胀系数。

[0050] 在这里，单独的Zn2SiO4的线膨胀系数比单独的Mg2SiO4的线膨胀系数小，约为其-71/3左右。具体地说，Mg2SiO4的线膨胀系数约为120×10 /℃，Zn2SiO4的线膨胀系数约为-7 -7
40×10 /℃，因此本实施方式的电介质陶瓷组合物可以在约40～120×10 /℃的范围内使线膨胀系数任意变化。

[0051] 本实施方式中，若c过小，则在低温条件下烧结不充分，同时f·Q值有劣化的趋势。

[0052] 本实施方式中，若d过小，则在低温条件下烧结不充分，同时绝缘电阻和f·Q值有劣化的趋势。反之，若d过大，则绝缘电阻和f·Q值有劣化的趋势。

[0053] 又，本发明的电介质陶瓷组合物除了上述主成分以外，还含有作为副成分的包含从Si氧化物、Zn的氧化物、Ba的氧化物、Ca的氧化物、Sr的氧化物、以及Li的氧化物中选出的至少一种、以及B的氧化物的玻璃成分。该玻璃成分是玻璃软化点在750℃以下的低熔点玻璃。另外，玻璃软化点根据JIS-R-3103测量。

[0054] 本实施方式的电介质陶瓷组合物具有玻璃软化点在750℃以下的低熔点玻璃成分，因此能够在例如950℃以下的低温条件下烧结，可以适用于用直流电阻低的Ag构成内部电极31的电子部件。

[0055] 只要是该玻璃成分包括从Si氧化物、Zn的氧化物、Ba的氧化物、Ca的氧化物、Sr的氧化物、以及Li的氧化物中选出的至少一种、以及B的氧化物，且玻璃软化点为750℃以下，就没有特别限制。作为这样的玻璃成分，有例如B2O3-SiO2-BaO-CaO类玻璃、B2O3-SiO2-BaO类玻璃、B2O3-SiO2-CaO类玻璃、B2O3-SiO2-SrO类玻璃、B2O3-SiO2-Li2O类玻璃、B2O3-ZnO-BaO类玻璃、B2O3-ZnO-Li2O类玻璃、B2O3-SiO2-ZnO-BaO类玻璃、B2O3-SiO2-ZnO-BaO-CaO类玻璃等。这些玻璃中，以B2O3-SiO2-BaO-CaO类玻璃、B2O3-SiO2-SrO类玻璃为佳。

[0056] 玻璃成分的含量是相对于主成分100重量％为1.5～15重量％，最好为3～5重量％。

[0057] 若玻璃成分的含量过少，则有在低温(例如950℃以下)下无法得到充分烧结的趋势。另一方面，若玻璃成分的含量过多，则有f·Q值减小的趋势，情况不理想，作为电子部件也有可靠性欠缺的倾向。

[0058] 电介质层32不含本发明的电介质陶瓷组合物的情况下，构成电介质层32的电介质材料最好是在950℃以下能够烧结的氧化钛类的电介质陶瓷组合物。作为氧化钛类电介质陶瓷组合物，可以列举包含将氧化钛、钛酸钡、钛酸钙、钛酸锶、钛酸锌、钛酸镍等作为主成分，作为副成分的Cu的氧化物、Mn的氧化物、B的氧化物的玻璃软化点在750℃以下的玻璃等一种以上的材料。

[0059] 构成电介质层32的烧结后的电介质体结晶粒子的平均结晶粒径以1.5μm以下为宜，最好为1.0μm以下。平均结晶粒径的下限没有特别限定，但通常为0.5μm左右。电介质结晶粒子的平均结晶粒径若过大，则有绝缘电阻劣化的趋势。

[0060] 电介质结晶粒子的平均结晶粒径可以通过以下方法进行计算，即例如切断电介质层32，用扫描电子显微镜(SEM)观察切断面，测量规定数量的电介质结晶粒子的结晶粒径，根据该测量结果计算出电介质结晶粒子的平均结晶粒径。另外，各电介质结晶粒子的结晶粒径可以通过例如将各结晶粒子假设为球的代码(code)法求出。又，计算平均结晶粒径时，进行结晶粒径测量的结晶粒子数通常在100个以上。

[0061] 夹在一对内部电极31的部分中的电介质层32的厚度(g)以30μm以下为宜，若是在20μm以下则更理想。

[0062] 内部电极31的厚度没有特别限定，只要根据电介质层32的厚度适当决定即可。

[0063] 本实施方式中，非磁性体层42含有本发明的电介质陶瓷组合物。在不含有该组成物的情况下，作为构成非磁性体层42的非磁性体材料，可以列举例如非磁性的Cu-Zn类铁氧体、以及玻璃材料等。

[0064] 构成电容部30的内部电极31或构成线圈部40的线圈导体41中含有的导电材料没有特别限定，但本发明的电介质陶瓷组合物能够在低温(例如950℃以下)条件下烧结，因此，本实施方式可以采用直流电阻低的银用作为导电材料。另外，可以将构成电介质层32的电介质材料和构成非磁性体层42的非磁性体材料混合，将该混合材料用作电容部30与线圈部40之间的中间部。中间部的厚度为10～100μm。通过设置中间部，能够提高电容部与线圈部之间的界面接合性。

[0065] 对外部电极20～29没有特别限定，可以使用含银的导电材料，该电极最好是用Cu-Ni-Sn、Ni-Sn、Ni-Au、Ni-Ag等在进行电镀。

[0066] LC复合电子部件1的制造方法

[0067] 本实施方式的LC复合电子部件与已有的LC电子部件同样通过下述方法制造，即制作非磁性体生片以及电介质生片，将这些生片层叠，形成未成熟(green)状态的主体叠层部11，将其烧结后形成外部电极20～29。以下对制造方法进行具体说明。

[0068] 非磁性体生片的制造

[0069] 首先准备构成非磁性体层42的非磁性体材料的原料。本实施方式将本发明的电介质陶瓷组合物的原料用作非磁性体材料的原料。

[0070] 作为本发明的电介质陶瓷组合物的主成分的原料，可以采用Mg的氧化物、Zn的氧化物、Cu的氧化物、Si的氧化物或其混合物、复合氧化物。另外，也可以从通过烧结成为上述的氧化物或复合氧化物的各种化合物、例如碳酸盐、草酸盐、硝酸盐、氢氧化物、有机金属化合物等中适当选择，混合后使用。

[0071] 又，本发明的电介质陶瓷组合物的副成分即玻璃成分的原料，可以采用构成上述玻璃成分的氧化物或其混合物、复合氧化物、此外还有利用烧结形成构成该玻璃成分的氧化物或复合氧化物的各种化合物。

[0072] 玻璃成分通过下述方法获得，即使构成该玻璃成分的氧化物等原料混合，对其进行烧结，然后进行快速冷却，使其玻璃化。

[0073] 本实施方式将各主成分原料混合。此外，也可以根据需要在主成分原料中添加玻璃成分以外的副成分原料进行混合。混合的方法没有特别限定，例如可以在粉末状态下用干式混合方法将粉末原料进行混合，也可以在粉末原料中添加水或有机溶剂或分散剂等，使用球磨机等，用湿式混合方法进行混合。

[0074] 接着，对混合后的粉末进行预烧结。预烧结时，最好是保温温度为850～1100℃，保温时间最好是1～15小时。该预烧结可以在大气中进行，还可以在氧分压比大气中高的气氛围或纯氧氛围中进行。

[0075] 接着，对通过预烧结得到粉末体进行粉碎，对其添加作为副成分原料的玻璃成分的原料并进行混合，调制烧结前的粉末体。调制方法没有特别限定，例如可以在通过预烧结得到的粉末体中添加水或有机溶剂或分散剂等，使用球磨机等，利用湿式混合方法进行调制。然后将得到的烧结前的粉末体作为涂料，调制非磁性体层用的糊料。

[0076] 非磁性体层用糊料既可以是将烧结前的粉末体和有机赋形剂(Vehicle)加以混炼拌得到的有机类涂料，也可以是水类涂料。

[0077] 线圈导体用糊料是将例如银等导电材料和上述有机赋形剂进行混炼调制。

[0078] 上述各糊料中的有机赋形剂的含量没有特别限制，通常的含量只要相对于例如烧结前的粉末体100重量％，将粘接剂设定为5～15重量％左右，将溶剂设定为50～150重量％左右即可。另外，根据需要，各糊料中也可以含有从各种分散剂、增塑剂等中选择出的添加物。其总重量最好设定在10重量％以下。

[0079] 接着，利用刮板法(doctor brade method)等将非磁性体层用糊料做成片状，形成非磁性体生片。

[0080] 然后，在上述制作的非磁性体生片上形成线圈导体。线圈导体的形成是利用网板印刷等方法在非磁性体生片上形成线圈导体用糊料。另外，线圈导体的形成图案只要根据制造的LC复合电子部件的电路构成等进行适当选择即可，本实施方式采用后述的各个图案。

[0081] 接着，在非磁性体生片上的线圈导体上形成通孔。通孔的形成方法没有特别限定，可以通过例如激光加工等方法进行。再有，通孔的形成位置没有特别的限定，只要是在线圈导体上即可，但最好在线圈导体的端部形成通孔，本实施方式采用后述的各个位置。

[0082] 电介质生片的制造

[0083] 首先，将构成电介质层32的电介质材料的主成分原料形成为涂料，调制电介质层用糊料。电介质层用糊料只要用与上述非磁性体层用糊料相同的调制方法调制即可。

[0084] 作为主成分的原料，可以采用氧化钛、钛酸钡、钛酸钙、钛酸锶、钛酸锌、钛酸镍等。另外，可以从通过烧结成为上述氧化物或复合氧化物的各种化合物、例如碳酸盐、草酸盐、硝酸盐、氢氧化物、有机金属化合物等中适当选择，混合后使用。此外，作为电介质材料的原料，除了上述主成分以外，也可以根据需要含有副成分的初生原料。

[0085] 还有，电介质材料也可以在做成电介质层用糊料糊料之前，对构成电介质材料的各初生原料的混合粉末体进行预烧结，其后对粉末体进行粉碎。

[0086] 内部电极用糊料用将作为导电材料的银和上述有机赋形剂混炼的方式调制。

[0087] 然后，利用刮板法等方法将电介质层用糊料做成片状，形成电介质生片。另外，根据需要在电介质生片上形成内部电极。内部电极只要利用网板印刷等方法形成内部电极用糊料即可。

[0088] 生片的叠层

[0089] 接着，依次层叠上述制作的非磁性体生片和电介质生片，形成未成熟状态的主体叠层部11。

[0090] 本实施方式中，未成熟状态的主体叠层部11如图3所示那样进行制造，即将形成构成电容部的内部电极的电介质生片多片叠层，在其上，层叠多片形成有构成线圈部的线圈导体的非磁性体生片。

[0091] 以下对生片的叠层工序进行详细说明。

[0092] 首先，在最下层配置没有形成内部电极的电介质生片32f，在其上层叠形成有内部电极31a的电介质生片32a，该内部电极31a具有从电介质生片的长边方向Y的近前一侧以及内侧的侧部向电介质生片的端部突出的一对导出部20a以及29a。

[0093] 接着，在形成内部电极31a的电介质生片32a上层叠形成有内部电极31b的电介质生片32b，该内部电极31b具有从电介质生片的短边方向X的内侧的侧部向电介质层的端部突出的导出部25a。

[0094] 接着，层叠形成有内部电极31a的电介质生片32a，在其上层叠形成有内部电极31c的电介质生片32c，该内部电极31c具有从电介质生片的短边方向X的内侧的侧部向电介质层的端部突出的导出部26a。另外，导出部26a沿电介质生片的长边方向Y配置在比导出部25a更靠内侧的位置上。

[0095] 接着，层叠形成有内部电极31a的电介质生片32a，在其上层叠形成有内部电极31d的电介质生片32d，该内部电极31d具有沿电介质生片的长边方向Y配置在比导出部
26a更靠内侧的位置上的导出部27a。

[0096] 接着，层叠形成有内部电极31a的电介质生片32a，在其上层叠形成有内部电极31e的电介质生片32c，该内部电极31e具有沿电介质生片的长边方向Y配置在比导出部
27a更靠内侧的位置上的导出部28a。

[0097] 最后，层叠形成有内部电极31a的电介质生片32a，形成各导出部沿着电介质生片的长边方向Y形成在不同位置上的未成熟(green)状态的单层电容30a～30e。

[0098] 接着，在如上所述叠层形成的未成熟状态的电容部上，形成线圈部。

[0099] 首先，在电容部上层叠没有形成线圈导体的非磁性体生片42g，然后在其上层叠形成有4个线圈导体41a的非磁性体生片42a，这4个线圈导体41a分别具有一端从非磁性体生片的短边方向X的内侧向端部突出的导出部25b、26b、27b、28b。

[0100] 接着，在其上层叠形成有大致为U字形的4个线圈导体41b的非磁性体生片42b。另外，将大致为U字形的线圈导体41b配置成弯曲部成为非磁性体生片的短边方向X的近前一侧。还有，在线圈导体41b上，如图3所示，在线圈导体41b的一端上形成通孔51b，通过该通孔51b使用糊料，使线圈导体41a与线圈导体41b接合。

[0101] 接着，在其上层叠形成有大致为C字形的4个线圈导体41c的非磁性体生片42c。另外，将大致为C字形的线圈导体41c配置成弯曲部成为非磁性体生片的长边方向Y的近前侧。还有，在线圈导体41c上，如图3所示，在线圈导体41c的一端上形成通孔51c，通过该通孔51c使用糊料，使线圈导体41b与线圈导体41c接合。

[0102] 接着，在其上层叠形成有大致为C字形的4个线圈导体41d的非磁性体生片42d。另外，将大致为C字形的线圈导体41d配置成弯曲部成为非磁性体生片的长边方向Y的近前侧。还有，在线圈导体41d上，如图3所示，在线圈导体41d的一端上形成通孔51d，通过该通孔51d使用糊料，使线圈导体41c与线圈导体41d接合。

[0103] 接着，在其上层叠形成有大致为U字形状的4个线圈导体41e的非磁性体生片42e。另外，将大致为U字形的线圈导体41e配置成弯曲部为非磁性体生片的短边方向X的内侧。还有，在线圈导体41e上，如图3所示，在线圈导体41e的一端上形成通孔51e，通过该通孔51e使用糊料，使线圈导体41d与线圈导体41e接合。

[0104] 接着，在其上层叠形成有4个线圈导体41f的非磁性体生片42f，这4个线圈导体41f分别具有一端从非磁性体生片的短边方向X的近前一侧向端部突出的导出部21b、22b、
23b、24b。另外，在线圈导体41f的导出部的一端上形成通孔51f，通过该通孔51f使用导体糊料，将线圈导体41e和线圈导体41f加以接合。

[0105] 最后，在形成线圈导体41f的非磁性体生片42f上层叠没有形成线圈导体的非磁性体生片42h。

[0106] 如上所述，通过各通孔，将各非磁性体生片上的线圈导体进行接合，从而形成线圈。

[0107] 主体叠层部的烧结和外部电极的形成

[0108] 接着，对通过依次层叠电介质生片和非磁性体生片制作的未成熟状态的主体叠层部进行烧结。作为烧结条件，升温速度设定为50～500℃/小时为宜，设定为200～300℃/小时则更佳，保温温度最好是设定为840～900℃，保温时间设定为0.5～8小时为宜，设定为1～3小时则更佳，冷却速度设定为50～500℃/小时为宜，设定为200～300℃/小时则更佳。

[0109] 接着，借助于例如滚筒研磨或喷砂等方法，对完成烧结的主体叠层部施加端面研磨，主体叠层部的两个侧面上涂敷外部电极用糊料并使其干燥后进行烘烤使其固化。外部电极用糊料可以通过将例如银等导电材料和上述有机赋形剂进行混炼来调制。另外，最好是在用这样的方法形成的外部电极20～29上用Cu-Ni-Sn、Ni-Sn、Ni-Au、Ni-Ag等进行电镀。

[0110] 形成外部电极时，外部电极21～24与线圈部的各导出部21a～24a连接，作为输入输出端子。外部电极25～28与电容部的各导出部25a～28a和线圈部的各导出部25b～28b连接，作为将线圈部与电容部加以连接的输入输出端子。外部电极20以及29分别与电容部的各导出部20a和29a连接，形成接地端子。

[0111] 如上所述，在主体叠层部11上形成各外部电极20～29，从而本实施方式的LC复合电子部件形成4个图4A所示的L型电路。

[0112] 用这样的方法制造的本实施方式的LC复合电子部件借助于钎焊等方法安装在印刷电路板等上，使用于各种电子设备等。

[0113] 上面对本发明的实施方式进行了说明，但本发明并非局限于上述实施方式，在不超出本发明的要旨的范围内可以有各种变更。

[0114] 例如，上述实施方式中例举了形成4个L型电路的LC复合电子部件进行说明，但也可以采用形成有其他集中常数电路的LC复合电子部件。例如，作为其他集中常数电路，也可以采用由图4B所示的π型、或图4C所示的T型、或两个π型电路形成的双π型。

[0115] 上述实施方式中，作为本发明的叠层复合电子部件，示出了LC复合电子部件的例子，但本发明的叠层复合电子部件并非局限于叠层型滤波器。另外，本发明的电介质陶瓷组合物除了应用于叠层复合电子部件之外，还可以应用于例如图5和图6所示的叠层共模滤波器100。也就是说，在具有由线圈导体和非磁性体层构成的滤波器和由磁性体层构成的外层部的叠层共模滤波器100中，可以由本发明的电介质陶瓷组合物构成非磁性体层。利用这样的方法，可以用直流电阻低的Ag构成线圈导体。

[0116] 本实施方式的共模滤波器与上述实施方式一样，只要以制作非磁性体生片和磁性体生片并将其层叠的方法制造就可以。

[0117] 共模滤波器如图5所示，在主体叠层部101上形成外部电极102～109。该主体叠层部101如图6所示那样构成。即首先将线圈导体111～114卷绕形成于滤波器部的非磁性体层122～125，将线圈导体131～134卷绕形成于滤波器部的非磁性体层142～145。然后，形成线圈导体111～114的非磁性体层122～125和形成线圈导体131～134的非磁性体层142～145隔着中间层140、141，以被磁性体层120、121和磁性体层146～148夹着的方式形成。

[0118] 线圈导体111与112通过通孔电极115接合，形成线圈115。另外，线圈导体113与114通过通孔电极116接合，形成线圈152。然后，该线圈151与152相互磁耦合。

[0119] 同样，线圈161和162如图6所示由线圈导体131～134和通孔电极135、136形成，相互磁耦合。

[0120] 而且，上述线圈导体的各导出部111a～114a以及131a～134a分别与外部电极102～109连接，形成输入输出端子。

[0121] 又，本发明的电介质陶瓷组合物也可以应用于具有将线圈导体和非磁性体层层叠而构成的线圈部的叠层陶瓷线圈中的非磁性体层。在这种情况下，作为线圈导体，最好是以Ag为导电体。此外，如图7所示，还可以形成具有由本发明的电介质陶瓷组合物构成的电介质层202和内部电极层203交替层叠的元件主体201，并且在其两个端部上形成外部电极204的叠层陶瓷电容201。在这种情况下，内部电极层最好是也用Ag为导电体。

[0122] 另外，本发明的电介质陶瓷组合物也可以应用于将图6所示的共模滤波器和图7所示的叠层陶瓷电容复合并层叠的叠层复合电子部件的非磁性体层。在这种情况下，作为线圈导体111～114、131～134或内部电极层203，最好是以Ag为导电体。

[0123] 以下根据具体实施例对本发明进行进一步说明，但本发明并非局限于这些实施例。

[0124] 实施例1

[0125] 首先，准备好MgO、ZnO、CuO、SiO2，作为构成本发明的电介质陶瓷组合物原料的主成分原料。另外，准备好B2O3-SiO2-BaO-CaO系玻璃，作为副成分原料。还有，作为B2O3-SiO2-BaO-CaO系玻璃，采用市场上出售的玻璃。该玻璃的玻璃软化点为700℃。

[0126] 然后，对主成分原料进行称重、调配，使烧结后通式a(bMgO·cZnO·dCuO)·SiO2中的a、b、c、d为表1所示的值，并且用球磨机将主成分原料湿式混合24小时。用烘干机使湿式混合后得到的料浆干燥，再用间歇式焚烧炉在1000℃条件下对干燥后的混合粉体进行煅烧，得到煅烧粉。在该煅烧粉中添加作为副成分原料的B2O3-SiO2-BaO-CaO系玻璃，利用球磨机对其进行湿式混合16小时，并且用烘干机烘干得到的料浆，做成本发明的电介质陶瓷组合物的原料。

[0127] 然后，将用溶剂稀释的丙烯树脂作为有机粘接剂添加，在该电介质陶瓷组合物中，做成粒子后，对其加压使之成型，得到直径12mm、厚度6mm的圆板状成型体。在空气中，在900℃-2小时的条件下对该成型体进行烧结，得到烧结体。

[0128] 对得到的烧结体，根据烧结后的烧结体的尺寸和重量，计算出烧结体的密度，将烧结密度与理论密度之比作为相对密度计算出来。相对密度以90％以上为良好。将结果在表1中示出。

[0129] 介电常数εΓ

[0130] 对得到的烧结体使用NETWORK Analyzer(网络分析仪)(HEWLETTPACKARD公司制造的8510C)，利用谐振法(JIS R 1627)计算出介电常数(无单位)。评价基准以7.50以下为良好。将结果在表1中示出。

[0131] f·Q值

[0132] 在与介电常数的测量条件同等的条件下，计算出Q值，将其乘以谐振频率fr，求出f·Q值(GHz)。最好是f·Q值较高。评价基准以10000GHz以上为良好。将结果在表1中示出。

[0133] 绝缘电阻(ρ)

[0134] 首先，对形成电极的烧结体使用绝缘电阻计(HEWLETT PACKARD公司制造的4329A)，测出在25℃条件下施加30秒钟的DC25V电压后的电阻值。然后根据该测量值、以及烧结体的电极面积和厚度，计算出绝缘电阻ρ(Ω·m)电阻。在本实施例中，对20个试
10
样进行测量，并通过求其平均值进行了评价。评价基准以1.0×10 Ω·m以上为良好。将结果在表1中示出。

[0135] 线膨胀系数(α)

[0136] 对得到的烧结体使用热膨胀计(BRUKER AXS公司制造的TD5000SA)，测量从室温-7到700℃的热膨胀，计算出热膨胀系数α(10 /℃)。将结果在表1中示出。

[0137] X射线衍射

[0138] 对所得到的烧结体利用X射线衍射装置(スペクトリス公司制造的PANalytical-MPD)进行X射线衍射。X射线源采用Cu-Kα线，测定条件为电压45kV、电流
40mA，2θ＝20°～60°范围，步幅为0.033°，计数时间为0.20秒。

[0139] 表1

[0140]

[0141] 「*」表示比较例。

[0142] 表中「mE+n」表示「m×10+n」。

[0143] 根据表1，在作为副成分的玻璃成分的含量少于本发明的范围的情况下(试样1、2)，900℃条件下的烧结不充分，其结果是，可以确认绝缘电阻和f·Q值无法得到所要的特性。另外，在玻璃成分的含量多于本发明的范围的情况下(试样9、10)，可以确认虽然烧结性能良好，但是f·Q值劣化。

[0144] 与此相反，在玻璃成分的含量在本发明的范围内的情况下(试样3～8)，可以确认得到了充分烧结且显示出良好的特性。

[0145] 还有，在进行X射线衍射测定时，对全部试样(试样1～10)确认了Mg2SiO4结晶相和Zn2SiO4结晶相的存在。又，玻璃成分不能够被确认为结晶相，被认为形成为非结晶的晶界相。

[0146] 实施例2

[0147] 除了将玻璃成分的构成以及含量设定为表2中所示的组成或数值，将上述通式中的a、b、c、d设定为表2所示值之外，与试样1一样，制作电介质陶瓷组合物，并且实施与实施例1相同的评价。结果在表2中示出。而且，各玻璃成分的玻璃软化点是表2所示的温度。

[0148] 表2

[0149]

[0150] 根据表2，在玻璃成分的构成并非本发明的构成，或玻璃软化点在本发明范围外的情况下(试样20、21)，900℃条件下的烧结不充分，其结果是，可以确认绝缘电阻和f·Q值无法得到所要的特性。

[0151] 与此相反，在玻璃成分的组成为本发明的组成，且软化点在本发明范围内的情况下(试样11～19)，可以确认得到了充分烧结且显示出良好的特性。

[0152] 还有，在X射线衍射测定中，对全部试样(试样11～21)确认了Mg2SiO4结晶相和Zn2SiO4结晶相的存在。

[0153] 实施例3

[0154] 除了将上述的通式中的a、c、d设定为表3～5所示值外，与实施例1一样，制作电介质陶瓷组合物，并且实施与实施例1相同的评价。在表3～5中示出结果。

[0155] 表3

[0156]

[0157] 表中「mE+n」表示「m×10+n」。

[0158] 表4

[0159]

[0160] 「*」表示比较例。

[0161] 表中「mE+n」表示「m×10+n」。

[0162] 表5

[0163]

[0164] 表中「mE+n」表示「m×10+n」。

[0165] 根据表3，在上述通式中的a值小于本发明的最佳范围的情况下(试样22、23)，900℃条件下的烧结不充分，其结果是，能够确认不能够得到绝缘电阻和f·Q值所要的特性。另外，在a值大于本发明的最佳范围的情况下(试样29、30)，能够确认，虽然烧结良好，但f·Q值劣化。

[0166] 与此相反，a值在本发明的最佳范围内的情况下(试样24～28)可以确认，得到了充分烧结且显示出良好的特性。

[0167] 还有，在X射线衍射测定中，对试样22确认了Zn2SiO4结晶相和Mg2Si2O6结晶相的存在。又，对试样23确认了Mg2SiO4结晶相、Zn2SiO4结晶相和Mg2Si2O6结晶相的存在。对试样24～28确认了Mg2SiO4结晶相和Zn2SiO4结晶相的存在。还有，对试样29和30，除确认了Mg2SiO4结晶相和Zn2SiO4结晶相的存在外，还确认残存有ZnO。

[0168] 根据表4，在上述通式中的c值小于本发明的最佳范围的情况下(试样31～33)，900℃条件下的烧结不充分，其结果是，能够确认不能够得到绝缘电阻和f·Q值所要的特性。

[0169] 与此相反，c值在本发明的最佳范围内的情况下(试样34～40)，可以确认，得到了充分烧结且显示出良好的特性。另外，表4中，改变b(MgO量)与c(ZnO量)之比。采用这样的方法，以下情况可以得到确认，即可以良好地维持介电常数、绝缘电阻以及f·Q值的特性，并且可以在40～120×10-7/℃的范围内任意设定线膨胀系数。这也可以从下述X射线衍射结果得到说明。

[0170] 图8表示试样34、37和40的X射线衍射图。又，图9表示Mg2SiO4(镁橄榄石)和Zn2SiO4(硅锌矿)的X射线衍射图。将图8和图9相比确认，在试样34中只观察到Mg2SiO4结晶相，在试样37观察到Mg2SiO4结晶相和Zn2SiO4结晶相，在试样40只观察到Zn2SiO4结晶相。

[0171] 也就是说，在试样34、37、40的情况下，尽管是在900℃的低温烧结，也可以确认有Mg2SiO4结晶相和Zn2SiO4结晶相之一或两者生成。还有，根据试样34的X射线衍射图，可以确认试样34中有Zn固溶于Mg2SiO4。

[0172] 又，对于试样31～33，确认只有Mg2SiO4结晶相，对于试样35、36、38、39，确认有Mg2SiO4结晶相和Zn2SiO4结晶相存在。

[0173] 根据以上所述，通过改变b(MgO量)与c(ZnO量)之比，可以控制Mg2SiO4结晶相-7与Zn2SiO4结晶相的存在比例。其结果是，可以在40～120×10 /℃的范围内任意设定电介质陶瓷组成物的线膨胀系数。

[0174] 根据表5，在上述通式中的d值小于本发明的最佳范围的情况下(试样41、42)，900℃条件下的烧结不充分，其结果是，可以确认无法得到绝缘电阻和f·Q值所要的特性。
另外，在d值大于本发明的最佳范围的情况下(试样49)可以确认，虽然烧结良好，但f·Q值劣化。

[0175] 与此相反，d值在本发明的最佳范围内的情况下(试样43～48)可以确认，得到了充分烧结且显示出良好的特性。

[0176] 还有，在X射线衍射测定中，对全部试样(试样41～49)确认有Mg2SiO4结晶相和Zn2SiO4结晶相存在。

[0177] 如以上说明的那样，如果采用本发明，则可以得到介电常数、绝缘电阻以及f·Q都良好的电介质陶瓷组合物。另外，即使是在900℃条件下烧结，也可以使其得到充分烧结。而且，通过改变MgO量与ZnO量之比，可以控制镁橄榄石型结晶相和硅锌矿型结晶相的存在比例。其结果是，可以很好地维持介电常数、绝缘电阻以及f·Q值，并且可以在40～-7120×10 /℃的范围内任意设定线膨胀系数。

[0178] 因此，即使是将本发明的电介质陶瓷组合物应用于叠层复合电子部件的情况下，通过使其与构成电容部的电介质层的线膨胀系数一致，也能够与电介质层同时烧结，从而能够提供具有显示出上述良好的特性的非磁性体层的叠层复合电子部件。而且，本发明的电介质陶瓷组合物即使在900℃条件下也显示出充分的烧结性，因此在本发明的叠层复合电子部件中可以将Ag用作导电材料。

[0179] 又，本发明的电介质陶瓷组合物可以适用于导电材料由Ag构成的本发明的叠层共模滤波器、叠层陶瓷线圈、叠层陶瓷电容等。