一种芯片载板的制造方法，首先提供包层板，由第一金属层、第二金属层及蚀刻停止层构成，接着将该第一金属层定义成第一导线图案，然后于该第一导线图案上压合绝缘层；再将该第二金属层定义成多个凸块焊垫，随后去除未被该凸块焊垫覆盖住的该蚀刻停止层，再形成阻焊层，填满该多个凸块焊垫之间的空隙，并暴露出各该凸块焊垫的上表面，最后蚀刻该凸块焊垫的上表面，自动对准形成多个接合凹孔。
1.一种芯片载板的制造方法，包含有：提供包层板，其由第一金属层、第二金属层及蚀刻停止层层叠构成，该蚀刻停止层夹设于该第一金属层与该第二金属层之间；
将该第一金属层定义成第一导线图案，包括多个金属垫；
去除未被该多个凸块焊垫所覆盖住的该蚀刻停止层，暴露出部分的该绝缘层以及该第一导线图案；
于暴露出的该绝缘层及该第一导线图案上形成阻焊层，其中该阻焊层填满该多个凸块焊垫之间的空隙，并暴露出各该凸块焊垫的上表面；以及将暴露出的各该凸块焊垫的上表面蚀刻掉一部分的厚度，由此自动对准形成多个接合凹孔。
2.如权利要求1所述的芯片载板的制造方法，其中该第二金属层的厚度大于该第一金属层的厚度。
3.如权利要求1所述的芯片载板的制造方法，其中该蚀刻停止层的厚度介于1微米至
4.一种芯片载板的制造方法，包含有：提供包层板，其由第一金属层、第二金属层及蚀刻停止层层叠构成，该蚀刻停止层夹设于该第一金属层与该第二金属层之间；
将该第一金属层定义成第一导线图案，包括多个介层接触垫及金属垫；
在该绝缘层中形成多个导电通孔，使该第三金属层电连接该介层接触垫；
去除未被该多个凸块焊垫所覆盖住的该蚀刻停止层，暴露出部分的该绝缘层以及该第一导线图案；
于暴露出的该绝缘层及该第一导线图案上形成阻焊层，其中该阻焊层填满该多个凸块焊垫之间的空隙，并暴露出各该凸块焊垫的上表面；以及将暴露出的各该凸块焊垫的上表面蚀刻掉一部分的厚度，由此自动对准形成多个接合凹孔。
5.如权利要求4所述的芯片载板的制造方法，其中该第二金属层的厚度介于40微米至
6.如权利要求4所述的芯片载板的制造方法，其中该第一金属层的厚度介于10微米至
7.如权利要求4所述的芯片载板的制造方法，其中该绝缘层包含预浸材。
8.如权利要求4所述的芯片载板的制造方法，其中该绝缘层包含ABF树脂、环氧树脂或聚亚酰胺。
9.如权利要求4所述的芯片载板的制造方法，其中另包含有分别将该第二金属层及该第三金属层减厚至预定厚度范围。
10.如权利要求9所述的芯片载板的制造方法，其中该预定厚度范围介于15微米至25微米之间。
11.如权利要求4所述的芯片载板的制造方法，其中该第二线路图案包括锡球焊垫以及细线路。
芯片载板的制造方法
技术领域
[0001] 本发明涉及一种芯片载板的制造方法，特别涉及一种覆晶载板(flip-chipsubstrate)的制造方法，能以自动对准(self-aligned)方式在载板的覆晶面上形成接合凹孔(bonding aperture)，由此提升阻焊对位精度(solder mask registrationaccuracy)。
背景技术
[0002] 如本领域技术人员所知，芯片载板乃是半导体后端工艺中常使用到的封装元件，其功能包括连结芯片与主机板(motherboard)、保护芯片与散热。芯片载板主要是由多层图案化导线层以及多层绝缘层叠合而成，不同层的导线层则是通过形成在绝缘层中的电镀导通孔(plated through hole)构成电气连结。
[0003] 过去芯片封装结构中，芯片主要是以引线接合(wire bonding)的方式与芯片载板连接。随着芯片技术不断朝高频、高脚数发展，传统引线接合封装逐渐无法满足电性上的要求，业界于是发展出覆晶封装(flip chip)技术。相较于传统引线接合技术，覆晶封装是采用锡铅凸块(solder bump)作为芯片与芯片载板连接的封装技术，除了能够大幅度提高芯片接脚的密度之外，更可以降低噪声的干扰、强化电性的效能、提高散热能力及缩减封装体积。
[0004] 然而，目前覆晶载板的制造技术仍有瓶颈需要进一步克服与改善。举例来说，已知技术是在形成阻焊(solder mask)层后，需另外再以曝光(exposure)及显影(development)技术于阻焊层中形成阻焊开口，暴露出下方的金属垫，但是这样的作法却会面临到难以解决的对位偏差(misalignment)问题。
发明内容
[0005] 本发明的主要目的即在提供一种创新的覆晶载板的制造方法，以解决上述先前技术的不足与缺点。
[0006] 为达上述及其它目的，本发明提供一种芯片载板的制造方法，首先提供包层板，其由第一金属层、第二金属层及蚀刻停止层层叠构成，该蚀刻停止层夹设该第一金属层与该第二金属层之间，接着将该第一金属层定义成第一导线图案，其中该第一导线图案包括多个金属垫，接着于该第一导线图案上压合绝缘层，然后将该第二金属层定义成多个凸块焊垫，随后去除未被该多个凸块焊垫所覆盖住的该蚀刻停止层，暴露出部分的该绝缘层以及该第一导线图案，再于暴露出的该绝缘层及该第一导线图案上形成阻焊层，其中该阻焊层填满该多个凸块焊垫之间的空隙，并暴露出各该凸块焊垫的上表面，最后将暴露出的各该凸块焊垫的上表面蚀刻掉一部分的厚度，由此自动对准形成多个接合凹孔。
[0007] 为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施方式，并配合附图，作详细说明如下。然而如下的较佳实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。
附图说明
[0008] 图1至图10为依据本发明优选实施例所绘示的剖面示意图。
[0009] 附图标记说明
[0010] 1 包层板 10 第一金属层
[0011] 10a 第一导线图案 12 蚀刻停止层
[0012] 14 第二金属层 20 色缘层
[0013] 22 第三金属层 22a 第二导线图案
[0014] 24 电镀铜层 100 覆晶载板
[0015] 100a 第一面 100b 第二面
[0016] 102 介层接触垫 104 金属垫
[0017] 142 凸块焊垫 202 介层通孔
[0018] 202a 导电通孔 222 锡球焊垫
[0019] 224 细线路 302 阻焊层
[0020] 304 阻焊层 312 阻焊开孔
[0021] 322 接合凹孔
具体实施方式
[0022] 请参阅图1至图10，其为依据本发明优选实施例一种覆晶载板的制造方法所绘示的剖面示意图。如图1所示，首先提供包层板(cladding sheet)1，其由第一金属层10、蚀刻停止层(etching stop layer)12以及第二金属层14所构成，蚀刻停止层12夹设于第一金属层10与第二金属层14之间。其中优选地，第一金属层10及第二金属层14均为铜箔，而蚀刻停止层12为镍箔或银箔，但不限于此。根据本发明的优选实施例，包层板1可以是铜-镍-铜(Cu/Ni/Cu)三层板或者铜-银-铜(Cu/Ag/Cu)三层板。
[0023] 根据本发明的优选实施例，第一金属层10的厚度约介于10微米至30微米，例如18微米，蚀刻停止层12的厚度约介于1微米至2微米左右，第二金属层14的厚度约介于
40微米至120微米，例如，60微米或者80微米。其中，优选地，第二金属层14的厚度大于第一金属层10的厚度。
[0024] 如图2所示，接着利用光刻及蚀刻工艺，将第一金属层10定义成第一线路图案10a，其中第一线路图案10a包括介层接触垫102以及金属垫104。前述的光刻及蚀刻工艺包括在第一金属层10上形成第一光致抗蚀剂干膜(图未示)，在第二金属层14上形成第二光致抗蚀剂干膜(图未示)，然后，仅对该第一光致抗蚀剂干膜曝光及显影，在第一金属层10上形成蚀刻掩模图案，接着，选择性地将未被该蚀刻掩模图案覆盖的第一金属层10蚀除，暴露出部分的蚀刻停止层12，最后，将该蚀刻掩模图案以及第二光致抗蚀剂干膜去除。
[0025] 如图3所示，接着在第一线路图案10a上以及暴露出的蚀刻停止层12上形成绝缘层20，例如，预浸材(prepreg)、ABF树脂(Ajinomoto Build-upFilm)、环氧树脂、聚亚酰胺(polyimide)等。在绝缘层20上形成有第三金属层22，例如，铜箔。当然，也可以直接在第一线路图案10a上以及暴露出的蚀刻停止层12上压合背胶铜箔(RCC)。
[0026] 如图4所示，接着进行钻孔工艺，例如，激光钻孔或者机械钻孔工艺，在第三金属层22以及绝缘层20中相对应于介层接触垫102的位置，钻出多个介层通孔202，藉以暴露出部分的介层接触垫102。
[0027] 如图5所示，进行电镀工艺，例如无电电镀工艺，于介层通孔202内及第三金属层22的表面上形成电镀铜层24，如此在绝缘层20中形成导电通孔202a。
[0028] 如图6所示，进行铜厚缩减(copper reduction)工艺，利用如抛光或研磨等技术，分别减少第二金属层14及第三金属层22的厚度至所要的厚度范围，例如，在减厚之后，第二金属层14的厚度较佳约介于15微米至25微米之间，第三金属层22的厚度较佳约介于15微米至25微米之间。
[0029] 如图7所示，接着利用光刻及蚀刻工艺，将第三金属层22定义成第二线路图案22a，其中包括锡球焊垫222以及细线路224，而将第二金属层14定义成凸块焊垫(bump pad)142，并且暴露出部分的蚀刻停止层12。凸块焊垫142相对应于金属垫104的位置。
同样的，前述的光刻及蚀刻工艺包括形成光致抗蚀剂干膜(图未示)，对该光致抗蚀剂干膜曝光及显影，以形成蚀刻掩模图案，接着，选择性地将未被该蚀刻掩模图案覆盖的金属层蚀除，最后，将该蚀刻掩模图案去除。
[0030] 接着，如图8所示，选择性地将暴露出的蚀刻停止层12蚀除，仅保留凸块焊垫142正下方的蚀刻停止层12。此时，覆晶载板100的第一面(或覆晶面)100a上已形成有多个用来与覆晶芯片连接的凸块焊垫142，以及内崁在绝缘层20中的金属线路图案10a，而凸块焊垫142即透过蚀刻停止层12与金属线路图案10a中相对应的金属垫104构成电性连结。在覆晶载板100的第二面(或主机板面)100b上，已形成有包括锡球焊垫222的金属线路图案22a，其中金属线路图案22a形成在绝缘层20的表面上。
[0031] 如图9所示，接着在覆晶载板100的第一面100a上形成阻焊层302，其实施方式可以是采涂布或者印刷方法，使阻焊层302填满该多个凸块焊垫142之间的空隙，配合后续的刮平步骤，使得最后凸块焊垫142的上表面与阻焊层302的表面同高。换言之，必须使得凸块焊垫142的上表面能够被暴露出来，而不能被阻焊层302覆盖住。在覆晶载板100的第二面100b上，则形成有阻焊层304，并通过曝光及显影工艺，于阻焊层304中定义出阻焊开孔312，暴露出部分的锡球焊垫222。
[0032] 如图10所示，最后在覆晶载板100的第一面100a上进行蚀刻工艺，蚀刻掉部分厚度的凸块焊垫142，以自动对准方式形成接合凹孔322。在蚀刻凸块焊垫142时，可以利用光致抗蚀剂干膜(图未示)覆盖并保护住覆晶载板100的第一面100a。本发明的优点在于覆晶面100a上的接合凹孔322是以自动对准方式形成的，而非如先前技艺以曝光显影工艺形成，因此，接合凹孔322可以完全与凸块焊垫142精准对位而不会有偏移，有效的提升了阻焊对位精度。
[0033] 以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
