本发明涉及一种画素结构及其制造方法与显示面板，制造方法包括下列步骤。在基板上依序形成电极材料层、遮光材料层、层间介电材料层、半导体材料层及光阻层。以光阻层作为罩幕，图案化半导体材料层、层间介电材料层、遮光材料层及电极材料层，以形成半导体图案、层间介电图案、遮光图案及画素电极。在画素电极上形成与画素电极电性连接且覆盖半导体图案的部分区域的源/汲极，未被源/汲极所覆盖的部分半导体图案中为信道。形成覆盖源/汲极、半导体图案、层间介电图案、遮光图案及画素电极的介电层及位于通道上方的介电层上的闸极。本发明透过减少光罩数目来节省成本以及简化制程，具有良好的电性特性及较好的显示质量。
1.一种画素结构的制造方法，其特征在于包括：在一基板上依序形成一电极材料层、一遮光材料层、一层间介电材料层、一半导体材料层以及一第一光阻层；
以该第一光阻层作为罩幕，图案化该半导体材料层、该层间介电材料层、该遮光材料层以及该电极材料层，以形成一半导体图案、一层间介电图案、一遮光图案以及一画素电极；
在该画素电极上形成一源/汲极，其中该源/汲极电性连接该画素电极并覆盖该半导体图案的部分区域，且该半导体图案中未被该源/汲极所覆盖的部分为一信道；以及在该基板上形成一介电层以及一闸极，其中该介电层覆盖该源/汲极、该半导体图案、该层间介电图案、该遮光图案以及该画素电极，且该闸极位于该信道上方的该介电层上；
所述第一光阻层具有一较薄部分以及一较厚部分，且形成该半导体图案、该层间介电图案、该遮光图案以及该画素电极的方法包括：以该第一光阻层作为罩幕，图案化该半导体材料层、该层间介电材料层、该遮光材料层以及该电极材料层，以形成一半导体材料图案、一层间介电材料图案、一遮光材料图案以及该画素电极；
以该第一光阻层的该较厚部分作为罩幕，移除被暴露的该半导体材料图案、该层间介电材料图案以及该遮光材料图案，而形成该半导体图案、该层间介电图案以及该遮光图案；
移除该第一光阻层；所述形成该介电层以及该闸极的方法包括：在该基板上依序形成一介电材料层、一导电材料层以及一第二光阻层，其中该第二光阻层具有一较薄部分以及一较厚部分，且该介电材料层覆盖该半导体图案、该层间介电图案、该遮光图案以及该画素电极；
以该第二光阻层作为罩幕，图案化该导电材料层以及该介电材料层，以形成一导电材料图案以及该介电层，并暴露部分该画素电极；
以该第二光阻层的该较厚部分作为罩幕，移除被暴露的该导电材料图案，而形成该闸极；以及移除该第二光阻层。
2.根据权利要求1所述的画素结构的制造方法，其特征在于：其中形成该第一光阻层的方法包括利用一半调式光罩或一灰阶光罩。
3.根据权利要求1所述的画素结构的制造方法，其特征在于：更包括：在该半导体材料层上形成一奥姆接触材料层；
以该第一光阻层作为罩幕，图案化该奥姆接触材料层，以在该半导体图案上形成一奥姆接触材料图案；以及以该源/汲极作为罩幕，移除被暴露的该奥姆接触材料图案，以在该半导体图案以及该源/汲极之间形成一奥姆接触图案。
4.根据权利要求1所述的画素结构的制造方法，其特征在于：其中该介电层全面性覆盖该画素电极。
5.根据权利要求1所述的画素结构的制造方法，其特征在于：其中形成该第二光阻层的方法包括利用一半调式光罩或一灰阶光罩。
6.一种画素结构，配置于一基板上，其特征在于包括：一画素电极；
一源/汲极，电性连接该画素电极并覆盖该半导体图案的部分区域，其中未被该源/汲极所覆盖的部分该半导体图案中为一信道；
一介电层，覆盖该源/汲极、该半导体图案、该层间介电图案、该遮光图案以及该画素电极；以及一闸极，配置于该信道上方的该介电层上。
7.根据权利要求6所述的画素结构，其特征在于：其中该半导体图案的边界不超过该遮光图案的边界，所述的遮光图案、该层间介电图案以及该半导体图案实质上具有相同的图案。
8.根据权利要求6所述的画素结构，其特征在于，更包括：一奥姆接触图案，配置于该半导体图案以及该源/汲极之间。
9.根据权利要求6所述的画素结构，其中该介电层全面性覆盖该画素电极。
10.根据权利要求6所述的画素结构，其中该介电层暴露部分该画素电极。
多个画素结构，配置于该基板上，其中每一画素结构包括：一画素电极；
一源/汲极，电性连接该画素电极并覆盖该半导体图案的部分区域，其中未被该源/汲极所覆盖的部分该半导体图案中为一信道；
一介电层，覆盖该源/汲极、该半导体图案、该层间介电图案、该遮光图案以及该画素电极；以及一闸极，配置于该信道上方的该介电层上；
多条扫描线，彼此平行地配置于该基板上，其中每一扫描线与对应的闸极电性连接；以及多条数据线，彼此平行地配置于该基板上，且与该些扫描线交错，其中每一数据线与对应的源/汲极电性连接；
一显示介质层，配置于该主动组件基板以及该对向基板之间。
12.根据权利要求11所述的显示面板，其特征在于：其中该半导体图案的边界不超过该遮光图案的边界；所述的遮光图案、该层间介电图案以及该半导体图案实质上具有相同的图案。
13.根据权利要求11所述的显示面板，其特征在于,其中该画素结构更包括：一奥姆接触图案，配置于该半导体图案以及该源/汲极之间。
14.根据权利要求11所述的显示面板，其特征在于：其中该介电层全面性覆盖该画素电极。
15.根据权利要求11所述的显示面板，其特征在于：其中该介电层暴露部分该画素电极。
16.根据权利要求11所述的显示面板，其特征在于：其中该对向基板包括一共享电极。
画素结构及其制造方法与显示面板
技术领域
[0001] 本发明涉及一种画素结构及其制造方法与显示面板，且特别是有关于一种使用较少光罩的画素结构的制造方法并据以形成的显示面板及其画素结构。
背景技术
[0002] 一般来说，会利用光罩制程来定义显示面板中的画素结构的各层图案。但是，光罩价格不菲，因而使光罩数目成为影响制程的制作成本的主要原因之一。
[0003] 随着消费者不断追求大尺寸的显示面板，而显示面板朝大尺寸制作成为目前显示技术的主流，如此便促使光罩的尺寸也需随之增大，进而提高光罩的成本。
[0004] 然而，各家厂商致力于研发减少光罩数目的可能技术之余，尚需兼顾显示面板的显示质量及其画素结构中的各个构件的组件特性。
发明内容
[0005] 本发明提供一种画素结构的制造方法，其透过减少光罩数目来节省成本以及简化制程。
[0006] 本发明另提供一种画素结构，其内设置的薄膜晶体管具有良好的电性特性。
[0007] 本发明又提供一种显示面板，其具有上述画素结构，因而具有良好的显示质量。
[0008] 本发明提出一种画素结构的制造方法，其包括下列步骤。首先，在一基板上依序形成一电极材料层、一遮光材料层、一层间介电材料层、一半导体材料层以及一第一光阻层。然后，以第一光阻层作为罩幕，图案化半导体材料层、层间介电材料层、遮光材料层以及电极材料层，以形成一半导体图案、一层间介电图案、一遮光图案以及一画素电极。而后，在画素电极上形成一源/汲极，其中源/汲极电性连接画素电极并覆盖半导体图案的部分区域，且未被源/汲极所覆盖的部分半导体图案中为一信道。之后，在基板上形成一介电层以及一闸极，其中介电层覆盖源/汲极、半导体图案、层间介电图案、遮光图案以及画素电极，且闸极位于通道上方的介电层上。
[0009] 依据本发明的一实施例，第一光阻层具有一较薄部分以及一较厚部分，且形成半导体图案、层间介电图案、遮光图案以及画素电极的方法包括下列步骤。首先，以第一光阻层作为罩幕，图案化半导体材料层、层间介电材料层、遮光材料层以及电极材料层，以形成一半导体材料图案、一层间介电材料图案、一遮光材料图案以及画素电极。然后，移除较薄部分，而保留较厚部分。而后，以第一光阻层的较厚部分作为罩幕，移除被暴露的半导体材料图案、层间介电材料图案以及遮光材料图案，而形成半导体图案、层间介电图案以及遮光图案。之后，移除第一光阻层。在一实施例中，形成第一光阻层的方法包括利用一半调式光罩或一灰阶光罩。
[0010] 依据本发明的一实施例，画素结构的制造方法更包括下列步骤。首先，在半导体材料层上形成一奥姆接触材料层。然后，以第一光阻层作为罩幕，图案化奥姆接触材料层，以在半导体图案上形成一奥姆接触材料图案。而后，以源/汲极作为罩幕，移除被暴露的奥姆接触材料图案，以在半导体图案以及源/汲极之间形成一奥姆接触图案。
[0011] 依据本发明的一实施例，介电层全面性覆盖画素电极。
[0012] 依据本发明的一实施例，形成介电层以与门极的方法包括下列步骤。首先，在基板上依序形成一介电材料层、一导电材料层以及一第二光阻层，其中第二光阻层具有一较薄部分以及一较厚部分，且介电材料层覆盖半导体图案、层间介电图案、遮光图案以及画素电极。再者，以第二光阻层作为罩幕，图案化导电材料层以及介电材料层，以形成一导电材料图案以及介电层，并暴露部分画素电极。然后，移除较薄部分，而保留较厚部分。之后，以第二光阻层的较厚部分作为罩幕，移除被暴露的导电材料图案，而形成闸极。而后，移除第二光阻层。在一实施例中，形成第二光阻层的方法包括利用一半调式光罩或一灰阶光罩。
[0013] 本发明另提出一种画素结构，其配置于一基板上，其中画素结构包括一画素电极、一遮光图案、一层间介电图案、一半导体图案、一源/汲极、一介电层以及一闸极。遮光图案配置于部分画素电极上，而层间介电图案配置于遮光图案上，且半导体图案配置于层间介电图案上。源/汲极电性连接画素电极并覆盖半导体图案的部分区域，其中未被源/汲极所覆盖的部分半导体图案中为一信道。介电层覆盖源/汲极、半导体图案、层间介电图案、遮光图案以及画素电极，且闸极配置于信道上方的介电层上。
[0014] 本发明又提出一种显示面板，其包括一主动组件基板、一对向基板以及一显示介质层，其中显示介质层配置于主动组件基板以及对向基板之间。主动组件基板包括一基板与配置于此基板上的多个画素结构、多条扫描线以及多条数据线，其中每一画素结构包括一画素电极、一遮光图案、一层间介电图案、一半导体图案、一源/汲极、一介电层以及一闸极。遮光图案配置于部分画素电极上，而层间介电图案配置于遮光图案上，且半导体图案配置于层间介电图案上。源/汲极电性连接画素电极并覆盖半导体图案的部分区域，其中未被源/汲极所覆盖的部分半导体图案中为一信道。介电层覆盖源/汲极、半导体图案、层间介电图案、遮光图案以及画素电极，且闸极配置于信道上方的介电层上。扫描线彼此平行，其中每一扫描线与对应的闸极电性连接。数据线彼此平行，并与扫描线交错，其中每一资料线与对应的源/汲极电性连接。
[0015] 依据本发明的一实施例，半导体图案的边界不超过遮光图案的边界。
[0016] 依据本发明的一实施例，遮光图案、层间介电图案以及半导体图案实质上具有相同的图案。
[0017] 依据本发明的一实施例，画素结构更包括一奥姆接触图案，其中奥姆接触图案配置于半导体图案以及源/汲极之间。
[0018] 依据本发明的一实施例，介电层全面性覆盖画素电极。
[0019] 依据本发明的一实施例，介电层暴露部分画素电极。
[0020] 依据本发明的一实施例，对向基板包括一共享电极。
[0021] 基于上述，本发明的画素结构的制造方法可利用三道光罩制程来形成本发明的画素结构，其不仅可节省光罩的制作成本，还可简化制程的繁复度。此外，本发明的显示面板及其画素结构中的薄膜晶体管因照光而发生光漏电流的现象可获得改善，因而具有良好的电性特性，进而使显示面板具有良好的显示质量。
[0022] 为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
[0023] 图1A绘示本发明的一实施例的画素结构的局部剖面示意图。
[0024] 图1B本实施例的具有图1的画素结构的局部上视示意图。
[0025] 图2A～图2I绘示本发明的一实施例的画素结构的制造流程局部剖面示意图。
[0026] 图2F为根据图2F’中的L2-L2’剖面线所绘示的剖面图。
[0027] 图3绘示本发明的另一实施例的画素结构的局部剖面示意图。
[0028] 图4绘示本发明的一实施例的显示面板的局部上视示意图。
[0029] 附图中主要组件符号说明：
[0030] 100：基板
[0031] 1000：画素结构
[0032] 200：顶闸极薄膜晶体管
[0033] 210：画素电极
[0034] 210a：电极材料层
[0035] 220：遮光图案
[0036] 220a：遮光材料层
[0037] 220b：遮光材料图案
[0038] 230：层间介电图案
[0039] 230a：层间介电材料层
[0040] 230b：层间介电材料图案
[0041] 240：半导体图案
[0042] 240a：半导体材料层
[0043] 240b：半导体材料图案
[0044] 240c：通道
[0045] 242：奥姆接触图案
[0046] 242a：奥姆接触材料层
[0047] 242b：奥姆接触材料图案
[0048] 242c：奥姆接触材料图案
[0049] 250：源/汲极
[0050] 260：介电层
[0051] 260a：介电材料层
[0052] 270：闸极
[0053] 270a：第二导电材料层
[0054] 270b：导电材料图案
[0055] 400：显示面板
[0056] 410：主动组件基板
[0057] 420：对向基板
[0058] 430：显示介质层
[0059] DL：资料线
[0060] GL：扫描线
[0061] L1-L1’、L2-L2’：剖面线
[0062] M：半调式光罩、灰阶光罩
[0063] M0：非透光区
[0064] M100：透光区
[0065] Mx：半透光区
[0066] PR1：第一光阻层
[0067] PR2：第二光阻层
[0068] PR11、PR21：较薄部分
[0069] PR12、PR22：较厚部分
具体实施方式
[0070] 图1A绘示本发明的一实施例的画素结构的局部剖面示意图，图1B本实施例的具有画素结构1000的局部上视示意图，其中图1A为根据图1B中的L1-L1’剖面线所绘示的剖面图。请同时参照图1A以及图1B，配置于一基板100上的是本实施例的画素结构1000，其包括一画素电极210、一遮光图案220、一层间介电图案230、一半导体图案240、一源/汲极250、一介电层260以及一闸极270。
[0071] 承上述，遮光图案220配置于部分画素电极210上，而层间介电图案230配置于遮光图案220上，且半导体图案240配置于层间介电图案230上。源/汲极250电性连接画素电极210并覆盖半导体图案240的部分区域，其中未被源/汲极250所覆盖的部分半导体图案240中为一信道240c。介电层260覆盖源/汲极250、半导体图案240、层间介电图案230、遮光图案220以及画素电极210，且闸极270配置于信道240c上方的介电层260上。
[0072] 在本实施例中，画素结构1000进一步在半导体图案240以及源/汲极250之间设置一奥姆接触图案242，以使奥姆接触图案242分别与半导体图案240以及源/汲极250形成良好的奥姆接触(Ohmic contact)。
[0073] 由图1A以及图1B可知，由闸极270、源/汲极250以及半导体图案240所构成的薄膜晶体管(Thin Film Transistor，TFT)为一顶闸极薄膜晶体管(TopGate TFT)200，其中闸极270可透过电性连接至扫描线GL来接收扫描讯号，而源/汲极250可透过电性连接至数据线DL来接收数据讯号。
[0074] 图2A～图2I绘示本发明的一实施例的画素结构的制造流程局部剖面示意图。首先，请参照图2A，在一基板100上依序形成一电极材料层210a、一遮光材料层220a、一层间介电材料层230a、一半导体材料层240a以及一第一光阻层PR1。在本实施例中，基板100的材质例如是玻璃、石英或塑料等透光的材质，电极材料层210a例如是铟锡氧化物(Indium Tin Oxide，ITO)，而遮光材料层220a例如是不透光的金属材料，且层间介电材料层230a例如是氮化硅(SiNx)。然而，欲形成图1A的画素结构1000中的奥姆接触图案242，可在图2A的步骤中形成第一光阻层PR1之前，于半导体材料层240a上形成一奥姆接触材料层242a，其中半导体材料层240a以及奥姆接触材料层242a的材质例如分别是非晶硅以及N型重掺杂的非晶硅。
[0075] 承上述，本实施例的第一光阻层PR1具有一较薄部分PR11以及一较厚部分PR12，其中第一光阻层PR1例如是正型(positive)光阻。此外，形成第一光阻层PR1的方法例如是先以旋转涂布法(SpinCoating)、喷嘴/旋转涂布法(slit/spin coating)或非旋转涂布法(spin-less coating)将具有感光特性的材料层(未绘示)涂布于半导体材料层240a上，接着利用具有不同光穿透率区域的半调式光罩M(Half-Tone Mask，HTM)或灰阶光罩M(Gray-Level Mask)以对此感光材料层进行曝光后，再进行显影、硬烤等程序。其中，半调式光罩M或灰阶光罩M包括光穿透率实质上为100％的透光区M100、对应于较薄部分PR11的半透光区Mx以及对应于较厚部分PR12且光穿透率实质上为0％的非透光区M0。
[0076] 然后，请参照图2B，以第一光阻层PR1作为罩幕，图案化奥姆接触材料层242a、半导体材料层240a、层间介电材料层230a、遮光材料层220a以及电极材料层210a，以形成一奥姆接触材料图案242b、一半导体材料图案240b、一层间介电材料图案230b、一遮光材料图案220b以及画素电极210。
[0077] 继之，缩减第一光阻层PR1的厚度直到第一光阻层PR1的较薄部分PR11被移除，并保留较厚部分PR12，如图2C所示。在本实施例中，缩减第一光阻层PR1的厚度的方法例如是进行干蚀刻灰化(Ashing)制程。
[0078] 接着，以第一光阻层PR1的较厚部分PR12作为罩幕，移除被暴露的奥姆接触材料图案242b、半导体材料图案240b、层间介电材料图案230b以及遮光材料图案220b，以形成图2D所绘示的奥姆接触材料图案242c、半导体图案240、层间介电图案230以及遮光图案220。
[0079] 上述至此，可知本实施例利用一道光罩制程来形成画素结构1000(绘示于图1A)中的半导体图案240、层间介电图案230、遮光图案220以及画素电极210的方法。随后，移除第一光阻层PR1，如图2E所示。
[0080] 接下来，说明形成源/汲极250(绘示于图1A)的方法。请同时参照图2F以及图2F’，其中图2F为根据图2F’中的L2-L2’剖面线所绘示的剖面图。在画素电极210上形成源/汲极250，其中源/汲极250电性连接画素电极210并覆盖半导体图案240的部分区域，且未被源/汲极250所覆盖的部分半导体图案240中为信道240c。
[0081] 在本实施例中，是透过另一道光罩制程来形成源/汲极250。详细而言，首先在基板100上形成第一导电材料层(未绘示)，其中第一导电材料层例如是透过溅镀(sputtering)、蒸镀(evaporation)或是其它薄膜沉积技术所形成，之后可利用蚀刻制程来图案化第一导电材料层以形成源/汲极250。
[0082] 值得一提的是，在上述步骤中，本实施例可进一步以源/汲极250作为罩幕，并利用干蚀刻制程来移除绘示于图2E中被暴露的奥姆接触材料图案242c，以在半导体图案240以及源/汲极250之间形成如图2F所绘示的奥姆接触图案242。
[0083] 接下来，说明形成介电层260以与门极270(绘示于图1A)的方法。请先参照图2G，在基板100上依序形成一介电材料层260a、一第二导电材料层270a以及一第二光阻层PR2，其中介电材料层260a覆盖半导体图案240、层间介电图案230、遮光图案220以及画素电极210。
[0084] 在本实施例中，第二光阻层PR2具有一较薄部分PR21以及一较厚部分PR22，其中第二光阻层PR2例如是正型光阻。此外，形成第二光阻层PR2的方法例如是先以旋转涂布法、喷嘴/旋转涂布法或非旋转涂布法将具有感光特性的材料层(未绘示)涂布于第二导电材料层270a上，接着利用具有不同光穿透率区域的半调式光罩(未绘示)或灰阶光罩(未绘示)以对此感光材料层进行曝光后，再进行显影、硬烤等程序。其中，半调式光罩或灰阶光罩包括光穿透率实质上为100％的透光区、对应于较薄部分PR21的半透光区以及对应于较厚部分PR22且光穿透率实质上为0％的非透光区。
[0085] 再者，以第二光阻层PR2作为罩幕，图案化第二导电材料层270a以及介电材料层260a，以形成一导电材料图案270b以及介电层260，并暴露部分画素电极210，如图2H所示。需要说明的是，上述图案化介电材料层260a并非必然的制程步骤。也就是说，本实施例也可不图案化介电材料层260a，以使介电层260可全面性地覆盖画素电极210，即介电层
260不暴露画素电极210。简言之，介电层260的图案应视实际产品而定，本发明并不限制。
[0086] 然后，缩减第二光阻层PR2的厚度直到第二光阻层PR2的较薄部分PR21被移除，并保留较厚部分PR22，如图2I所示。在本实施例中，缩减第二光阻层PR2的厚度的方法例如是进行干蚀刻灰化制程。
[0087] 之后，以第二光阻层PR2的较厚部分PR22作为罩幕，移除图2I中被暴露的导电材料图案270b，以形成图1A以及图1B所绘示的闸极270。而此步骤在移除第二光阻层PR2之后，即为图1A以及图1B所绘示的样貌。然而，倘若介电层260为全面性地覆盖画素电极210，则在移除第二光阻层PR2之后所形成的样貌为图3所绘示的画素结构3000。
[0088] 由上述可知，本实施例利用又一道光罩制程来形成画素结构1000或3000中的介电层260以与门极270，其中介电层260可暴露部分画素电极210(如图1A中的画素结构1000所示)或全面性地覆盖画素电极210(如图3中的画素结构3000所示)。
[0089] 更进一步地说，本实施例首先利用第一道光罩制程来形成半导体图案240、层间介电图案230、遮光图案220以及画素电极210，再利用第二道光罩制程来形成源/汲极250，最后利用第三道光罩制程来形成介电层260以与门极270。也就是说，本实施例仅用三道光罩制程便能形成具有顶闸极薄膜晶体管200的画素结构1000或3000，此举不仅可节省光罩的制作成本，还有助于简化制程。
[0090] 接下来，本实施例进一步将前述的画素结构1000或3000应用于显示面板中。举例来说，请参照图4，其中图4所绘示的画素结构为1000，本实施例的显示面板400包括一主动组件基板410、一对向基板420以及配置于主动组件基板410以及对向基板420之间的一显示介质层430，其中显示介质层430的材质可以是液晶、电激发光材料或其它适合的材料。主动组件基板410包括一基板100与配置于此基板100上的多个数组排列的画素结构1000、多条彼此平行的扫描线GL以及多条彼此平行的数据线DL，其中数据线DL与扫描线GL交错，而每一扫描线GL与对应的闸极270电性连接，且每一数据线DL与对应的源/汲极250电性连接。然而，本实施例的显示面板400中的画素结构也可以是画素结构3000的样貌，在此不多加描述。
[0091] 在此需要说明的是，本实施例的显示面板400可以是穿透式显示面板、反射式显示面板或半穿透半反射式显示面板。以穿透式显示面板或半穿透半反射式显示面板为例，显示面板400可进一步与背光模块(未绘示)搭配而构成穿透式显示器或半穿透半反射式显示器。倘若背光模块设置于显示面板400的下方，透过画素结构1000或3000中的遮光图案220的设置，可确保背光模块中的光源所提供的光线不会照射到半导体图案240，以避免画素结构1000或3000中的顶闸极薄膜晶体管200因照光而发生光漏电流的现象。
[0092] 在本实施例中，画素结构1000或3000中的遮光图案220、层间介电图案230以及半导体图案240例如具有相同的图案。然而，半导体图案240的边界主要是以不超过遮光图案220的边界为原则，以降低因照光而发生光漏电流的可能性，进而提升顶闸极薄膜晶体管200的电性特性。
[0093] 综上所述，本发明的画素结构的制造方法可利用三道光罩制程来形成本发明的画素结构，此举可降低光罩的制作成本，并使制程步骤更为简化。此外，在本发明的显示面板及其画素结构中，遮光图案的设置可解决顶闸极薄膜晶体管因照光而发生光漏电流的问题，因而顶闸极薄膜晶体管具有良好的电性特性，进而使显示面板具有良好的显示质量。
[0094] 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书范围所界定者为准。
