显示面板及显示装置转让专利
申请号 : CN200910158832.5
文献号 : CN101630075B
文献日 : 2011-05-04
发明人 : 傅建豪 , 李敏勤 , 江明峰 , 黄峻维
申请人 : 友达光电股份有限公司
摘要 :
本发明公开了一种显示面板及显示装置，该显示面板具有显示区、至少一扇出区以及外接电路区。外接电路区位于显示区外围，而扇出区位于显示区与外接电路区之间。显示面板包括多个像素结构及至少一拉线组。每一拉线组包括多个外部接垫、多个内部节点、多个转接点、多条主拉线以及多条连接线。多条主拉线配置于扇出区内，连接于多个转接点与所对应的多个内部节点之间。任两相邻的外部接垫之间的间距为CP1，任两相邻的内部节点之间的间距为CP2，任两相邻的转接点之间的间距为PM，且CP2＞CP1(max)≥PM≥CP1(min)，其中，CP1(max)为CP1的最大值，而CP1(min)为CP1的最小值。
权利要求 :
1.一种显示面板，具有一显示区、至少一扇出区以及一外接电路区，该外接电路区位于该显示区外围，而该扇出区位于该显示区与该外接电路区之间，其特征在于，该显示面板包括：多个像素结构，配置于该显示区内；
至少一拉线组，每一拉线组包括：
多个外部接垫，配置于该外接电路区内，其中任两相邻的外部接垫之间的间距为CP1，且CP1(max)为CP1的最大值，而CP1(min)为CP1的最小值；
多个内部节点，配置于该显示区内，且该些内部节点分别电性连接至所对应的该些像素结构，其中任两相邻的内部节点之间的间距为CP2；
多个转接点，配置于该扇出区内，其中任两相邻的转接点之间的间距为PM，且CP2＞CP1(max)≥PM≥CP1(min)；
多条主拉线，配置于该扇出区内，连接于该些转接点与所对应的该些内部节点之间；以及多条连接线，配置于该扇出区内，并连接于相应的该转接点与该外部接垫之间。
2.如权利要求1所述的显示面板，其特征在于，20μm＜PM＜40μm，其中该些外部接垫与该些转接点之间的最短距离为Ha，且50μm＜Ha＜1000μm。
3.如权利要求1所述的显示面板，其特征在于，每一主拉线的线宽介于5μm至10μm之间。
4.如权利要求1所述的显示面板，其特征在于，每一转接点包括一接触窗。
5.如权利要求1所述的显示面板，其特征在于，在每一拉线组中，该些外部接垫沿一第一直线排列，该些内部节点沿一第二直线排列，该些转接点沿一第三直线排列，且该第一直线、该第二直线以及该第三直线相互平行。
6.如权利要求1所述的显示面板，其特征在于，PM为定值，其特征在于，CP2为定值。
7.如权利要求1所述的显示面板，其特征在于，每一连接线包括：两连接线段；以及
一连接节点，其中一连接线段的一端藉由该连接节点连接至另一连接线 段的一端，以使该些连接线段串接形成该连接线，其中任两相邻的连接节点之间的间距为PJ，且CP2＞CP1(max)≥PM≥PJ≥CP1(min)，其中PJ为定值。
8.如权利要求1所述的显示面板，其特征在于，每一主拉线包括：两拉线线段；以及
一拉线节点，其中一拉线线段的一端藉由该拉线节点连接至另一拉线线段的一端，以使该些拉线线段串接形成该主拉线，其中任两相邻的拉线节点之间的间距为PJ，且CP2＞CP1(max)≥PJ≥PM≥CP1(min)。
9.如权利要求1所述的显示面板，其特征在于，每一主拉线为单层结构。
10.如权利要求1所述的显示面板，其特征在于，每一主拉线为多层结构。
11.如权利要求1所述的显示面板，其特征在于，每一主拉线包括一连续弯折线段。
12.如权利要求1所述的显示面板，其特征在于，每一拉线组内的该些主拉线的长度是由该拉线组的中央区域朝向两侧递减。
13.如权利要求1所述的显示面板，其特征在于，每一拉线组内的该些主拉线的宽度是由该拉线组的中央区域朝向两侧递增。
14.如权利要求1所述的显示面板，其特征在于，每一连接线为单层结构。
15.如权利要求1所述的显示面板，其特征在于，每一连接线为多层结构。
16.一种显示装置，其特征在于，包括：
如权利要求1所述的显示面板；以及
至少一驱动元件，电性连接于相应的该显示面板的该些外部接垫。
17.如权利要求16所述的显示装置，其特征在于，该驱动元件包括一卷带承载器封装结构或一薄膜上芯片封装结构。
说明书 :
显示面板及显示装置
技术领域
[0001] 本发明是有关于一种显示面板及显示装置，且特别是关于一种阻抗匹配(Impedance matching)良好的显示面板及显示装置。
背景技术
[0002] 由于液晶显示器的高影像分辨率需求以及轻薄短小化趋势，液晶显示面板上的驱动电路构装技术已逐渐由晶粒-电路板接合技术(Chip On Board，COB)转变为胶卷自动贴合技术(Tape Automated Bonding，TAB)，之后再演进成接脚之间具有微间距(fine pitch)的薄膜上芯片(Chip On Film，COF)接合技术以及玻璃上芯片接合技术(Chip On Glass，COG)。其中，薄膜上芯片接合技术以及玻璃上芯片接合技术属于多脚位(high pin count)的封装技术，其可减少驱动电路本身以及串接用电路板的用量，因此薄膜上芯片接合技术以及玻璃上芯片接合技术已逐渐成为主流趋势。
[0003] 图1为现有技术的一种显示面板100的局部上视、及部份放大示意图。请参照图1，显示面板100具有显示区102、扇出区104以及外接电路区106。显示区102内具有多条扫描线111、多条数据线121以及多个像素结构108。多条数据线121与多个位于显示区
102的内部节点123电性连接。外接电路区106具有多个外部接垫132，且外部接垫132可通过薄膜上芯片接合技术、以及胶卷自动贴合技术与驱动芯片130电性连接。外部接垫132与内部节点123电性连接，尤其是，外部接垫132与内部节点123之间可通过金属层(未绘示)以绕线方式在扇出区104内进行导线间的阻抗匹配(impedance match)。 [0004] 一般而言，在扇出区104内，当外侧的金属导线宽度越宽、在内侧的金属导线宽度越小，则金属导线的阻抗匹配会越佳。然而，由于显示面板100的功能需求日益提高，驱动芯片130的设计逐渐趋于复杂化，在不增加驱动芯片130使用数量的成本考虑下，可能需要增加每一驱动芯片130的驱动线路数目，如此，将导致外部接垫132的间距CP减少。当外部接垫132的间距CP减小至一定程度、彼此过于靠近时，外部接垫132容易在形成时彼此重叠而造成短路。
102的内部节点123电性连接。外接电路区106具有多个外部接垫132，且外部接垫132可通过薄膜上芯片接合技术、以及胶卷自动贴合技术与驱动芯片130电性连接。外部接垫132与内部节点123电性连接，尤其是，外部接垫132与内部节点123之间可通过金属层(未绘示)以绕线方式在扇出区104内进行导线间的阻抗匹配(impedance match)。 [0004] 一般而言，在扇出区104内，当外侧的金属导线宽度越宽、在内侧的金属导线宽度越小，则金属导线的阻抗匹配会越佳。然而，由于显示面板100的功能需求日益提高，驱动芯片130的设计逐渐趋于复杂化，在不增加驱动芯片130使用数量的成本考虑下，可能需要增加每一驱动芯片130的驱动线路数目，如此，将导致外部接垫132的间距CP减少。当外部接垫132的间距CP减小至一定程度、彼此过于靠近时，外部接垫132容易在形成时彼此重叠而造成短路。
[0005] 因此，如何在驱动线路趋于复杂化的同时，仍使导线维持良好的阻抗匹配，实为亟待解决的一大难题。
[0006] 发明内容
[0007] 本发明提出一种显示面板，具有良好的阻抗匹配。
[0008] 本发明又提出一种显示装置，具有上述显示面板，可在驱动芯片的间距减少时仍保有良好的阻抗匹配。
[0009] 本发明提出一种显示面板，具有显示区、至少一扇出区以及外接电路区，外接电路区位于显示区外围，而扇出区位于显示区与外接电路区之间。显示面板包括多个像素结构及至少一拉线组。多个像素结构配置于显示区内，而每一拉线组包括多个外部接垫、多个内部节点、多个转接点、多条主拉线以及多条连接线。多个外部接垫配置于外接电路区内。多个内部节点配置于显示区内，且多个内部节点分别电性连接至所对应的多个像素结构。多个转接点配置于扇出区内。多条主拉线配置于扇出区内，连接于多个转接点与所对应的多个内部节点之间。多条连接线配置于扇出区内并连接于相应的转接点与外部接垫之间，其中任两相邻的外部接垫之间的间距为CP1，任两相邻的内部节点之间的间距为CP2，任两相邻的转接点之间的间距为PM，且CP2＞CP1(max)≥PM≥CP1(min)，CP1(max)为CP1的最大值，而CP1(min)为CP1的最小值。
[0010] 在本发明之一实施例中，上述的显示面板，其中20μm＜PM＜40μm。 [0011] 在本发明之一实施例中，上述的显示面板，其中多个外部接垫与多个转接点之间的最短距离为Ha，且50μm＜Ha＜1000μm。
[0012] 在本发明之一实施例中，上述的显示面板，其中每一主拉线的线宽介于5μm至10μm之间。
[0013] 在本发明之一实施例中，上述的显示面板，其中每一转接点包括接触窗。 [0014] 在本发明之一实施例中，上述的显示面板，其中在每一拉线组中，多个外部接垫沿第一直线排列，多个内部节点沿第二直线排列，多个转接点沿第三直线排列，且第一直线、第二直线以及第三直线相互平行。
[0015] 在本发明之一实施例中，上述的显示面板，其中PM为定值。
[0016] 在本发明之一实施例中，上述的显示面板，其中CP2为定值。
[0017] 在本发明之一实施例中，上述的显示面板，其中每一连接线包括两条连接线段以及一个连接节点，其中，一条连接线段的一端藉由连接节点连接至另一连接线段的一端，以使多条连接线段串接形成连接线。
[0018] 在本发明之一实施例中，上述的显示面板，其中任两相邻的连接节点之间的间距为PJ，且CP2＞CP1(max)≥PM≥PJ≥CP1(min)。
[0019] 在本发明之一实施例中，上述的显示面板，其中PJ为定值。
[0020] 在本发明之一实施例中，上述的显示面板，其中每一主拉线包括两拉线线段以及一个拉线节点，其中，一条拉线线段的一端藉由拉线节点连接至另一拉线线段的一端，以使多条拉线线段串接形成主拉线。
[0021] 在本发明之一实施例中，上述的显示面板，其中任两相邻的拉线节点之间的间距为PJ，且CP2＞CP1(max)≥PJ≥PM≥CP1(min)。
[0022] 在本发明之一实施例中，上述的显示面板，其中每一主拉线为单层结构。 [0023] 在本发明之一实施例中，上述的显示面板，其中每一主拉线为多层结构。 [0024] 在本发明之一实施例中，上述的显示面板，其中每一主拉线包括连续弯折线段。 [0025] 在本发明之一实施例中，上述的显示面板，其中每一拉线组内的多条主拉线的长度是由拉线组的中央区域朝向两侧递减。
[0026] 在本发明之一实施例中，上述的显示面板，其中每一拉线组内的多条主拉线的宽度是由拉线组的中央区域朝向两侧递增。
[0027] 在本发明之一实施例中，上述的显示面板，其中每一连接线为单层结构。 [0028] 在本发明之一实施例中，上述的显示面板，其中每一连接线为多层结构。 [0029] 本发明又提出一种显示装置，包括上述的显示面板以及至少一驱动元件。驱动元件电性连接于相应的显示面板的多个外部接垫之间。
[0030] 在本发明之一实施例中，上述驱动元件包括卷带承载器封装结构(tapecarrier package，TCP)或薄膜上芯片(chip-on-film，COF)封装结构。
[0031] 在本发明之一实施例中，上述显示面板为液晶显示面板。
[0032] 基于上述，由于本发明的显示面板可利用单层或多层结构的连接线设计，在驱动芯片的导线间距被放宽后，再通过主拉线进行阻抗的调整，因此可获得 良好的阻抗匹配。由于本发明的显示装置具有上述的显示面板，因此可在驱动元件的间距减少时仍保有良好的阻抗匹配、阻抗调整更具弹性。
[0033] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
[0034] 图1为现有技术的一种显示面板的局部上视、及部份放大示意图； [0035] 图2为本发明实施例的显示装置的示意图；
[0036] 图3为显示面板的拉线组上视示意图；
[0037] 图4为拉线组的上视示意图；
[0038] 图5为一实施例的拉线组上视示意图以及连接节点附近的局部放大示意图； [0039] 图6为另一实施例的拉线组上视示意图以及连接节点附近的局部放大示意图； [0040] 图7为一实施例的拉线组上视示意图，以及转接点与拉线节点附近的局部放大示意图；
[0041] 图8为另一实施例的拉线组上视示意图，以及转接点附近的局部放大示意图。 [0042] 其中附图标记为：
[0043] 100、200：显示面板
[0044] 102、202：显示区
[0045] 104、204：扇出区
[0046] 106、206：外接电路区
[0047] 108、210：像素结构
[0048] 111：扫描线
[0049] 121：数据线
[0050] 220、320、420：拉线组
[0051] 204：扇出区
[0052] 132、222：外部接垫
[0053] 123、224：内部节点
[0054] 130、530：驱动芯片
[0055] 226：转接点
[0056] 232、332：主拉线
[0057] 232a：连续弯折线段
[0058] 332b、332c：拉线线段
[0059] 332d：拉线节点
[0060] 234、334：连接线
[0061] 334a、334b：连接线段
[0062] 334c：连接节点
[0063] 520：驱动元件
[0064] L1：第一直线
[0065] L2：第二直线
[0066] L3：第三直线
[0067] CP：外部接垫的间距
[0068] CP1：任两相邻的外部接垫之间的间距
[0069] CP1(max)：CP1的最大值
[0070] CP1(min)：CP1的最小值
[0071] CP2：任两相邻的内部节点之间的间距
[0072] PM：任两相邻的转接点之间的间距
[0073] PJ：任两相邻的连接节点之间的间距、任两相邻的拉线节点之间的间距 [0074] Ha：外部接垫与多个转接点之间的最短距离
[0075] Hb：拉线区域的高度
具体实施方式
[0076] 图2为本发明实施例的显示装置500的示意图。请参照图2，显示装置500包括显示面板200以及至少一驱动元件520。显示面板200例如为液晶显示面板，而驱动元件520电性连接于相应的显示面板200的多个外部接垫222，其中驱动元件520具有驱动芯片
530。在本实施例中，驱动元件520例如是卷带承载器(tape carrier package，TCP)封装结构，而显示装置500更包括电路板510，驱动元件520与电路板510电性连接。而在另一实施例中，驱动元件520 也可以是薄膜上芯片(chip-on-film，COF)封装结构。 [0077] 要注意的是，本发明并不限制驱动芯片与显示面板间电性连接的方式，上述显示装置500的驱动元件520仅为举例说明，并非用以限制本发明。
530。在本实施例中，驱动元件520例如是卷带承载器(tape carrier package，TCP)封装结构，而显示装置500更包括电路板510，驱动元件520与电路板510电性连接。而在另一实施例中，驱动元件520 也可以是薄膜上芯片(chip-on-film，COF)封装结构。 [0077] 要注意的是，本发明并不限制驱动芯片与显示面板间电性连接的方式，上述显示装置500的驱动元件520仅为举例说明，并非用以限制本发明。
[0078] 图3为显示面板200的拉线组220上视示意图。请参照图2及图3，以显示装置500为例，其中，显示面板200具有显示区202、至少一扇出区204以及外接电路区206，外接电路区206位于显示区202外围，而扇出区204位于显示区202与外接电路区206之间。 [0079] 显示面板200包括多个像素结构210及至少一拉线组220。多个像素结构210配置于显示区202内，而每一拉线组220包括多个外部接垫222、多个内部节点224、多个转接点226、多条主拉线232以及多条连接线234。
[0080] 详细而言，多个外部接垫222配置于外接电路区206内，并且多个外部接垫222是沿着第一直线L1排列。多个内部节点224配置于显示区202内，沿第二直线L2排列，且多个内部节点224分别电性连接至所对应的多个像素结构210。
[0081] 多个转接点226、多条主拉线232以及多条连接线234皆配置于扇出区204内。 [0082] 多个转接点226沿第三直线L3排列，且每一转接点226可包括一接触窗(未绘示)。此处要说明的是，当主拉线232与连接线234为不同层的金属线路布局(layout)时，主拉线232可通过转接点226处的接触窗与连接线234电性连接。本领域具有通常知识者，当可理解上述接触窗的设置、及接触窗与主拉线232、连接线234的电性连接方式，在此不再赘述。
[0083] 在本实施例中，由于上述第一直线L1、第二直线L2以及第三直线L3相互平行，因此多个外部接垫222、多个内部节点224、以及多个转接点226的排列方向彼此平行。 [0084] 进一步来看，多条主拉线232连接于多个转接点226与所对应的多个内部节点224之间，而在本实施例中，每一主拉线232的线宽介于5μm至10μm之间。 [0085] 在本实施例中，每一连接线234连接于相应的转接点226与外部接垫222之间，其中，任两相邻的外部接垫222之间的间距为CP1，任两相邻的内部节点224之间的间距为CP2，而任两相邻的转接点226之间的间距为PM。
[0086] 特别要强调的是，在本实施例中，CP2＞CP1(max)≥PM≥CP1(min)，其中，CP1(max)为CP1的最大值，而CP1(min)为CP1的最小值。
[0087] 举例而言，在显示面板200中，任两相邻的转接点226之间的间距PM例如是介于20μm到40μm，而多个外部接垫222与多个转接点226之间的最短距离例如为Ha，且此最短距离Ha例如是介于50μm到1000μm。
[0088] 此外，在本实施例中，任两相邻的转接点226之间的间距PM、以及任两相邻的内部节点224之间的间距CP2皆为定值，但本发明不限于此。在其它实施例中，任两相邻的转接点226之间的间距PM、或任两相邻的内部节点224之间的间距CP2可不为定值，或任两相邻的转接点226之间的间距PM与任两相邻的内部节点224之间的间距CP2皆非定值，即可依实际需求对不同位置的内部节点224之间的间距CP2做调整。
[0089] 另外，值得一提的是，为使显示面板200与驱动芯片530间各导线的阻抗匹配最佳化，显示面板200上的每一主拉线232可具有连续弯折线段232a，且每一主拉线232为多层结构。在本实施例中，每一拉线组220内的多条主拉线232的长度是由拉线组220的中央区域朝向两侧递减，实际上，例如可通过多层金属层的导线布局设计，将主拉线232的连续弯折线段232a内嵌于显示面板200的多层结构中，以使主拉线232在布局(layout)设计上更具弹性。而在显示面板200上，每一拉线组220内的多条主拉线232的宽度是由拉线组220的中央区域朝向两侧递增，此设计可使阻抗匹配更佳。
[0090] 在本实施例中，虽然针对外部接垫222与转接点226之间的最短距离Ha，必须在显示面板200上预留空间，但实际上，由于显示面板200与驱动芯片530之间的阻抗调整可使用上述连续弯折线段232a以多层结构的绕线方式在拉线区域204b内进行，而在区域204b内，任两相邻的转接点226间距PM会大于CP1(min)，因此，在拉线区域204b内，可使用较少/短的连续弯折线段232a而得到良好的阻抗调整。也就是说，可减少拉线区域204b的高度Hb以节省显示面板200的扇出区204使用面积。
[0091] 通过上述多条主拉线232的多层结构、长度与宽度的设计，显示面板200可得到良好的阻抗匹配。然而，上述的显示面板200仅为举例说明，本发明并不限制主拉线的结构、长度、或宽度等线路布局方式，本领域具有通常知识者，当可视其需要而设计出不同的线路布局方式。
[0092] 要强调的是，在本实施例中，虽然驱动芯片530的导线间距可能会随着产品需要而逐渐减小，但由于拉线组220可利用连接线234的设计，在驱动芯片530的导线间距被放宽后，再通过主拉线232进行阻抗匹配，因此在显示面板200与驱动芯片530间的导线阻抗调整方式可多元而富有弹性，而具有显示面板200的显示装置500可具有良好的阻抗匹配。 [0093] 图4为拉线组320的上视示意图。请参照图2及图4，在本发明的另一实施例中，显示面板200的拉线组除了可以是图3所示的拉线组220外，也可以是图4所示的拉线组320，其中，相同的构件以相同的标号表示，此处不再赘述。
[0094] 要说明的是，在拉线组320中，每一连接线334可以是由多个连接线段串接而成。如图4所示，每一连接线334可包括连接线段334a、连接线段334b以及一个连接节点334c，其中，一条连接线段334a的一端藉由连接节点334c连接至另一连接线段334b的一端，以使连接线段334a与连接线段334b串接形成连接线334。
[0095] 在本实施例中，任两相邻的连接节点334c之间的间距为PJ，且CP2＞CP1(max)≥PM≥PJ≥CP1(min)。特别是，在本实施例中，任两相邻的连接节点334c之间的间距PJ为定值，但本发明不限于此，在其它实施例中，任两相邻的连接节点334c之间的间距PJ亦可不为定值。
[0096] 这里要强调的是，图4所示的拉线组320与图3所示的拉线组220，其不同之处在于，由于拉线组320的连接线334是由连接线段334a及连接线段334b所组成，而连接线段334a与334b连接线段可为不同层的导线布局设计，因此拉线组320的布局设计可更具弹性。
[0097] 图5为一实施例的拉线组320上视示意图以及连接节点334c附近的局部放大示意图。请参照图5，在本实施例中，连接节点334c两端的连接线段334a与连接线段334b例如为同一金属层，而转接点226两端的连接线段334b与主拉线232亦为同一金属层，此时，连接节点334c与转接点226仅为不同线段之交会处。也就是说，连接线段334a、连接线段334b及主拉线232可以是由同一金属层所构成的单层结构。或者，在另一实施例中，连接线段334a、连接线段334b及主拉线232可分别是由两层以上金属层所构成的多层结构，其中，连接节点334c为连接线段334a与连接线段334b在同一金属层中的交会 处，而转接点
226为连接线段334b与主拉线232在同一金属层中的交会处。
226为连接线段334b与主拉线232在同一金属层中的交会处。
[0098] 在图6所示的另一实施例中，当连接节点334c两端的连接线段334a与连接线段334b，或转接点226两端的连接线段334b与主拉线232并不是由同一金属层所构成时，例如可在连接节点334c或转接点226的位置上设置贯通孔TH，以使连接线段334a、连接线段
334b与主拉线232电性连接。
334b与主拉线232电性连接。
[0099] 举例来说，在一实施例中，连接线段334a为第一金属层所构成的单层结构，而连接线段334b及主拉线232皆为第一金属层与第二金属层所构成的多层结构。当连接线段334a与连接线段334b的交会处为不同金属层时，例如可在连接节点334c上设置贯通孔TH，以使连接线段334a与连接线段334b电性连接。或者，在另一实施例中，连接线段334a与连接线段334b均为第一金属层所构成的单层结构，而主拉线232为第一金属层与第二金属层所构成的多层结构。当连接线段334b与主拉线232的交会处为不同金属层时，例如可在转接点226上设置贯通孔TH，以使连接线段334b与主拉线232电性连接。 [0100] 在部分实施例中，连接线段334a为第一金属层所构成的单层结构，而连接线段
334b与主拉线232均为第二金属层所构成的单层结构。此时，例如可在连接节点334c上设置贯通孔TH，以使连接线段334a与连接线段334b电性连接。另外，在部分实施例中，连接线段334a与连接线段334b均为第一金属层所构成的单层结构，而主拉线232为第二金属层所构成的单层结构。此时，例如可在转接点226上设置贯通孔TH，以使连接线段334b与主拉线232电性连接。
334b与主拉线232均为第二金属层所构成的单层结构。此时，例如可在连接节点334c上设置贯通孔TH，以使连接线段334a与连接线段334b电性连接。另外，在部分实施例中，连接线段334a与连接线段334b均为第一金属层所构成的单层结构，而主拉线232为第二金属层所构成的单层结构。此时，例如可在转接点226上设置贯通孔TH，以使连接线段334b与主拉线232电性连接。
[0101] 另一方面，除了连接线可以由多个线段组成之外，主拉线同样也可以是由多个线段串接而成。举例而言，显示面板200的拉线组还可以是图7所示的拉线组420，其中，相同的构件以相同的标号表示，此处不再赘述。
[0102] 拉线组420的主拉线432包括拉线线段432a、拉线线段434b以及拉线节点432c，其中拉线线段432a一端藉由拉线节点432c连接至拉线线段432b的一端，以使拉线线段432a、拉线线段434b串接形成主拉线432。拉线线段432与拉线线段434亦可为单层或多层的走线布局设计，以使拉线组的布局方式更为多元。
[0103] 请参照图7，举例而言，在一实施例中，连接线234、拉线线段432a以及拉线线段432b均为同一金属层，此时，拉线节点432c与转接点226仅为线 段转折交会之处。在另一实施例中，连接线234、拉线线段432a及拉线线段432b均为两层以上金属层所构成的多层结构。其中，在转接点226交会的连接线234与拉线线段432a为同一金属层，而在拉线节点432c交会的拉线线段432a与拉线线段432b为同一金属层。此时，拉线节点432c与转接点226亦仅为线段转折交会之处。
[0104] 类似地，在部分实施例中，当连接线234、拉线线段432a与拉线线段432b并不是由同一金属层所构成时，例如可在拉线节点432c或转接点226的位置上设置贯通孔TH，以使拉线线段432a、拉线线段432b与连接线234电性连接，如图8所示。举例来说，连接线234为第一金属层所构成的单层结构，而拉线线段432a与拉线线段432b均为第一金属层与第二金属层所构成的多层结构。当连接线234与拉线线段432a交会处为不同金属层时，可在转接点226上设置贯通孔TH，以使连接线234与拉线线段432a电性连接。 [0105] 要强调的是，上述实施例中的拉线组320及拉线组420仅为举例说明，本发明并不限制拉线组中连接线段的线段数量与结构、或拉线线段的线段数量与结构，本领域具有通常知识者，当可依其需要而设计出不同的线路布局方式。
[0106] 综上所述，由于本发明的显示面板可通过转接点与联接线的设计，使驱动线路的阻抗在较宽广的地方进行调整，因此各驱动线路间的阻抗调整可更具弹性、显示面板可获得良好的阻抗匹配与空间利用。此外，由于本发明的显示装置具有上述的显示面板，因此在驱动芯片的节距减少时仍可保有良好的阻抗匹配，驱动芯片的设计亦较不受到限制。 [0107] 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。