用于高速应用的包络检波器

摘要

本发明提供了一种包络检波电路。该包络检波电路包括：放大输入差分信号的源级负反馈电路，提供正比于放大信号的电压的差分增益级，保持由增益级所提供电压的电压保持电路，比较由电压保持电路所保持的电压和参考电压以输出检波信号的比较电路，响应检波信号并向源级负反馈电路输出控制信号的包络电平调整和选择单元。

权利要求

1.一种包络检波电路，包括：

源级负反馈电路，其放大差分输入信号以输出放大信号；

增益级，其接收所述放大信号并提供正比于所述放大信号的电压；

电压保持电路，其保持由所述增益级提供的电压；

比较电路，其比较由电压保持电路所保持的电压和参考电压以输出检波信号；以及包络电平调整和选择单元，其运算检波信号并向所述源级负反馈电路输出控制信号以控制包络的电平，所述包络电平调整和选择单元包括电压-电流转换器，其将包络电平信号转换为电流信号，以及电流电平调整和选择单元，其响应所述电流信号和所述检波信号，并向所述源级负反馈电路输出所述控制信号。

2.根据权利要求1所述包络检波电路，其中所述源级负反馈电路包括差分运算放大器，所述差分运算放大器放大差分输入信号以输出差分放大信号。

3.根据权利要求1所述包络检波电路，其中所述增益级包括运算放大器，所述运算放大器放大来自源级负反馈电路的所述差分放大信号并输出单端放大信号。

4.根据权利要求1所述包络检波电路，其中所述比较电路包括运算放大器，所述运算放大器接收由所述电压保持电路所保持的电压和由恒压电源提供的Vref参考电压，并输出所述检波信号。

5.根据权利要求1所述包络检波电路，其中所述比较电路包括施密特触发器电路，所述施密特触发器电路接收由所述电压保持电路所保持的电压并输出所述检波信号。

6.根据权利要求3所述包络检波电路，其中所述电压保持电路包括：PNP双极晶体管，其在发射极接收所述单端放大信号，并且其集电极连接到GND；以及RC网络，其一端连接到GND，另一端连接到所述PNP双极晶体管的基极。

7.一种包络检波电路，包括：

第一差分运算放大器，其放大差分输入信号以输出放大信号；

第二差分运算放大器，其提供正比于所述放大信号的单端放大信号；

电压保持电路，其保持由所述第二差分运算放大器所提供的电压；

比较电路，其比较由所述电压保持电路所保持的电压和参考电压，以输出检波信号；以及包络电平调整和选择单元，其运算所述检波信号并向所述第一差分运算放大器输出控制信号；其中所述控制信号提供动态包络电平控制，所述包络电平调整和选择单元包括电压-电流转换器，其将包络电平信号转换为电流信号，以及电流电平调整和选择单元，其响应所述电流信号和所述检波信号，并向所述第一差分运算放大器输出所述控制信号。

8.根据权利要求7所述包络检波电路，其中所述第一差分运算放大器进一步包括第一分支，其包括与电源连接的第一电阻，与GND连接的第一电流源，连接于所述第一电阻和第一电流源之间的第一NMOS晶体管，以及第二分支，其包括与电源连接的第二电阻，与GND连接的第二电流源，连接于所述第二电阻和第二电流源之间的第二NMOS晶体管。

9.根据权利要求8所述包络检波电路，其中所述第一差分运算放大器进一步包括介于所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极之间的并行实现的可变RC网络，其中所述第一差分运算放大器的输入信号带宽适应可变RC网络的电阻和电容值而变化。

10.根据权利要求7所述包络检波电路，其中所述电压保持电路包括：NPN双极晶体管，其在发射极接收所述单端放大信号，其集电极连接到电源；以及并行RC网络，其一端连接于电源，另一端连接于所述NPN双极晶体管的基极。

11.根据权利要求7所述包络检波电路，其中所述比较电路包括运算放大器，所述运算放大器接收由所述电压保持电路所保持的电压和由恒压电源提供的Vref参考电压，并输出所述检波信号。

12.根据权利要求7所述包络检波电路，其中所述比较电路包括施密特触发器电路，所述施密特触发器电路接收由所述电压保持电路所保持的电压并输出所述检波信号。

13.根据权利要求7所述包络检波电路，其中所述控制信号进一步包括第一数字信号，其在所述检波信号为高时增大，以及第二数字信号，其在所述检波信号为低时增大。

14.一种包络检波电路，包括：

源级负反馈电路，其放大差分输入信号以输出差分输出信号；

增益级，其放大由所述源级负反馈电路输出的所述差分输出信号，并输出单端放大信号；

电压保持电路，其保持由所述增益级提供的所述单端放大信号的电压；

比较电路，其接收由所述电压保持电路所保持的电压，比较由所述电压保持电路所保持的电压和参考电压，并输出检波信号；以及包络电平调整和选择单元，其运算所述检波信号和由恒压提供的初始选择和偏置校准信号，并向所述源级负反馈电路输出控制信号以控制包络的电平，所述包络电平调整和选择单元包括电压-电流转换器，其将包络电平信号转换为电流信号，以及电流电平调整和选择单元，其响应所述电流信号和所述检波信号，并分别向第一和第二数位可控电流源输出第一和第二控制信号。

15.根据权利要求14所述包络检波电路，其中所述电压保持电路包括：PNP双极晶体管，其在发射极接收所述单端放大信号，并且其集电极连接到GND；以及RC网络，其一端连接到GND，另一端连接到所述PNP双极晶体管的基极。

说明书

用于高速应用的包络检波器

技术领域

[0001] 本发明一般涉及电子信号处理电路，尤其涉及用于高速串行应用的包络检波器。

背景技术

[0002] 串行接口在数字应用中广泛地用于在数字系统的不同元件之间发送和接收数字数据。作为典型的例子，各种串行接口标准，如USB2.0、串行ATA和PCI express，已经用于在个人计算机的模块间提供线路芯片到芯片通信。当数字系统向更大、更快、更复杂的趋势继续发展的时候，例如，能够实时处理更大数量数字数据的多媒体个人计算机，串行接口技术顺应该趋势得到了快速发展。因而，在高级数字系统中采用的串行接口通常应当具备以下所需要的特性：更高的处理速度，在信号强度减小时处理数字信号，更大的噪声耐量，更小的功率损耗，输入带宽的动态调整以及包络电平动态调整等等。

[0003] 图1为现存的用于检测在芯片到芯片通信信道中的数字信号的串行接口中的传统的包络检波电路。通过通信信道传输的数字信号一般以调制在载波频率上的信号分组的形式。分组从通信信道通过输入差分信号Vin+和Vin-之间的电位差被检测。例如，当Vin+和Vin-之间的电位差低于预定偏移参考值的时候，通信信道处于无信号状态；当Vin+和Vin-之间的电位差高于预定偏移参考值的时候，通信信道处于信号状态。信号分组由包络检波电路识别，该包络检波电路从分组中处理和提取期望包络信号。

[0004] 包络检波电路包括第一差分运算放大器，其接收输入差分信号Vin+和Vin-，放大输入波形的正端量并输出到增益级。包络检波电路还包括第二差分运算放大器，其接收输入差分信号Vin+和Vin-，放大输入波形的负端量并输出到增益级。电压保持电路保持增益级的电压。比较电路比较电压保持电路所保持的电压与用来判断是否处于信号或无信号状态的预定偏移参考值，并将结果作为检波信号输出。

[0005] 当高级数字系统中的高速信号传输变得更加重要时，以上所述的传统的包络检波电路的运行在很多方面存在问题。首先，传统的包络检波电路需要多个运算放大器并且消耗相当多的功率。此外，出现在传统包络检波电路的前级的多个运算放大器呈现出巨大的输入电容负载，这一般会限制信号接收和发送的速度。另外，传统包络检波电路缺少在高级高速数字系统中需要的输入信号带宽选择和动态包络电平调谐能力。

发明内容

[0006] 本发明的优选的实施例提供了一种包络检波电路，普遍解决了上述的这些以及其它的问题，并且普遍达到了技术效果。包络检波电路包括：放大输入差分信号的源级负反馈电路，提供正比于放大信号的电压的差分增益级，保持增益级所提供电压的电压保持电路，比较电压保持电路所保持的电压和参考电压并输出检波信号的比较电路，响应检波信号并向源级负反馈电路输出控制信号的包络电平调整和选择单元。

[0007] 根据本发明的优选的实施例，一种包络检波电路包括：放大差分输入信号并输出放大信号的源级负反馈电路，接收放大信号并提供正比于放大信号的电压的增益级，保持增益级所提供电压的电压保持电路，比较由电压保持电路所保持的电压和参考电压以输出检波信号的比较电路，运算检波信号并向源级负反馈电路输出控制信号以控制包络的电平的包络电平调整和选择单元。

[0008] 根据本发明的另一个优选的实施例，一种包络检波电路包括：放大差分输入信号以输出放大信号的第一差分运算放大器，提供正比于放大信号的单端电压的第二差分运算放大器，保持由第二差分运算放大器所提供电压的电压保持电路，比较由电压保持电路所保持的电压和参考电压以输出检波信号的比较电路，运算检波信号并向第一差分运算放大器输出控制信号的包络电平调整和选择单元；其中控制信号提供动态包络电平控制。

[0009] 根据本发明的又一个优选的实施例，一种包络检波电路包括：放大差分输入信号以输出差分输出信号的源级负反馈电路，放大由源级负反馈电路所输出的差分输出信号并输出单端放大信号的增益级，保持由增益级提供的单端放大信号电压的电压保持电路，接收由电压保持电路所保持的电压并比较由电压保持电路所保持的电压和参考电压以及输出检波信号的比较电路，运算检波信号和由恒压提供的初始选择和偏置校准信号并向源级负反馈电路输出控制信号以控制包络的电平的包络电平调整和选择单元。

附图说明

[0010] 为了更加全面地理解本发明及其有益效果，以下结合附图进行描述，其中：

[0011] 图1示出了现有技术的包络检波电路的框图和输入差分信号；

[0012] 图2为示出的实施例的包络检波器的框图；

[0013] 图3为示出的实施例的输入信号Vin+、Vin-和差分信号(Vin+)-(Vin-)的信号波形；

[0014] 图4A为示出的实施例的源级负反馈单元的原理图；

[0015] 图4B为示出的实施例的可调输入信号频率带宽的示意图；

[0016] 图4C为图4A示出的源级负反馈单元的详细原理图；

[0017] 图4D-4E为示出的实施例的源级负反馈单元的原理图；

[0018] 图5A为示出的实施例的差分增益级的原理图；

[0019] 图5B为示出的实施例的差分增益级输出的信号波形图；

[0020] 图5C为示出的实施例的差分增益级的原理图；

[0021] 图6A为示出的实施例的电压保持电路的原理图；

[0022] 图6B为示出的实施例的电压保持电路输出的信号波形图；

[0023] 图6C为示出的实施例的电压保持电路的原理图；

[0024] 图7A为示出的实施例的比较电路的原理图；

[0025] 图7B为示出的实施例的比较电路输出的信号波形图；

[0026] 图7C为示出的实施例的比较电路的原理图；

[0027] 图8A为示出的实施例的包络电平调整和选择单元的原理图；以及[0028] 图8B-8C为示出的实施例的电流电平调整和选择单元的原理图。

具体实施方式

[0029] 下面详细讨论本发明优选的实施例的制造和使用。应当理解的是，无论如何，示出的实施例提供了很多可在广泛多种场景中实施的适用的发明概念。所讨论的特定的实施例仅是制造和使用本发明的特定方法，并不是对本发明的范围的限制。

[0030] 本发明在特定的环境中将参考优选的实施例进行描述，即用于高速串行应用的包络检波器。本发明的实施例可以在传输速率大于5Gbps的情况下提供更高的信号处理速度。优选的实施例也可以具有更大的噪声耐量，因而能够在信号强度减小的情况下处理数字信号。与传统的包络检波器相比较，运行优选的实施例中的包络检波器所需要的运算放大器的数目减少了，因此消耗功率较小。另外，优选的实施例中的包络检波器便于输入带宽的动态调整和包络电平的动态调整，因此更适合作为高速串行接口用于高级数字系统。

[0031] 图2示出了根据本发明的一个优选的实施例的包络检波器100的框图。包络检波器100包括源级负反馈单元110，差分增益级120，电压保持电路130，比较电路140，以及包络电平调整和选择单元150。在运行中，来自通信信道10的输入信号Vin+和Vin-输入到源级负反馈单元110。在一个优选的实施例中，通信信道10为双向的串行外设总线，其在高频每次传输数据的单个比特，每个输入差分信号Vin+和Vin-都具有从-100mV到+100mV的振幅。输入到源级负反馈单元110的差分信号(Vin+)-(Vin-)被放大，并且输出信号Vout+和Vout-被提供到差分增益级120。放大信号V1基本上被提供到电压保持电路130。电压保持电路130保持来自增益级120的电压V1并输出正比于V1的电压V2。比较电路140比较V2与预定参考电压Vref以判断它是否指示信号状态或无信号状态，并输出信号Vdet作为检波信号。另外，检波信号Vdet被反馈到包络电平调整和选择单元150。包络电平调整和选择单元150运算Vdet和预定系统初始选择和偏置校准信号(包络电平信号)Venv，并输出控制信号C0和C1，所述控制信号C0和C1被提供到源级负反馈单元110。包络电平调整和选择单元150运行如下：当信号被检测到(Vdet为高)，C0将增加而C1将减小，这样Vout+和Vout-之间的偏置值会减小；当无信号被检测到(Vdet为低)，C1将增加而C0将减小，这样Vout+和Vout-之间的偏置值会增加到与预定系统初始选择和偏置校准信号Venv基本相等的值。需要注意的是，在当前的实施例中，信号C0、C1和Venv每个可以包括4比特数字总线以达到需要的控制精度，如图2所示。在其它的需要更高控制精度的实施例中，8比特数字总线用于C0和C1。

[0032] 图3示出了包络检波器100的输入级的输入信号Vin+、Vin-和差分信号(Vin+)-(Vin-)的信号波形。

[0033] 图4A示出了在一个优选的实施例中源级负反馈单元110的详细原理图。源级负反馈单元110包括差分对。差分对的第一分支包括耦合于电源电压VDD和NMOSFET M0的漏极之间的电阻R0。数位可控电流源ISS0耦合于NMOSFET M0的源极和地GND之间。差分对的第二分支包括耦合于电源电压VDD和NMOSFET M1的漏极之间的电阻R1。数位可控电流源ISS1耦合于NMOSFET M1和地GND之间。可变RC网络112在M0和M1的源极之间并行实现。通过分别改变电阻RV和电容CV的阻值和容值，RC网络112能够对输入信号频率带宽进行动态调整，这样便于在宽的频率范围内从输入的信号中选择感兴趣的数字信号。例如，图4B示出了信号单元增益相对于输入信号频率的图，其中频率波段为与保持初始RV和CV设置的RC网络112相对应的单元增益频率f0。通过调整RC网络112的RV和CV，频率波段可以以单元增益频率f1切换到更高的频率范围，例如，或以单元增益频率f-1降低到更低的频率范围，如图所示。

[0034] 提供到电流源ISS0的数字控制信号C0和提供到电流源ISS1的数字控制信号C1也输入到源级负反馈单元110。C0和C1从包络电平调整和选择单元150输出，并且每个都可以包括多比特数字总线以依赖于需要的控制精度的实际总线宽度来提供对电流源ISS0和ISS1中的电流的实时控制。如上所述，在数字控制信号C0和C1的控制下的电流源ISS0和ISS1可以便于包络电平的动态调整。

[0035] 在运行中，输入差分信号Vin+和Vin-分别被提供到M1和M0的栅极。每个放大输出信号Vout+和Vout-分别由R1和M1之间的节点和R0和M0之间的节点提供。

[0036] 图4C示出了具有可变电阻RV和可变电容CV的进一步细节的源级负反馈单元110。RV和CV每个都包括多个介于M0和M1的源极之间的并联的可变电阻或电容，这样便于RC网络112的微调。电流源ISS0和ISS1每个由分别介于NMOSFET M0和地之间以及NMOSFET M1和地之间的4个并联的NMOSFET来实现。控制信号C0和C1每个都包括4比特数字总线，每个比特分别耦合于在电流源ISS0和ISS1中的4个NMOSFET之一的栅极。

[0037] 图4D示出了在本发明的另一个实施例中实现的源级负反馈单元110’的详细原理图。110’的结构与图4A所示的110相似，110’也包括差分对，但是下列的有所不同。在差分对的第一分支中，数位可控电流源ISS0’介于电源电压VDD和PMOSFET M0’的源极之间实现。电阻R0’由介于PMOSFET M0’的漏极和地GND之间实现。类似地，差分对的第二分支包括介于电源电压VDD和PMOSFET M1’的源极之间实现的数位可控电流源ISS1’，以及介于PMOSFET M1’和地GND之间实现的电阻R1’。包括RV’和CV’的可变RC网络112’介于M0’和M1’之间并行实现。从包络电平调整和选择单元150产生的数字控制信号C0和C1被分别提供到电流源ISS0’和ISS1’。输入差分信号Vin+和Vin-被分别提供到M1’和M0’的栅极。每个放大输出信号Vout+和Vout-被分别提供到R1’和M1’之间的节点以及R0’和M0’之间的节点。

[0038] 图4E示出了关于图4D所描述的具有可变电阻RV’和可变电容CV’的进一步细节的源级负反馈单元110’。RV’和CV’每个都包括并联在M0’和M1’之间的多个可变电阻和电容，从而便于RC网络112’的微调。每个电流源ISS0’和ISS1’由分别并联在电源电压VDD和PMOSFET M0’，以及电源电压VDD和PMOSFET M1’之间的4个PMOSFET而实现。每个控制信号C0和C1包括4比特数字总线，每个比特连接到电流源ISS0’和ISS1’的4个PMOSFET其中之一的栅极。

[0039] 接下来，由源级负反馈单元110产生的输出信号Vout+和Vout-被提供到差分增益级120。图5A示出了在优选的实施例中差分增益级120的详细原理图，其包括一对NMOSFET M3和M4，一对PMOSFET M5和M6，以及电流源ISS2。M3和M4的源极连接到电流源ISS2的一端。电流源ISS2的另一端连接到地GND。M3和M4的漏极分别连接到M5和M6的漏极。M5的栅极和漏极，以及M6的栅极连接在一起。M5和M6的源极连接到电源电压VDD。由源级负反馈单元产生的Vout+和Vout-被分别提供到M3和M4的栅极，作为差分增益级
120的输入信号。输入差分信号Vout+和Vout-被差分增益级120转换为单端放大信号V1，并输出到M4和M6的漏极之间的节点，如图所示。

[0040] 图5B示出了由差分增益级120输出的信号V1的波形。

[0041] 图5C示出了本发明另一个优选的实施例实现的差分增益级120’的原理图，其包括一对NMOSFET M7和M8，一对PMOSFET M9和M10，以及电流源ISS3。电流源ISS3介于电源电压VDD和M9以及M10的源极实现。M7和M8的源极连接到地GND。M7和M8的漏极分别连接到M9和M10的漏极。M7的栅极和漏极，以及M8的栅极连接在一起。由源级负反馈单元110产生的Vout+和Vout-被分别提供到M9和M10的栅极，作为差分增益级120’的输入信号。输入差分信号Vout+和Vout-被转换为单端放大信号V1，并输出到M8和M10的漏极之间的节点，如图所示。

[0042] 图6A示出了一个优选的实施例的电压保持电路130的详细原理图。电压保持电路130包括PNP双极晶体管132，其集电极连接到地GND。RC网络135介于双极晶体管132和GND之间实现。从差分增益级120输出的放大信号V1被提供到双极晶体管132的发射极。当放大信号V1上升，RC网络135被充电，PNP双极晶体管132的基极上的电压V2急剧上升。尽管如此，当放大信号V1下降，介于晶体管132的基极和集电极之间的PN结被反偏压，PNP双极晶体管132降到截止操作区。由于缺少有效放电路径，PNP晶体管的基极上的电压V2被保持特定的一段时间。当信号V1的下一个上升沿到来并且又一次为RC网络充电的时候，电压V2被带到一个增高的电平。

[0043] 图6B示出了由电压保持电路130基于放大信号V1的输入而提供的输出电压V2。输出电压V2随引入的放大信号V1的上升沿的增大而增大，并当数字信号V1的引入流继续时保持在峰值。RC网络135保留的电荷可以在引入的数字信号V1流经过之后逐渐通过双极晶体管132释放。因此，电压V2在波形中以特定比率下降，如图所示。需要注意的是，RC网络135只在引入信号V1的正比特时间周期被充电，如上所述。因此，当前实施例的电压保持电路130降低了功率损耗。

[0044] 图6C示出了另一个实施例的电压保持电路130’的详细原理图。电压保持电路130’包括NPN双极晶体管132’，其集电极连接到电源VDD。RC网络135’介于双极晶体管
132’的基极和VDD之间实现。从差分增益级120输出的放大信号V1被提供到双极晶体管
132的发射极。电压保持电路130’以类似于以上参考图6A所述的电压保持电路130的方式运行。RC网络135’在引入的信号V1的负比特时间周期被充电，并且充入的电压在引入的信号V1的负比特时间周期被保持。在数字信号V1的引入流继续的时候，PNP双极晶体管132’的基极上的电压V2持续上升并保持在峰值。RC网络135’保留的电荷可以在引入的数字信号V1流经过之后逐渐通过双极晶体管132’释放。

[0045] 图7A示出了一个实施例的比较电路140的详细原理图。比较电路140包括运算放大器，其接收由电压保持电路130所保持的电压V2和从恒压电源提供的参考电压Vref。在比较电路140中，参考电压Vref优选为VDD的0.3～0.6倍。由电压保持电路130所保持的电压V2被输入到运算放大器的加侧，参考电压Vref被提供到运算放大器的减侧。比较电路140比较电压V2与参考电压Vref。运算放大器当电压V2大于参考电压Vref时指示高态，当电压V2小于参考电压Vref时指示低态。然后运算放大器输出矩形波检波信号VDET，如图7B所示。

[0046] 图7C示出了另一个实施例的比较电路140’的原理图。比较电路140’包括施密特触发器电路，其接收由电压保持电路130所保持的电压V2，在比较V2与预设触发电压的基础上输出矩形波检波信号VDET。该比较器结构在电源VDD大于1.8V时可以被采用。

[0047] 如前所述，从比较电路140输出的信号比特高/低检波信号Vdet被反馈到包络电平调整和选择单元150。

[0048] 图8A示出了一个实施例的包络电平调整和选择单元150的原理图。单元150包括电压-电流转换单元151和电流电平调整和选择单元152。预置系统初始选择和偏置校准信号(包络电平信号)Venv首选被单元151转换为电流信号Ienv。电流电平调整和选择单元152运算Ienv和从比较电路140反馈的Vdet，输出控制信号C0和C1，该控制信号C0和C1被提供到源级负反馈单元110。信号Venv、Ienv、C0和C1每个可以包括n比特信号总线以达到预期的控制精度。

[0049] 图8B示出了电流电平调整和选择单元152的进一步详细原理图。当信号被检测到(Vdet为高)时，预置二元值“B”通过n比特加法器155从初始选择和偏置校准电流信号Ienv中减去。以类似的方式，预置二元制“B”通过n比特加法器156被加到初始选择和偏置校准电流信号Ienv上。因此，C0将增大，C1将减小，这样从源级负反馈单元110输出的Vout+和Vout-之间的偏置值减小。图8C示出了当无信号被检测到(Vdet为低)时，预置二元值“A”在n比特加法器155中被加到初始选择和偏置校准电流信号Ienv上；预置二元值“A”在n比特加法器156中从初始选择和偏置校准电流信号Ienv中减去。该运算导致C1增大而C0减小，这样Vout+和Vout-之间的偏置值减小到一个基本等于预置系统初始选择和偏置校准信号Venv的值。因此，在介于输出矩形波检波信号VDET和源级负反馈单元110之间的反馈回路中提供的包络电平调整和选择单元150，能够实现包络电平的动态调整。

[0050] 尽管详细描述了本发明及其有益效果，但是应当理解的是，在不偏离限定在附加的权利要求中的本发明的精神和范围的情况下，可以做出各种变化、替代和改造。例如，优选的实施例中的发明特征包括包络电平调整和选择单元150和源级负反馈单元110控制信号C0和C1，可以用其它合适的电路结构来实现。又例如，本领域技术人员容易理解，形成优选的实施例的材料、工艺步骤、工艺参数可以在本发明的范围内变化。

[0051] 此外，本申请的保护范围不限于本说明书中描述的工艺、设备、制造、物质的组成、装置、方法和步骤的具体实施例。由于本领域的普通技术人员将很容易从本发明所公开的内容得到启示，因此根据本发明的内容，目前存在的或之后开发出的、与这里所描述的相关实施例发挥基本相同的作用或达到基本相同的效果的工艺、机器、制造、物质的成分、装置、方法或步骤可能被利用。因此，所附的权利要求目的在于把工艺、机器、制造、物质的成分、装置、方法或步骤包括在其范围之内。