电路结构的制造方法

摘要

本发明提供一种电路结构的制造方法，包括如下步骤：提供一基底；蚀刻该基底以形成多个纳米结构；以及利用外延成长在所述多个纳米结构上形成一复合半导体材料，其中成长自邻近的所述多个纳米结构的部分该复合半导体材料互相连接以形成一连续的复合半导体膜。本发明可以精确控制纳米柱的尺寸、图案密度及均匀度，此造成最终形成于其上的III氮化物膜具有改善的品质；造成明显的横向成长，而减少了III氮化物膜中的差排；使纳米柱破裂所需要的扭力较小；可以保证纳米柱部分301是机械强度弱的部分，能够轻易的被破坏或湿蚀刻掉。

权利要求

1.一种电路结构的制造方法，包括如下步骤：提供一基底，其中该基底包括一第一层、一位于该第一层上的第二层，以及一位于该第二层上的第三层，其中该第三层是硅层，且该第二层是埋藏氧化层；

蚀刻该基底以形成多个纳米结构，其中部分的该第一层在该蚀刻步骤后露出，且其中所述多个纳米结构是纳米柱，所述多个纳米柱中的每一个包括部分的该第二层及部分的该第三层；

利用外延成长在所述多个纳米结构上形成一复合半导体材料，其中成长自邻近的所述多个纳米结构的该复合半导体材料互相连接以形成一连续的复合半导体膜；以及将该连续的复合半导体膜自该基底分开。

2.如权利要求1所述的电路结构的制造方法，其中该复合半导体材料包括III族氮化物半导体材料。

3.如权利要求2所述的电路结构的制造方法，其中该III族氮化物半导体材料包括氮化镓。

4.一种电路结构的制造方法，包括如下步骤：提供一基底；

图案化该基底的上部分以形成具有实质上具有均匀图案密度的周期图案的多个纳米柱；

于所述多个纳米柱上外延成长一III族氮化物半导体膜；以及借由破坏所述多个纳米柱将该III族氮化物半导体膜自该基底分开，其中该基底是绝缘层上覆硅基底，包括位于一埋藏氧化层上的一硅层，且其中所述多个纳米柱包括部分的该硅层及部分的该埋藏氧化层。

5.如权利要求4所述的电路结构的制造方法，其中该III族氮化物半导体膜包括氮化镓。

6.一种电路结构的制造方法，包括如下步骤：提供一基底，包括：

一埋藏氧化层，以及

一硅层，位于该埋藏氧化层上；

图案化该硅层及至少该埋藏氧化层的上层以形成多个纳米柱；

于所述多个纳米柱上外延成长一III族氮化物半导体膜；以及借由破坏所述多个纳米柱将该III族氮化物半导体膜自该基底分开。

7.如权利要求6所述的电路结构的制造方法，其中该基底还包括一位于该埋藏氧化层下方的底层，且其中部分的该底层在该图案化步骤后露出。

8.如权利要求6所述的电路结构的制造方法，其中该图案化步骤只有图案化该埋藏氧化层的上部。

说明书

电路结构的制造方法

技术领域

[0001] 本发明涉及半导体元件的制造方法，尤其涉及III族氮化物膜的制造方法。

背景技术

[0002] 在最近几年，由于III族氮化物(group-III nitride)(一般称作III氮化物(III-nitride)或III氮(III-N))化合物，例如氮化镓(GaN)及其相关的合金在电子或光电元件中的前景应用而被积极的研究。可能的光电元件的特别例子包括蓝光发射二极管及激光二极管，以及紫外光光检测器(ultra-violetphoto-detector)。III氮化合物的高能隙及高电子饱和速度(electron saturationvelocity)的特性，也使得它们在高温及高速功率电子元件的应用中是极佳的选择。

[0003] 由 于 在 一 般 成 长 温 度 下 的 氮 元 素 (nitrogen)的 平 衡 压 力(equilibriumpressure)高，因此很难得到GaN块体结晶(bulk crystal)。由于没有合适的方法成长块体，一般是利用外延法在例如碳化硅(SiC)及蓝宝石(sapphire)(Al2O3)的基底上沉积GaN材料。然而，目前在制造GaN薄膜的问题是，无法轻易的得到晶格常数(lattice constant)及热膨胀系数(thermal expansion coefficient)几乎与GaN相似的合适基底。虽然硅基底的晶格与GaN的晶格并不相似，硅基底是研究GaN的可能基底中的其中一个。由于硅基底其成本低、尺寸大、结晶及表面品质好、可控制电导性及热导性高的特性，其被注意到用来成长GaN。使用硅基底能轻易的将以GaN为基底的(GaN based)光电元件与以硅为基底的(silicon based)电子元件整合在一起。

[0004] 另外，由于没有用以形成GaN膜于其上的合适基底，因而限制了GaN膜的尺寸。大尺寸的GaN膜会在GaN膜及其下方的基底之间形成大的应力而造成基底弯曲(bowing)。此可能会造成一些不好的效应。第一，结晶性GaN膜内可能会产生大量的缺陷(差排(dislocation))。第二，所形成的GaN膜的厚度均匀性低，造成形成于GaN膜上的光学元件所发射出的光线其光波位移(wavelength shift)。第三，具有大应力的GaN膜会产生碎裂。

[0005] 外延横向超成长法(epitaxial lateral overgrowth，ELOG)已被用以形成具有较小应力及较少差排于其中的GaN膜。然而，一般的外延横向超成长制造工艺耗时且花成本。

[0006] 有人提出如图1所示的在GaN纳米结构上成长GaN膜的方法。首先提供蓝宝石基底10并放置在腔室内。接着导入制造工艺气体，包括氨(NH3)、氯化镓(GaCl)、氮气(N2)及氢气(H2)，且利用氢化物气相外延(hydride vaporphase epitaxy，HVPE)法形成氮化层11及位于氮化层11上的GaN纳米柱12。接着改变制造工艺环境以进行横向超成长而形成GaN膜15。在形成GaN膜15后，冷却蓝宝石基底10及其上方结构会造成纳米结构11及12破裂，因而可至少部分的使GaN膜15及蓝宝石基底10分开。也可施加一机械力以完全的将GaN膜自蓝宝石基底10分开。

[0007] 然而，上述制造工艺有缺点。由于纳米结构11及12需在最佳化的制造工艺条件下形成，因此很难控制纳米结构11及12的尺寸、图案密度及均匀性。这会影响所形成的GaN膜15的厚度均匀度。另外，此例子中的纳米结构具有非期望的大宽度，因此需要大的机械力以将GaN膜自蓝宝石基底10分开。这不但造成在GaN膜15内形成更多的差排，也使一般非常薄的GaN膜15破裂。因此有需要提供一种能解决上述问题的新颖方法。

发明内容

[0008] 本发明为了解决现有技术的问题而提供了一种电路结构的制造方法，包括：提供一基底；蚀刻该基底以形成多个纳米结构；以及利用外延成长在所述多个纳米结构上形成一复合半导体材料，其中成长自邻近的所述多个纳米结构的该复合半导体材料互相连接以形成一连续的复合半导体膜。

[0009] 本发明也提供一种电路结构的制造方法，包括：提供一基底；图案化该基底的上部分以形成具有实质上具有均匀图案密度的周期图案的多个纳米柱；于所述多个纳米柱上外延成长一III族氮化物半导体膜；以及借由破坏所述多个纳米柱将该III族氮化物半导体膜自该基底分开。

[0010] 另外，本发明还提供一种电路结构的制造方法，包括：提供一基底，包括：一埋藏氧化层，以及一硅层，位于该埋藏氧化层上；图案化该硅层及至少该埋藏氧化层的上层以形成多个纳米柱；于所述多个纳米柱上外延成长一III族氮化物半导体膜；以及借由破坏所述多个纳米柱将该III族氮化物半导体膜自该基底分开。

[0011] 本发明可以精确控制纳米柱的尺寸、图案密度及均匀度，此造成最终形成于其上的III氮化物膜具有改善的品质；造成明显的横向成长，而减少了III氮化物膜中的差排；使纳米柱破裂所需要的扭力较小；可以保证纳米柱部分301是机械强度弱的部分，能够轻易的被破坏或湿蚀刻掉。

附图说明

[0012] 图1显示公知在纳米结构上形成GaN膜的方法。

[0013] 图2至图8显示本发明实施例的流程剖面图。

[0014] 其中，附图标记说明如下：

[0015] 10～蓝宝石基底；

[0016] 11～氮化层；

[0017] 12～GaN纳米柱；

[0018] 15～GaN膜；

[0019] 20～基底；

[0020] 22～硅层；

[0021] 24～埋藏氧化层；

[0022] 26～硅层；

[0023] 30～纳米柱；

[0024] 301～下部分(lower portion)；

[0025] 302～上部分(upper portion)；

[0026] 31～虚线；

[0027] 32～光致抗蚀剂；

[0028] 40～III氮化物膜；

[0029] S～距离；

[0030] T1～厚度；

[0031] T2～厚度；

[0032] W～宽度。

具体实施方式

[0033] 有关各实施例的制造和使用方式如以下所详述。然而，值得注意的是，本发明所提供的各种可应用的发明概念是依具体本文的各种变化据以实施，且在此所讨论的具体实施例仅是用来显示具体使用和制造本发明的方法，而不用以限制本发明的范围。

[0034] 本发明提供形成III族氮化物(此后称之为III氮化物)半导体膜的方法及形成的结构。以下通过各种图示及例示说明本发明优选实施例的制造过程。此外，在本发明各种不同的各种实施例和图示中，相同的符号代表相同或类似的元件。

[0035] 图2A及图2B显示基底20。请参考图2A，于一实施例中，基底20具有绝缘层上覆硅(silicon-on-insulator，SOI)结构，包括位于硅层22上的埋藏氧化层24，及位于埋藏氧化层24上的硅层26。硅层26可具有(111)表面晶向(surface orientation)，然而硅层26也可具有其他例如(100)及(110)表面晶向(surface orientation)。埋藏氧化层24可包括氧化硅(silicon oxide)(SiO2)或其他介电材料。或者，埋藏氧化层24由氧化物(oxide)以外的其他材料所构成，其可包括例如氮化硅(SiNx)或氮氧化硅(SiON)的介电材料、例如锗化硅(SixGe(1-x))或碳化硅(SixC(1-x))的半导体材料，以及例如铝(Al)或氮化钛(TiN)的导体材料及类似的。埋藏氧化层24所选用的材料较佳让埋藏氧化层24的热膨胀系数(coefficient of thermal expansion，CTE)明显的失配(mismatch)于其上方的硅层26的CTE、其下方的硅层22的CTE，及/或之后所形成的III氮化物膜40(未显示于图
2A，请参考图5)的CTE。于一实施例中，埋藏氧化层24的CTE大于硅层22、26两者同时或至少其一的CTE的约110％，或小于约90％。换句话说，埋藏氧化层24对上方及下方元件的CTE失配较佳大于约10％。另外，埋藏氧化层24所选用的材料让在之后形成III氮化物膜40(请参考图5)的步骤中实质上没有III氮化物材料形成于纳米柱部分301(在之后的图案化步骤后，层膜24的残留部分，请参考图3)上。在整个说明中，虽然层膜26被称作硅层，但其也可以由其他适合用以形成III氮化物膜于其上的材料所构成，包括例如碳化硅(silicon carbon)(SiC)、氮化铝(aluminum nitride)(AlN)、氮化铟(indium nitride)(InN)、氧化锌(zinc oxide)(ZnO)或类似的材料。于一实施例中，硅层26的厚度T1介于约
100nm至约10μm之间，埋藏氧化层24的厚度T2介于约100nm至约10μm之间。图2显示块材基底(bulksubstrate)20，其实质上可由相同于层膜26的材料所形成，例如硅或SiC。

[0036] 请参考图3，利用光刻技术进行图案化步骤以形成纳米柱30。例如，在形成光致抗蚀剂32后，蚀刻部分的硅层26及至少埋藏氧化层24的上部分。或者，蚀刻步骤在蚀刻掉全部的埋藏氧化层24前停止，如虚线31所显示的停止蚀刻的地方。硅层26及埋藏氧化层24的残留部分形成纳米柱30。纳米柱30包括由埋藏氧化层24的残留部分所形成的下部分(lower portion)301，及由硅层26的残留部分所形成的上部分(upper portion)302。纳米柱30的横向尺寸(宽度W或长度)较佳介于约5nm至约900nm之间。因此，柱30被称作为纳米柱。然而，要了解的是，整个说明所叙述的尺寸仅只是例子，当使用不同的制造工艺技术，或改变纳米柱30及III氮化物膜40的材料(请参考图5)时，也可改变尺寸。相邻的纳米柱30之间的距离S可介于约5nm至约900nm之间。为确保纳米柱30之间的空间(spacing)在之后形成III氮化物膜40(请参考图5)的步骤中不会整个被III氮化物材料所填充，空间的深宽比(aspect ratio)，相当于(T1+T2)/S，较佳大于1，或更佳大于约4。

[0037] 图4A及图4B显示图3所示的结构的俯视图，其中显示了纳米柱30两种可能的排列结构。在图4A中，纳米柱30被排列成一阵列。在图4B中，纳米柱30被排列成蜂窝巢的形状。应了解的是，纳米柱30可被排列成任何图案，在局部区域及整个基底20的所有区域(可为整个个别的半导体芯片或整个晶片的所有区域)中的纳米柱30的图案密度均匀度(pattern densityuniformity)实质上是均匀(uniform)的。单一纳米柱30的俯视图可具有任何形状，例如图4A中所示的正方形，或图4B中所示的圆形。

[0038] 请参考图5，外延成长III氮化物膜40。于优选实施利中，III氮化物膜40由GaN所形成。于其他实施例中，III氮化物膜40可包括半导体材料，例如InGaN，AlInGaN，GaN、InGaN及/或AlInGaN的组合或类似的材料。外延成长较佳是选择性的，且实质上不发生在纳米柱部分301的露出表面上。另一方面，外延成长发生在纳米柱部分302的露出表面上。外延成长具有两个部位，用以向上成长III氮化物膜40的纵向部位，以及横向部位。III氮化物膜40的横向成长有益的造成较少的差排(dislocation)产生，因而提升了III氮化物膜40的品质。外延成长的横向部位最后造成III氮化物材料自相邻的纳米柱30成长至彼此互相连接，以形成一连续的III氮化物膜40。要了解的是，虽然图5并未显示，与III氮化物膜40相同的材料也形成在纳米柱部分302的侧边上。然而，由于适当的T1/S比，在III氮化物材料实质上填充纳米柱部分302之间的空间之前，III氮化物膜40先密封纳米柱30之间的空间。有助益的是，由于III氮化物材料并未形成在纳米柱部分301上，即使当纳米柱部分302之间的空间实质上完全的被填充，纳米柱部分301仍保有未被III氮化物材料覆盖的部分，且可用以将III氮化物膜40自基底20隔开。因此，于其他实施例中，纳米柱部分302之间的空间实质上完全的被填充，而纳米柱部分301之间的空间实质上未被填充。

[0039] III氮化物膜40的形成方法包括，但不限于，金属有机化学气相沉积(metalorganic chemical vapor deposition)、物 理 气 相 沉 积 (physical vapor deposition)、分子束外延(molecular beam epitaxy，MBE)、氢化物气相外延(hydride vaporphase epitaxy，HVPE)、液相外延(liquid phase epitaxy，HVPE)及其他适合的沉积方法。III氮化物膜40的成长温度较佳大于约500℃，更佳介于约700℃至约1100℃。在III氮化物膜40包括GaN的例子中，用以形成III氮化物膜40的制造工艺气体(process gas)可包括GaCl、NH3及载气，然而也可使用其他制造工艺气体，包括Ga及N。借由GaCl及NH3之间的反应可沉积GaN。

[0040] III氮化物膜40沉积至一期望的厚度，其可例如大于约1000nm。接着冷却所形成的结构。要了解的是，III氮化物膜40在一高温下成长。当进行冷却步骤时，纳米柱30(其可具有不同CTE的上部分及下部分)、基底20及III氮化物膜40的CTE差异造成在冷却过程中施加在纳米柱30上的应力，而导致纳米柱30破裂。也可施加另外的(additional)扭力(twisting force)以将III氮化物膜40自基底20完全的分开。图6显示所形成的III氮化物膜40。接着可磨(polish)或锯(saw)III氮化物膜40。有助益的是，纳米柱30的底部与上方及下方材料具有较大的CTE失配，因而增加纳米柱30在冷却过程中破裂的可能性。因此，为了使纳米柱30破裂，若有需要的话，只需要较小的外力将III氮化物膜40自基底20扭转(twist)。或者，利用含氢氟酸成份的溶液(HF based solution)蚀刻纳米柱部分301，其可为氧化物。

[0041] 请参考图7，在基底20是块材(bulk substrate)(如图2B中所示)的例子中，是利用实质上相同于如形成图3中所示的纳米柱30的形成方法，以蚀刻基底20的方式形成纳米柱30。纳米柱及纳米柱30之间的空间的尺寸实质上也可与先前段落所描述的尺寸相同。接着，请参考图8，利用实质上与先前段落所描述的相同方法在纳米柱30上形成III氮化物膜40。再一次的，由于III氮化物膜40在一高温下形成，在冷却步骤中，基底20及III氮化物膜40的CTE差异造成纳米柱30破裂。

[0042] 本发明的实施例有下列优点。第一，由于是利用光刻技术形成纳米柱，因此可以精确控制纳米柱的尺寸、图案密度及均匀度。此造成最终形成于其上的III氮化物膜具有改善的品质。第二，由于III氮化物膜形成在纳米柱上，因此造成明显的横向成长，而减少了III氮化物膜中的差排。第三，借由控制纳米柱的材料及宽度的方法，使纳米柱破裂所需要的扭力较小。第四，由于III氮化物膜40并未形成在纳米柱部分301上，因此可以保证纳米柱部分301是机械强度弱的部分，能够轻易的被破坏或湿蚀刻掉。

[0043] 虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。