一种防可控硅效应的电源保护电路

摘要

一种防可控硅效应的电源保护电路，本发明主要用于电路的电源输入端，以恒流源为基础，运用反馈原理及电容两端电压不能突变的原理加入瞬间切断功能，当电路发生可控硅闩锁效应时能够瞬间将电路板的供电电源切断从而破坏可控硅效应所需的维持电流条件而将其彻底消除，能有效的抑制开机浪涌电流，当可控硅效应消除后，能够迅速恢复对电路板的正常供电，本方法同时对负载短路提供有效的保护措施，当负载短路发生时，仅提供极小的电流，该电路结构简单、易于实现。

权利要求

1.一种防可控硅效应的电源保护电路，其特征在于包括：由第一二极管D1、第二二极管D2、第一晶体管Q1和第一电阻R0组成的恒流源以及由第二晶体管Q2、第二电阻R1、第三电阻R2、第四电阻R3和第一电容C1组成的开关电路，第一晶体管Q1的发射极通过第一电阻R0接电源的正极，第一二极管D1和第二二极管D2串联后接在电源正极与第一晶体管Q1的基极，第二二极管D2的阴极接第一晶体管Q1的基极，第一二极管D1的阳极接电源正极，第一晶体管Q1的集电极作为电源保护电路的输出端，第三电阻R2、第四电阻R3与第一电容C1串联后接在电源正极与电源保护电路的输出端之间，第二晶体管Q2的集电极通过第二电阻R1与第一晶体管Q1的基极相连接，第二晶体管Q2的基极接在第三电阻R2和第四电阻R3之间，第二晶体管Q2的发射极接地。

2.根据权利要求1所述的一种防可控硅效应的电源保护电路，其特征在于：还包括第五电阻R4、第二电容C2和第六电阻R5，第五电阻R4和第二电容C2串联后与第四电阻R3并联，第六电阻R5接于第二晶体管Q2的基极与第一晶体管Q1的集电极之间。

3.根据权利要求1或2所述的一种防可控硅效应的电源保护电路，其特征在于：还包括用于调节电源保护电路最大输出电流的第七电阻R6，第七电阻R6与第一电阻R0并联后接于电源正极与第一晶体管Q1的发射极之间。

4.根据权利要求1或2所述的一种防可控硅效应的电源保护电路，其特征在于：所述第一晶体管Q1为PNP型晶体管。

5.根据权利要求1或2所述的一种防可控硅效应的电源保护电路，其特征在于：所述第二晶体管Q2为NPN型晶体管。

说明书

一种防可控硅效应的电源保护电路

技术领域

[0001] 本发明涉及一种电源保护电路，尤其涉及一种防可控硅效应的电源保护电路。

背景技术

[0002] 目前电路板的电源输入端一般都接有滤波电路，其滤波电阻比较小，防可控硅闩锁效应有一定的难度；目前有一些电流检测芯片，当电源电流超过设定值时会出一个信号，但这种芯片并不是专门用于消除可控硅闩锁效应。其中2005年第12卷第10期《电子设计技术》公开了“防止ESD引起器件闩锁的电源断路器”，当器件受到ESD触发时，构成CMOS器件中一部分的寄生晶体管会表现为一个可控硅整流器，一旦ESD触发，可控硅整流器会在CMOS器件的两部分之间形成一个低阻通道，并严重导电。该文章主要利用外围电阻网络、场效应管以及光电耦合器件构成器件闩锁的电源断路器，当发生闩锁时，电阻网络电压升高，光电耦合器件将场效应管栅极电压拉低从而将电源关断。

发明内容

[0003] 本发明的技术解决问题是：克服现有技术的不足，提供一种防可控硅效应的电源保护电路，本发明能够有效消除电源供电电路中发生的可控硅闩锁效应，并对供电电源具有负载短路保护功能，电路结构简单，易于实现。

[0004] 本发明的技术解决方案是：一种防可控硅效应的电源保护电路，包括：由第一二极管D1、第二二极管D2、第一晶体管Q1和第一电阻R0组成的恒流源以及由第二晶体管Q2、第二电阻R1、第三电阻R2、第四电阻R3和第一电容C1组成的开关电路，第一晶体管Q1的发射极通过第一电阻R0接电源的正极，第一二极管D1和第二二极管D2串联后接在电源正极与第一晶体管Q1的基极，第一晶体管Q1的集电极作为电源保护电路的输出端，第三电阻R2、第四电阻R3与第一电容C1串联后接在电源正极与电源保护电路的输出端之间，第二晶体管Q2的集电极通过第二电阻R1与第一晶体管Q1的基极相连接，第二晶体管Q2的基极接在第三电阻R2和第四电阻R3之间，第二晶体管Q2的发射极接地。

[0005] 还包括第五电阻R4、第二电容C2和第六电阻R5，第五电阻R4和第二电容C2串联后与第四电阻R3并联，第六电阻R5接于第二晶体管Q2的基极与第一晶体管Q1的集电极之间。

[0006] 还包括用于调节电源保护电路最大输出电流的第七电阻R6，第七电阻R6与第一电阻R0并联后接于电源正极与第一晶体管Q1的发射极之间。

[0007] 所述第一晶体管Q1为PNP型晶体管，第二晶体管Q2为NPN型晶体管。

[0008] 本发明与现有技术相比的有益效果是：本发明主要用于电路的电源输入端，以二极管D1、D2，电阻R0和晶体管Q1组成的恒流源为基础，运用反馈原理及电容两端电压不能突变的原理加入瞬间切断功能，当电路发生可控硅闩锁效应时能够瞬间将电路板的供电电源切断从而破坏可控硅效应所需的维持电流条件而将其彻底消除，当可控硅效应消除后，能够迅速恢复对电路板的正常供电；本发明在电源到晶体管Q2的基极之间连接两条并联支路，对负载短路提供有效的保护措施，当负载短路发生时，电路仅提供极小的电流，另外该电路能有效的抑制开机浪涌电流；该电路通过调节电阻R6的大小能方便的调节电路的最大输出电流，利用电容C1的大小或C1串联一个电阻实现对关断时间长短的调节。本发明将恒流源与瞬间关断电路在一块芯片中予以实现，电路结构更为简单。

附图说明

[0009] 图1为防可控硅效应的电源保护电路组成示意图；

[0010] 图2为防可控硅效应与防负载短路电源保护电路组成示意图。

具体实施方式

[0011] 下面结合附图和具体实施例对本发明做进一步详细的描述：

[0012] 如图1所示，一种防可控硅效应的电源保护电路，包括由第一二极管D1、第二二极管D2、第一晶体管Q1和第一电阻R0组成的恒流源以及由第二晶体管Q2、第二电阻R1、第三电阻R2、第四电阻R3和第一电容C1组成的开关电路，第一晶体管Q1的发射极通过第一电阻R0接电源的正极，第一二极管D1和第二二极管D2串联后接在电源正极与第一晶体管Q1的基极，第一晶体管Q1的集电极作为电源保护电路的输出端，第三电阻R2、第四电阻R3与第一电容C1串联后接在电源正极与电源保护电路的输出端之间，第二晶体管Q2的集电极通过第二电阻R1与第一晶体管Q1的基极相连接，第二晶体管Q2的基极接在第三电阻R2和第四电阻R3之间，第二晶体管Q2的发射极接地。其中第一晶体管Q1为PNP型晶体管，第二晶体管Q2为NPN型晶体管。

[0013] 由两个二极管、晶体管Q1及电阻R0构建的恒流源，当晶体管Q1导通之后，其基极-发射极电压一定，从而两个二极管D1、D2的压差与晶体管Q1的基极-发射极电压的压差一定，电源与晶体管Q1发射极的最大电压约为0.6～0.7V。

[0014] 运用电容两端电压不能突变的原理，当电源所供电的电路发生可控硅闩锁效应后，输出电位瞬间降至很小，由于电容C1两端电压不能突变，因此电容C1另一端的电位降至晶体管Q2导通所需要的电位以下，晶体管Q2被关断，不能为恒流源中的晶体管Q1提供基极电流，恒流源中的晶体管Q1被关断，至此整个电路板的供电被切断，可控硅效应的维持电流条件被破坏，从而可控硅闩锁效应被彻底消除。可控硅闩锁效应消除后，电源通过电阻R3为外接电容C1充电，当电容C1与晶体管Q2的基极相连一侧的电位达到晶体管Q2导通电位后，晶体管Q2导通，进而恒流源中的晶体管Q1导通，电路供电恢复正常。电路正常工作后如果负载吸收不了恒流源所设定的电流，那么晶体管Q1就会工作在饱和状态，管压降很小，耗能很小。

[0015] 如图2所示，为了使电源保护电路具有负载短路保护功能，在电路中增加第五电阻R4、第二电容C2和第六电阻R5，第五电阻R4和第二电容C2串联后与第四电阻R3并联，第六电阻R5接于第二晶体管Q2的基极与第一晶体管Q1的集电极之间。电源到晶体管Q2的基极连接两条并联支路，一支为纯电阻支路(即电阻R3)，另一支为阻容串联支路(即电阻R4和电容C2组成的阻容串联电路)，晶体管Q2的基极到恒流源输出端接有防短路电阻(即第六电阻R5)，这两部分电路对晶体管Q2的基极构成分压电路。在开机瞬间，由于分压电路中的阻容支路中的电容相当于短路，因此分压值能够达到晶体管Q2导通所需要的电压水平，晶体管Q2导通，进而恒流源晶体管Q1导通，电源对电路正常供电。当负载发生短路后，类似于可控硅闩锁效应时的过程，晶体管Q2及恒流源晶体管Q1被瞬间关断，此时分压电路由两支纯电阻电路(即电阻R3和电阻R5分别构成的支路)构成，该分压值不足以将晶体管Q2导通，恒流源晶体管Q1不能导通，电源通过很大的电阻R3为短路负载供应极小的电流。

[0016] 上述电路还包括用于调节电源保护电路最大输出电流的第七电阻R6，电阻R0并联电阻R6即可设定电源保护电路的最大输出电流，由于电源保护电路采用恒流源，在电源开机瞬间可以将电源的最大输出电流限制为所设定的恒流源输出电流，有效的抑制了开机浪涌电流。

[0017] 实施例1

[0018] 电压适用范围是5-15V，电阻R0选用为10欧姆，通过选择R0上并联的电阻R6的阻值可以使得最大输出电流60-500mA可调；电阻R3选用430K欧姆，电阻R2选用500-1K欧姆，电阻R1选用510欧姆，电容C1选用0.47μF，电容C1可以采用阻容串联电路，以调节可控硅效应发生后电源恢复正常供电的时间。当负载发生短路故障时，晶体管Q2及晶体管Q1被瞬时关断，晶体管Q2的基极电压为(Vin×10)/(430+10)，其中电阻R5选用10kΩ，晶体管Q2的基极电压小于0.6V，因而晶体管Q1也无法导通，供给短路负载的电流为晶体管Q1的漏电流及电源通过很大的电阻供应的很小的电流。

[0019] 本发明未详细描述内容为本领域技术人员公知常识。