半导体装置

摘要

一种半导体装置。在具有两层电极结构的分立式双极型晶体管中，在第二层基极电极下方配置第一层发射极电极及基极电极。相比第二层电极，第一层电极厚度薄。自第二基极电极下方的动作区域(发射极区域)经由第一层发射极电极而流向第二层发射极电极的电流路径，相比电流向大致正上方被拾取的第二发射极电极下方的电流路径，电阻增高，由此存在芯片内的电流密度不均匀的问题。本发明的半导体装置将第一基极电极及第一发射极电极全部形成为长条状并交替平行配置，相比第二基极电极的面积，扩展第二发射极电极的面积。由此，因自发射极区域经由第一发射极电极向大致正上方一直被拾取到第二发射极电极的电流路径增加，故可避免芯片整体电流密度不均匀。

权利要求

1.一种半导体装置，其特征在于，具有：

一导电型半导体基板，其构成集电极区域；

逆导电型基极区域，其设于所述基板上；

一导电型发射极区域，其设于所述基极区域表面；

第一绝缘膜，其设于所述基极区域及所述发射极区域上；

第一基极电极，其与多个所述基极区域接触；

第一发射极电极，其与所述发射极区域接触；

第二绝缘膜，其设于所述第一基极电极及所述第一发射极电极上；

平板状的第二基极电极，其配置于所述第二绝缘膜上；以及平板状的第二发射极电极，其配置于所述第二绝缘膜上且与所述第二基极电极邻接，所述第二发射极电极设于所述第一基极电极及所述第一发射极电极上且与所述第一发射极电极接触，所述第二基极电极具有比所述第二发射极电极小的面积，且设于所述第一基极电极及所述第一发射极电极上并与所述第一基极电极接触，所述第一发射极电极和所述第一基极电极均形成为长条状，所述第二基极电极与全部的所述第一基极电极的端部接触，所述第二发射极电极与全部的所述第一发射极电极接触。

2.如权利要求1所述的半导体装置，其特征在于，所述第一基极电极分别与配置于该第一基极电极的延伸方向的多个所述基极区域全部接触。

3.如权利要求1或2所述的半导体装置，其特征在于，所述第一发射极电极与所述第一基极电极平行地配置。

4.如权利要3所述的半导体装置，其特征在于，所述第二基极电极的面积为所述第二发射极电极的面积的三分之一以下。

5.如权利要4所述的半导体装置，其特征在于，所述第二基极电极和所述第二发射极电极的分界部在与所述第一基极电极及所述第一发射极电极的延伸方向垂直的方向上延伸。

6.如权利要5所述的半导体装置，其特征在于，所述发射极区域设置成格子状。

7.如权利要6所述的半导体装置，其特征在于，所述第二基极电极包括具有第一宽度的基极衬垫部和具有比该第一宽度窄的第二宽度的基极配线部，所述第一宽度确保引线接合所需要的宽度，所述第二宽度确保由一个所述基极区域和包围该基极区域的所述发射极区域构成的一个单元的宽度。

8.如权利要7所述的半导体装置，其特征在于，所述第二发射极电极包括：与所述基极衬垫部相对的发射极配线部；与所述基极配线部相对且面积比所述发射极配线部的面积大的发射极衬垫部。

9.如权利要8所述的半导体装置，其特征在于，具有：设于所述发射极衬垫部上的导电性粘合剂；和

利用该导电性粘合剂粘合于所述发射极衬垫部的大致中央的金属片。

说明书

半导体装置

技术领域

[0001] 本发明涉及一种半导体装置，特别涉及可以实现晶体管的安全动作区域的扩大和热散逸的避免、以及电阻成分的降低的半导体装置。

背景技术

[0002] 作为分立式双极型晶体管，公知有如下的双极型晶体管，其在由格子状发射极区域和岛状基极区域构成的动作区域上分别配置有两层基极电极及发射极电极(例如参照专利文献1)。

[0003] 参照图6，以npn型晶体管为例说明现有的半导体装置。

[0004] 图6(A)是半导体装置100整体的平面图，图6(B)是图6(A)的i-i线剖面图，图6(C)是图6(A)的j-j线剖面图。另外，在图6(A)中，由虚线表示第二层电极。

[0005] 在n+型硅半导体基板51a上例如层叠n-型半导体层51b等而设置集电极区域。在n-型半导体层51b表面设置作为p型杂质区域的基极区域53，在基极区域53表面呈格子状地扩散n+型杂质而形成有发射极区域54。由此，基极区域53被分离为岛状，与发射极区域54交替地配置。另外，被分离为岛状的结构是表面的结构，比发射极区域54更深地形成的基极区域53在深区域构成一个连续的区域。以下将在如上所述被分割为岛状的基极区域和其周边的发射极区域形成的晶体管称为单元，将配置有多个单元的区域称为动作区域58。

[0006] 与基极区域53及发射极区域54连接的基极电极及发射极电极分别构成两层结构。第一层基极电极由岛状的第一基极电极56a和长条状(日文：短 状)的第一基极电极56b构成，并经由设于第一绝缘膜61的接触孔CH1′与基极区域53接触。岛状的第一基极电极56a和长条状的第一基极电极56b分别配置于在大致中央将动作区域58分成两部分的区域。

[0007] 第一发射极电极57呈格子状地设于第一基极电极56a、56b之间，并经由设于第一绝缘膜61的接触孔CH2′与发射极区域54接触。

[0008] 在第一基极电极56a、56b及第一发射极电极57上设有第二绝缘膜62，进而，在其上设有成为第二层的平板状第二基极电极66及第二发射极电极67。第二基极电极66经由设于第二绝缘膜62的通孔TH1′与岛状的第一基极电极56a及长条状的第一基极电极56b的端部接触(图6(A))。第二发射极电极67经由设于第二绝缘膜62的通孔TH2′与第一发射极电极57接触(图6(B))。平板状的第二基极电极66和第二发射极电极67的面积相等，金(Au)等接合线(未图示)与第二基极电极66及第二发射极电极67连接。

[0009] 专利文献1：(日本)特开2000-40703号公报

[0010] 参照图6(C)，在第二基极电极66下方，集电极电流经由第二基极电极66下方的第一发射极电极57流向第二发射极电极。此时，由于第一层电极(第一发射极电极57)的厚度比第二层电极(第二发射极电极67)的厚度薄，因此存在如下问题，即到第二发射极电极67的距离长的电流路径CP2′、CP3′，相比第二发射极电极67下方的电流路径CP1′，电阻增大。

[0011] 因此，形成集电极电流集中于电流路径CP1′的倾向，存在芯片的电流密度变得不均匀的问题。一旦电流密度变得不均匀，则热散逸的危险增大，从而产生安全动作区域变窄的问题。另外，根据在接通时产生不动作的单元这一情况，电阻成分进一步增大，也产生电流密度的不均匀化加重的问题。

发明内容

[0012] 本发明是鉴于上述各种问题而作出的，通过如下构成来解决上述问题，本发明的半导体装置，其特征在于，具有：一导电型半导体基板，其构成集电极区域；逆导电型基极区域，其设于所述基板上；一导电型发射极区域，其呈格子状地设于所述基极区域表面；第一绝缘膜，其设于所述基极区域及所述发射极区域上；长条状(日文：短 状)的第一基极电极，其与多个所述基极区域接触；长条状的第一发射极电极，其与所述发射极区域接触；第二绝缘膜，其设于所述第一基极电极及所述第一发射极电极上；平板状的第二基极电极，其配置于所述第二绝缘膜上；以及平板状的第二发射极电极，其配置于所述第二绝缘膜上且与所述第二基极电极邻接，所述第二发射极电极设于所述第一基极电极及所述第一发射极电极上且与所述第一发射极电极接触，所述第二基极电极具有比所述第二发射极电极小的面积，且设于所述第一基极电极及所述第一发射极电极上并与所述第一基极电极接触。

[0013] 根据本发明，能得到以下效果。

[0014] 第一，通过使平板状的第二发射极电极的面积比第二基极电极的面积大，从而可以增加配置于第二发射极电极正下方的第一发射极电极的总面积。由此，可以增加电流路径的电阻值低的区域，可以抑制电流密度的集中。因此，可谋求芯片的电流密度的均匀化，并可以减小热散逸的危险、防止安全动作区域的狭小化。另外，由于电流密度分散，能够使在接通时不动作的单元减少，能够避免有不动作的单元的存在所引起的电流集中及电阻成分的增加。

[0015] 第二，在实现与现有构成相同的ASO(Area of Safe Operating：安全动作区域)及电阻值的情况下，可以使芯片尺寸小型化。

附图说明

[0016] 图1(A)是用于说明本发明的实施例的平面图，(B)是剖面图，(C)是剖面图；

[0017] 图2(A)是用于说明本发明的实施例的平面图，(B)是剖面图，(C)是剖面图；

[0018] 图3(A)是用于说明本发明的实施例的平面图，(B)是剖面图，(C)是剖面图；

[0019] 图4(A)～(B)是用于说明本发明的实施例的平面图；

[0020] 图5(A)是用于说明本发明的实施例的平面图，(B)是剖面图，(C)是剖面图；

[0021] 图6(A)是用于说明现有技术的平面图，(B)是剖面图，(C)是剖面图。

[0022] 附图标记说明

[0023] 1半导体基板 1a n+型半导体基板

[0024] 1b n-型半导体层 3基极区域

[0025] 4发射极区域 6第一基极电极

[0026] 7第一发射极电极 8动作区域

[0027] 10半导体元件 16第二基极电极

[0028] 16p基极衬垫部 16w基极配线部

[0029] 17第二发射极电极 17p发射极衬垫部

[0030] 17w发射极配线部 21第一绝缘膜

[0031] 22第二绝缘膜 26、27接合线

[0032] 31框架 33金属片

[0033] 51半导体基板 52n型半导体层

[0034] 53基极区域 54发射极区域

[0035] 56第一基极电极 57第一发射极电极

[0036] 58动作区域 66第二基极电极

[0037] 67第二发射极电极 100半导体元件

[0038] CH1基极接触孔 CH2发射极接触孔

[0039] TH1基极通孔 TH2发射极通孔

具体实施方式

[0040] 参照图1～图5详细说明本发明的实施例。在本实施例中，作为半导体装置10，以分立元件的npn型双极型晶体管为例进行说明。

[0041] 图1是表示作为本实施例的半导体装置10的构造的图。图1是表示动作区域的图，图1(A)是平面图，图1(B)是图1(A)的a-a线剖面图，图1(C)是图1(A)的b-b线剖面图。

[0042] 半导体基板1是例如通过外延生长等在高浓度n+型半导体基板1a上设置了n-型半导体层1b的基板，其构成双极型晶体管的集电极区域。

[0043] 基极区域3是设于集电极区域表面的p型扩散区域。在基极区域3的表面呈格子状扩散n+型杂质而形成发射极区域4。由此，基极区域3被分离为图中正方形形状所示的岛状。另外，被分离为岛状的结构是表面的结构，比发射极区域4更深地形成的基极区域3在深区域构成一个连续的区域(图1(C))。配置有多个由被分割为岛状的基极区域3和其周边的发射极区域4形成的单元CL而构成动作区域8。

[0044] 在此，一个单元CL指的是由一个基极区域3和与其相接且包围外侧的发射极区域4构成的区域。由于发射极区域4呈格子状地配置于基极区域3之间，故在此构成为在格子的中央部分将发射极区域4分成两部分，各部分包围相邻的一个基极区域3而构成一个单元CL(参照图1(A)的双点划线)。另外，将直至图1所示的发射极区域4及基极区域3的端部的区域设为动作区域8。

[0045] 在本实施例中，岛状基极区域3都具有相同的形状及面积，且呈矩阵状地配置于半导体基板(芯片)上。在本实施例中，为了尽可能地确保发射极区域4的面积大，构成格子状图案。

[0046] 图2是表示第一层电极结构及动作区域的图，图2(A)是平面图，图2(B)是图2(A)的c-c线剖面图，图2(C)是图2(A)的d-d线剖面图。另外，在图2(A)中虚线表示的是第二层电极。

[0047] 参照图2(A)，在动作区域8(基极区域3及发射极区域4)表面设有第一绝缘膜(在此不图示)，在其上设有第一基极电极6及第一发射极电极7。

[0048] 第一基极电极6设置成长条形，与多个基极区域3连接。一个第一基极电极6在排列于与半导体基板(芯片)的一边平行的方向上的一行或一列(在此为一列)基极区域3(以及它们之间的发射极区域4)上延伸，且与在延伸方向上排列的全部基极区域3接触。

[0049] 第一发射极电极7也设置成长条形，与发射极区域4连接。发射极区域4为格子状(图1(A))，但第一发射极电极7仅在与半导体基板的一边平行的一方向上延伸。即，与第一基极电极6平行地与它们交替配置。

[0050] 参照图2(B)、(C)，在第一绝缘膜21设有分别与基极区域3、发射极区域4对应的基极接触孔CH1、发射极接触孔CH2。在第一基极电极6的下方，设有多个与基极区域3重叠且相互分开的矩形基极接触孔CH1。一个第一基极电极6经由基极接触孔CH1与多个基极区域3接触(图2(B))。

[0051] 在第一发射极电极7的下方，设有与第一发射极电极7重叠的长条状的发射极接触孔CH2，第一发射极电极7经由发射极接触孔CH2与发射极区域4接触。发射极接触孔CH2在一个第一发射极电极7的延伸方向上设有一个(图2(C))。

[0052] 图3是表示第二层电极结构的图，图3(A)是平面图，图3(B)是图3(A)的e-e线剖面图，图3(C)是图3(A)的f-f线剖面图。另外，在图3(A)中，虚线表示的为第一层第一基极电极6、第一发射极电极7。

[0053] 参照图3(A)，覆盖第一基极电极6及第一发射极电极7而设有第二绝缘膜(在此不图示)，在其上分别设有一个平板状的第二基极电极16及第二发射极电极17。

[0054] 第二基极电极16与多个第一基极电极6连接。即，第二基极电极16在此沿长度方向(日文：行方向)延伸且覆盖配置于半导体基板(芯片)上的全部第一基极电极6及第一发射极电极7的端部之上，并与全部的第一基极电极6的端部接触。

[0055] 第二发射极电极17与第二基极电极16邻接地设置，与第一发射极电极7连接。即，第二发射极电极17覆盖配置于半导体基板(芯片)上的全部第一基极电极6及第一发射极电极7上，并与全部的第一发射极电极7接触。

[0056] 第二基极电极16和第二发射极电极17的分界部S以所希望的30μm左右的距离分开。分界部S在与第一基极电极6和第一发射极电极7延伸的方向垂直的方向上延伸。

[0057] 参照图3(B)、(C)，在第二绝缘膜22设有基极通孔TH1、发射极通孔TH2。

[0058] 在第二基极电极16下方的第二绝缘膜22仅设有基极通孔TH1。详细地说，与各列的第一基极电极6对应地设有矩形基极通孔TH1，经由基极通孔TH1，多个第一基极电极6在端部与一个平板状的第二基极电极16接触。即，如图3(B)所示，第二基极电极16下方的基极区域3通过与其重叠的基极接触孔CH1、基极通孔TH1，与配置于基极区域3正上方的第一基极电极6及第二基极电极16直接连接。

[0059] 在第一发射极电极7下方的第二绝缘膜22仅设有发射极通孔TH2。详细地说，设有与各列的第一发射极电极7对应且与其重叠的长条状的发射极通孔TH2，经由发射极通孔TH2，多个第一发射极电极7与一个平板状的第二发射极电极17接触。另外，如图3(C)所示，设于第二发射极电极17下方的第二绝缘膜22的发射极通孔TH2与其下方的发射极接触孔CH2重叠。因此，第一发射极电极7下方的发射极区域4，利用发射极接触孔CH2及发射极通孔TH2，与配置于该发射极区域4正上方的第一发射极电极7及第二发射极电极17直接接触。在第二基极电极16、第二发射极电极17上分别粘合有接合线26、27等外部连接部件(图3(B)、(C))。

[0060] 第二基极电极16的面积为第二发射极电极17的面积的三分之一以下。更优选为，由于第二基极电极16只要能在其表面的一个部位或两个部位粘合接合线26即可，因此，第二基极电极16的面积设为至少确保引线接合所需面积(例如100μm～150μm的宽度W1(参照图3(A)))的最小限度的面积。由此，相比现有结构，可以扩展第二发射极电极17的面积。

[0061] 以往，第一发射极电极的至少一部分设置成格子状，但在本实施例中，通过将全部的第一发射极电极7设置成长条状，从而可以将第二发射极电极17的面积扩展到最大限度。

[0062] 参照图3(C)，通过扩展第二发射极电极17的面积，在其下方的动作区域8，如电流路径CP1、CP2所示，集电极电流向大致正上方被拾取(引き上げられる)，可谋求电流路径的低电阻化。而且，由于可以减小位于第二基极电极16下方的动作区域8的面积，因此，如电流路径CP3所示，可以减少自动作区域8在薄的第一发射极电极7沿其延伸方向流动而被拾取到第二发射极电极17的电阻高的电流路径。

[0063] 由此，芯片整体的电流密度的不均匀性被消除，热散逸的危险减小，可以扩大ASO。并且，由于可以抑制不动作单元的产生，因此，可以避免因不动作单元的存在而导致的电阻成分的进一步增大。

[0064] 参照图4及图5，表示上述半导体装置10的第二实施例的一例。图4是表示半导体装置10的第二基极电极16及第二发射极电极17的平面图。图4(A)是表示两电极层和其下层结构的一部分的平面图，图4(B)是说明第二基极电极16及第二发射极电极17以及与其连接的外部连接部件的平面图。

[0065] 在第二实施例中，第二基极电极16及第二发射极电极17分别构图为凹凸形状，且配置成使凹部和凸部啮合。第二基极电极16及第二发射极电极17的图案以及与第二发射极电极17连接的外部连接部件之外的结构与第一实施例相同。

[0066] 第二基极电极16包括：具有第一宽度W1的基极衬垫部16p；具有比第一宽度W1窄的第二宽度W2的基极配线部16w。在此，第一宽度W1及第二宽度W2均为第一基极电极6(第一发射极电极7)的延伸方向上的宽度。

[0067] 参照图4(B)，在基极衬垫部16p上，接合线(未图示)的一端粘合于点划线的粘合区域BR。即，第一宽度W1确保引线接合所需要的宽度(例如100μm～150μm)，基极衬垫部16p具有确保引线接合所需面积(例如100μm×100μm的正方形面积)的最小限度的面积。

[0068] 基极配线部16w的第二宽度W2设为确保一个单元CL区域的、最小限度的宽度(例如80μm～100μm)(参照图4(A)(B)的双点划线)。

[0069] 第二发射极电极17具有：隔着分界部S与基极衬垫部16p相对的发射极配线部17w；隔着分界部S与基极配线部16w相对的发射极衬垫部17p。发射极衬垫部17p是面积比发射极配线部17w的面积大的矩形。

[0070] 第二基极电极16及第二发射极电极17上例如被氮化膜等绝缘膜(在此未图示)覆盖。在绝缘膜设有开口部OP，在第二基极电极16侧(基极衬垫部16p)，成为与接合线粘合的粘合区域BR，在第二发射极电极17侧(发射极衬垫部17p)成为与金属片33粘合的粘合区域BR(图4(B))。

[0071] 在发射极衬垫部17p表面涂敷有导电性粘合剂(例如焊料或银(Ag)膏等)30，从而粘合例如铜(Cu)的金属片33的一端。金属片33的一端粘合于发射极衬垫部17p的大致中央。图4(B)的点划线的区域为粘合区域BR。

[0072] 在第二实施例中，分界部S沿第一方向和弯折到与第一方向垂直的第二方向而延伸，在第一方向上延伸的距离比在第二方向上延伸的距离长。第一方向是图4(A)的X方向，第二方向是图4(A)的Y方向。

[0073] 本实施例的基极衬垫部16p设于芯片的角落部分。由此，发射极衬垫部17p和基极衬垫部16p可以配置成在第一基极电极6(第一发射极电极7)的延伸方向(图4(A)的Y方向)不相对，可以确保开口部OP和粘合区域BR的距离L2大。

[0074] 另外，可以使发射极衬垫部17p上的金属片33和基极衬垫部16p的距离L1尽可能地远离。

[0075] 参照图5进一步进行说明。图5是表示第二实施例的半导体装置10的安装结构的图，图5(A)是平面图，图5(B)是表示金属片33的粘合区域BR的图5(A)及图4(B)的g-g线剖面图，图5(C)是图5(A)的h-h线剖面图。

[0076] 半导体装置10在背面形成有集电极电极18，并粘合于例如铜的冲压框架31的头部34上。

[0077] 接合线35的一端粘合于基极衬垫部16p，另一端粘合于框架的引线32(图5(A))。

[0078] 金属片33的一端粘合于发射极衬垫部17p，另一端粘合于框架31的引线32。或者，金属片33的另一端也可以直接构成引线32的一端(图5(A)(C))。

[0079] 另外，如图5(B)所示，向覆盖第二发射极电极17(发射极衬垫部17p)上的绝缘膜(氮化膜)40的开口部OP供给焊料(或者银膏)30来粘合金属片33时，希望第二发射极电极17表面和焊料(或者银膏)30表面所成的角度θ较小。例如，该角度θ优选为60°以下。当该角度θ增大(例如接近90°的角度)时，有时会产生裂纹进入第二发射极电极17的不良情况。另外，第二发射极电极17的裂纹也影响到其下层的第二绝缘膜22，若在其上产生裂纹，则也产生第二发射极电极17和第一基极电极6短路的问题。

[0080] 因此，为了尽可能地减小该角度θ，自绝缘膜40的开口部OP的端部到金属片33的端部至少需要确保规定的距离L2。具体而言，通过将距离L2例如确保为110μm以上，从而可以使该角度θ形成为60°以下。

[0081] 但是，例如，在如下情况下，即，将基极衬垫部16p设于一个芯片的边的中央部分，基极衬垫部16p和发射极衬垫部17p在图4(A)的Y方向隔着分界部S而相对的情况下，为了确保基极衬垫部16p的第一宽度W1，必须缩小发射极衬垫部17p的开口部OP。由此，自开口部OP的端部到金属片33的端部的距离L2变小(例如不到110μm)，第二发射极电极17表面和焊料表面所成的角度θ增大(比60°大)，因此，导致第二发射极电极17劣化。

[0082] 为了避免上述不良情况，基极衬垫部16p和发射极衬垫部17p配置成在图4(A)的Y方向上不相对即可。由此，可以将距离L2至少确保为110μm。

[0083] 另外，与基极衬垫部16p进行引线接合时，为了避免接合线和金属片33的机械干涉，使金属片33和基极衬垫部16p的距离L1尽可能地远离即可。于是，在本实施例中，将基极衬垫部16p配置于芯片的角落部分。

[0084] 在纵向和横向配置有大致相同数量的单元CL。例如在图4的实例中，为5行×5列。其结果是，动作区域8俯视时形成大致正方形的形状。

[0085] 这样，通过将基极衬垫部16p配置于动作区域8的四个角落中的任一个，由此，作为发射极衬垫部17p上的绝缘膜40的开口部OP，可以由剩下的区域来确保近似于正方形且为最大限度的面积的区域。

[0086] 其结果是，可以增大自粘合区域BR到开口部OP端的距离L2，由此，可以减少角度θ的值，并确保装置的可靠性。

[0087] 以上，在本实施例中，以npn型双极型晶体管为例进行了说明，但即便为导电型相反的pnp型双极型晶体管，同样地也能实施，可得到同样的效果。