一种芯片系统及其模式控制方法

摘要

本发明提供一种芯片系统及其模式控制方法。所述方法包括：建立芯片管脚的逻辑值与芯片工作模式的对应关系；根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；在内部复位信号释放之后，根据锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片系统进入查找到的工作模式。依照本发明，不需要设置专门的模式控制管脚，就能实现对芯片系统的工作模式的控制。

权利要求

1.一种芯片系统的模式控制方法，应用于具有至少两个工作模式的芯片系统，其特征在于，包括：建立芯片管脚的逻辑值与芯片工作模式的对应关系；

根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；

将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；

在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；

在内部复位信号释放之后，根据锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片系统进入查找到的工作模式。

2.如权利要求1所述的模式控制方法，其特征在于：所述芯片管脚的逻辑值为：外部系统通过对芯片管脚进行上拉控制或下拉控制而输入的逻辑值。

3.一种芯片系统，具有至少两个工作模式，其特征在于，所述芯片系统中包括与至少一个芯片管脚连接的模式配置模块，所述模式配置模块中包括：对应关系建立单元，用于建立芯片管脚的逻辑值与芯片工作模式的对应关系；

上电复位控制单元，用于根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；

输入输出属性控制单元，用于将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；

锁存单元，用于在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；

模式控制单元，用于在内部复位信号释放之后，根据锁存单元锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片系统进入查找到的工作模式。

4.如权利要求3所述的芯片系统，其特征在于：

所述锁存单元锁存的逻辑值为：外部系统通过对芯片管脚进行上拉控制或下拉控制而输入的逻辑值。

说明书

一种芯片系统及其模式控制方法

技术领域

[0001] 本发明属于微电子技术领域，特别涉及一种芯片系统及其模式控制方法。

背景技术

[0002] 许多芯片系统会存在多个工作模式，例如有用于不同工作方式的工作模式1、工作模式2、...工作模式N，用于测试芯片各项性能的测试模式1、测试模式2、...测试模式N。这样通常需要设置一组专用的模式控制管脚来控制各个模式间的转换，利用专用管脚配置芯片模式的过程包括：首先，根据需要定义专用管脚的逻辑值与芯片工作模式的对应关系；
然后，利用在芯片外部对专用管脚进行上下拉的控制，来达到配置芯片工作模式的目的。此种方式的不足之处在于，需要单独设置模式控制管脚，如此会增加芯片的面积，从而直接导致芯片成本大幅增加，并且增加了系统的复杂性，降低了系统的稳定性。

发明内容

[0003] 本发明所要解决的技术问题是提供一种芯片系统及其模式控制方法，不需要设置专门的模式控制管脚，就能实现对芯片系统的工作模式的控制。

[0004] 为解决上述技术问题，本发明提供技术方案如下：

[0005] 一种芯片系统的模式控制方法，应用于具有至少两个工作模式的芯片系统，包括：

[0006] 建立芯片管脚的逻辑值与芯片工作模式的对应关系；

[0007] 根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；

[0008] 将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；

[0009] 在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；

[0010] 在内部复位信号释放之后，根据锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片系统进入查找到的工作模式。

[0011] 上述的模式控制方法，其中，所述芯片管脚的逻辑值为：外部系统通过对芯片管脚进行上下拉控制而输入的逻辑值。

[0012] 一种芯片系统，具有至少两个工作模式，所述芯片系统中包括与至少一个芯片管脚连接的模式配置模块，所述模式配置模块中包括：

[0013] 对应关系建立单元，用于建立芯片管脚的逻辑值与芯片工作模式的对应关系；

[0014] 上电复位控制单元，用于根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；

[0015] 输入输出属性控制单元，用于将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；

[0016] 锁存单元，用于在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；

[0017] 模式控制单元，用于在内部复位信号释放之后，根据锁存单元锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片系统进入查找到的工作模式。

[0018] 上述的芯片系统，其中，所述锁存单元锁存的逻辑值为：外部系统通过对芯片管脚进行上下拉控制而输入的逻辑值。

[0019] 本发明实施例利用上电复位过程对芯片管脚进行复用，从而实现对芯片工作模式的配置，由于不需要设置专门的模式控制管脚，从而减少了芯片的总管脚数目，并能够节约芯片生产成本。

附图说明

[0020] 图1为本发明实施例的芯片系统的结构示意图；

[0021] 图2为上述芯片系统的内部时序图；

[0022] 图3为本发明实施例的芯片系统的模式控制方法流程图。

具体实施方式

[0023] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。

[0024] 本发明实施例的关键在于，利用上电复位过程对芯片管脚进行复用，从而实现对芯片工作模式的配置，即，在上电复位过程中，将芯片的普通管脚作为模式控制管脚使用，在上电复位结束之后，恢复被复用的普通管脚的原有输入或输出功能。

[0025] 参照图1，为本发明实施例的芯片系统，其具有至少两个工作模式，所述芯片系统中包括与至少一个芯片管脚连接的模式配置模块，所述模式配置模块中包括：对应关系建立单元、上电复位控制单元、输入输出属性控制单元、锁存单元和模式控制单元。

[0026] 对应关系建立单元，用于建立芯片管脚的逻辑值与芯片工作模式的对应关系。本发明中，需要复用的芯片管脚数N由芯片系统所具有的工作模式的数量M决定，并遵循N＝ceil(Log2M)，其中，ceil()表示向上取整。所谓复用，是指在上电复位过程中，将芯片的普通管脚作为模式控制管脚使用，在上电复位结束之后，恢复被复用的普通管脚的原有输入或输出功能。比如，芯片系统具有2个工作模式，则需要复用一个芯片管脚，并建立如下的对应关系表：

[0027]芯片管脚逻辑值 模式状态
0 工作模式1
1 工作模式2

[0028] 表1

[0029] 又比如，芯片系统具有6个工作模式，则需要复用三个芯片管脚，在复用三个芯片管脚时，所述模式配置模块则与这三个芯片管脚连接。例如，可以建立如下的对应关系表：

[0030]芯片管脚逻辑值 模式值
000 工作模式1
001 工作模式2
010 工作模式3
011 工作模式4
100 工作模式5
101 工作模式6

[0031] 表2

[0032] 上电复位控制单元，用于根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放。

[0033] 输入输出属性控制单元，用于将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出。图1中，上部的三角形符号表示带使能的输入，下部的三角形符号表示输出。在内部复位信号释放之前，将芯片管脚的属性配置为输入，如此可以接收外部系统对芯片系统模式信息的输入；在内部复位信号释放之后，将芯片管脚的属性配置为输入或输出，如此恢复被复用的管脚的原有功能。

[0034] 锁存单元，用于在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存。为避免芯片管脚的逻辑值处于不稳定状态，外部系统通过对芯片管脚进行上下拉控制而输入不同的逻辑值，图1中，开关闭合为上拉，输入为逻辑1，开关开启为下拉，输入为逻辑0。锁存单元中可设置多个寄存器，每个寄存器对应于一个芯片输入管脚，用于对相应芯片管脚的逻辑值进行锁存。

[0035] 模式控制单元，用于在内部复位信号释放之后，根据锁存单元锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片系统进入查找到的工作模式。比如芯片系统具有2个工作模式，则锁存单元中包括一个寄存器，根据上述表1，若寄存器的值为0，则控制芯片系统进入工作模式1，若寄存器的值为1，则控制芯片系统进入工作模式2。又比如芯片系统具有6个工作模式，则锁存单元中包括三个寄存器，若寄存器的值分别为0、1、0，则根据上述表2，控制芯片系统进入工作模式3。

[0036] 以下结合图2和图3介绍本发明实施例的芯片系统的模式控制方法。所述模式控制方法应用于具有至少两个工作模式的芯片系统，其包括如下步骤：

[0037] 步骤301：建立芯片管脚的逻辑值与芯片工作模式的对应关系；

[0038] 本发明中，需要复用的芯片管脚数N由芯片系统所具有的工作模式的数量M决定，并遵循N＝ceil(Log2M)，其中，ceil()表示向上取整。所谓复用，是指在上电复位过程中，将芯片的普通管脚作为模式控制管脚使用，在上电复位结束之后，恢复被复用的普通管脚的原有输入或输出功能。比如，芯片系统具有2个工作模式，则需要复用一个芯片管脚，建立的对应关系如上表1所示；又比如，芯片系统具有6个工作模式，则需要复用三个芯片管脚，建立的对应关系如上表2所示。

[0039] 步骤302：根据外部复位信号产生相应的上电复位信号和内部复位信号，其中，内部复位信号在上电复位信号释放后的至少两个时钟周期后释放；

[0040] 参见图2，本实施例中，内部复位信号在上电复位信号释放后的5个时钟周期后释放。

[0041] 步骤303：将内部复位信号释放之前芯片管脚的属性配置为输入，将内部复位信号释放之后芯片管脚的属性配置为输入或输出；

[0042] 在内部复位信号释放之前，将芯片管脚的属性配置为输入，如此可以接收外部系统对芯片系统模式信息的输入；在内部复位信号释放之后，将芯片管脚的属性配置为输入或输出，如此恢复被复用的管脚的原有功能。

[0043] 步骤304：在上电复位信号释放之后、内部复位信号释放之前，对芯片管脚的逻辑值进行锁存；

[0044] 为避免芯片管脚的逻辑值处于不稳定状态，外部系统通过对芯片管脚进行上下拉控制而输入不同的逻辑值，例如，对芯片管脚进行上拉，则输入为逻辑1；对芯片管脚进行下拉，则输入为逻辑0。可在芯片系统中设置多个寄存器，每个寄存器对应于一个芯片输入管脚，用于对相应芯片管脚的逻辑值进行锁存。

[0045] 步骤305：在内部复位信号释放之后，根据锁存的逻辑值从所述对应关系中查找工作模式，并控制芯片系统进入查找到的工作模式。

[0046] 比如芯片系统具有2个工作模式，则系统中设置有一个寄存器，根据上述表1，若寄存器的值为0，则控制芯片系统进入工作模式1，若寄存器的值为1，则控制芯片系统进入工作模式2。又比如芯片系统具有6个工作模式，则系统中设置有三个寄存器，若寄存器的值分别为0、1、0，则根据上述表2，控制芯片系统进入工作模式3。

[0047] 最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。