偏置和随机延迟的消除

摘要

一种用于数字通信的系统和方法，其中主机提供主机时钟，无时钟设备以时钟速率整数倍的数据速率发射根据该时钟同步的一位流到主机。训练装置利用训练数据检测主机时钟和位流之间的时间偏移，而数字偏移补偿装置根据位流的一个位的至少三个样本之中的表决基本实时地补偿偏移和随时间推移而发生的偏移变化，如果早期或晚期样本与表决不一致则分别延迟或提前随后的采样。优选地，补偿值选自至少四个可能的补偿值，并且可存储在存储器中以加速系统的后续重启。

权利要求

1.一种数字通信系统，包括：

(a)主机，所述主机包括：

(i)时钟，其操作用于产生具有时钟速率的时钟信号；

(ii)接收器，其操作用于根据采样时间采样位流的多个位，所述采样时间根据所述时钟信号确定；

(iii)偏移补偿装置，其操作用于调整所述采样时间；

(iv)表决装置，其操作用于根据所述位流的一个位的至少三个样本之间的表决检测所述时钟信号和所述位流之间的偏移，并通过所述偏移补偿装置调整所述采样时间以补偿所述偏移，以及(v)训练装置，其操作用于检测所述时钟信号和训练位流之间的偏移，所述训练装置进一步操作用于通过所述偏移补偿装置调整所述采样时间以补偿所述偏移，和(b)一个操作用于向所述主机发射所述位流和所述训练位流的设备，所述位流和所述训练位流根据所述主机提供的所述时钟信号同步，该设备缺少时钟，并且其中所述偏移补偿装置操作用于基本实时地调整所述采样时间以补偿(iv)和(v)中的所述偏移。

2.根据权利要求1所述的系统，其中所述表决中的所述样本包括至少一个早期样本、至少一个中间样本和至少一个晚期样本。

3.根据权利要求1所述的系统，其中所述偏移补偿装置包括一个可数字调整的采样控制装置，其操作用于根据一数字值调整所述位流的位的采样时间，所述数字值根据所述表决确定。

4.根据权利要求3所述的系统，其中所述主机操作用于将所述数字值存储在存储器中，以及随后根据所述存储器恢复所述数字值。

5.根据权利要求3所述的系统，其中所述可数字调整的采样控制装置操作用于根据一数字值调整所述位流的位的采样时间，所述数字值可以从至少四个可能的数字值中选择。

6.根据权利要求2所述的系统，其中所述补偿包括：在至少一个所述早期样本与所述表决不一致时延迟后续位的采样，或在至少一个所述晚期样本与所述表决不一致时提前后续位的采样，或在至少一个所述早期样本与所述表决不一致时延迟后续位的采样，并且其中所述补偿进一步包括在至少一个所述晚期样本与所述表决不一致时提前后续位的采样。

7.根据权利要求1所述的系统，其中所述位流包括用户数据，或

具有的位速率是所述时钟速率的整数倍。

8.一种数字通信的方法，其包括：

(a)通过一台主机接收从一台设备发射的位流，所述位流根据该主机提供的时钟信号被同步，该设备缺少时钟；

(b)根据所述位流的一个位的至少三个样本之间的表决检测所述时钟信号和所述位流之间的偏移；

(c)利用训练装置检测所述时钟信号和训练位流之间的偏移；以及(d)基本实时地补偿(b)和(c)中的所述偏移，其中所述补偿经由偏移补偿装置执行。

9.根据权利要求8所述的方法，其中所述补偿是根据所述位流的一个位的至少三个样本间的表决，所述至少三个样本包括至少一个早期样本、至少一个中间样本和至少一个晚期样本。

10.根据权利要求8所述的方法，进一步包括：(e)提供可数字调整的采样控制装置，其操作用于根据一数字值调整所述位流的位的采样时间，并且其中所述补偿包括根据所述表决调整所述可数字调整的采样控制装置。

11.根据权利要求10所述的方法，其中所述可数字调整的采样控制装置可操作用于根据一数字值调整所述位流的位的采样时间，该数字值可从至少四个可能的数字值中选择。

12.根据权利要求9所述的方法，其中所述补偿包括：在至少一个所述早期样本与所述表决不一致时延迟后续位的采样；或在至少一个所述晚期样本与所述表决不一致时提前后续位的采样；或在至少一个所述早期样本与所述表决不一致时延迟后续位的采样，并且其中所述补偿进一步包括在至少一个所述晚期样本与所述表决不一致时提前后续位的采样。

13.根据权利要求10所述的方法，其中所述位流包括用户数据；或

具有的位速率是所述时钟速率的整数倍。

14.根据权利要求8所述的方法，其中所述偏移的所述检测包括使用训练位流。

15.根据权利要求10所述的方法，进一步包括：(f)提供数字存储器；

(g)将所述数字值存储在所述存储器中；以及(h)随后根据所述存储器恢复所述数字值。

说明书

偏置和随机延迟的消除

技术领域

[0001] 本申请涉及数字数据通信，且更具体地涉及数字数据通信中数据同步系统和方法。

背景技术

[0002] 数据同步是数字通信领域中众所周知的过程，用于确保接收器将在存在数据符号且数据符号稳定期间的一个或多个时间点在采样所接收信号的每个数据符号。一种典型的方法是尽可能接近其中心地采样数据符号。

[0003] 在短范围有线通信系统中，发射设备通常发送数据信号和单独的时钟信号。时钟信号指示接收设备何时采样数据。在SDR系统中，每个数据位伴随一个时钟脉冲，通常不需要接收设备调整数据的采样时间，并且不需要特殊的同步过程。

[0004] 然而，在现代数据通信设备中，数据的位速率(或比特率)往往比时钟脉冲速率高，例如，在DDR(双倍数据速率)和QDR(四倍数据速率)两个方法中，发射数据的位速率比时钟速率高。在这种系统中，接收器不得不产生一个频率高于时钟频率、通常是时钟频率的整数倍的采样信号，并利用这个频率增倍的采样信号采样位流(或比特流)。

[0005] 在支持两个设备之间双向通信的DDR和QDR系统中，一种方法是使每个设备具有其各自的时钟。通常，发射设备的时钟用作主要的频率标准，而接收设备与发射设备的时钟同步。这种半双工方法在本领域中被称为“源同步”。

[0006] 当发射的方向颠倒时，以前接收、现在发射的设备的时钟成为主要的频率标准，并且以前发射、现在接收的设备的时钟与发射设备的时钟同步。随着电子设备如数据存储设备的发展，使便携式设备非常小已成为可能。然而随着小型化，功耗和连接性更具挑战性。

发明内容

[0007] 为了进一步促进上述小型化，限制连接器上引脚的数量并减少这些设备中的电路数量和减少这些设备消耗的功率量是令人期望的。因此，大大减少或消除在这些小设备中包括高频时钟的需求是有益的。

[0008] 进一步有益的是，具有主机和设备之间的每时钟脉冲的双向多位通信，而不需要在设备内建立时钟，并且补偿采样主机接收器和设备接收器的信号的时间误差，这些误差是由偏置误差和随机延迟误差造成的。因此，在数据通信系统中提供偏置和随机延迟补偿存在优势。

[0009] 每时钟脉冲多位通信具有利用较慢时钟的优势，从而噪音较小且功耗更低。

[0010] 各种实施例实现了这样的优势，本文提供了其示例。

[0011] 一个实施例是用于数字通信系统的系统，其包括：(a)数字通信系统，该数字通信系统包括：(a)主机，该主机包括：(i)时钟，其操作用于产生具有时钟速率的时钟信号；(ii)接收器，其操作用于根据采样时间采样位流的多个位，所述采样时间根据时钟信号确定；(iii)偏移补偿装置，其操作用于调整采样时间；(iv)表决装置，其操作用于根据位流的一个位的至少三个样本之间的表决检测时钟信号和位流之间的偏移，并通过偏移补偿装置调整采样时间以补偿偏移，以及(v)训练装置，其操作用于检测时钟信号和训练位流之间的偏移，所述训练装置进一步操作用于通过偏移补偿装置调整采样时间以补偿偏移，和(b)一个操作用于向主机发射位流和训练位流的设备，所述位流和训练位流根据主机提供的时钟信号同步，该设备缺少时钟，并且其中偏移补偿装置操作用于基本实时地调整采样时间以补偿偏移。

[0012] 如本系统中实现的，表决中的样本包括至少一个早期样本、至少一个中间样本和至少一个晚期样本。

[0013] 此外，在该系统中，偏移补偿装置包括一个数字可调的采样控制装置，其操作用于根据一数字值调整位流的一个位的采样时间，该数字值根据表决确定。

[0014] 而且，在该系统中，主机操作用于将数字值存储在存储器中，以及随后根据该存储器恢复(restore)该数字值。

[0015] 而且，在该系统中，数字可调的采样控制装置操作用于根据一数字值调整位流的一个位的采样时间，该数字值可以从至少四个可能的数字值中选择。

[0016] 而且，在该系统中，所述补偿包括在至少一个早期样本与表决不一致时延迟后续位的采样。

[0017] 可替代地，在该系统中，所述补偿包括在至少一个晚期样本与表决不一致时提前后续位的采样。

[0018] 在一个实施例中，补偿包括在至少一个早期样本与表决不一致时延迟后续位的采样，并且补偿进一步包括在至少一个晚期样本与表决不一致时提前后续位的采样。

[0019] 而且在该系统中，位流包括用户数据。

[0020] 而且在该系统中，位流的位速率是时钟速率的两倍。

[0021] 可替代地，在该系统中，位流的位速率是时钟速率的四倍。

[0022] 可替代地，在该系统中，位流的位速率是时钟速率的八倍。

[0023] 在该系统的一个实施例中，位流的位速率是时钟速率的整数倍。

[0024] 另一个实施例是一个用于数字通信系统的系统，其包括主机，该主机包括：(i)时钟，其操作用于产生具有时钟速率的时钟信号；(ii)接收器，其操作用于根据采样时间采样位流的多个位，所述采样时间根据时钟信号确定；(iii)偏移补偿装置，其操作用于调整采样时间；(iv)表决装置，其操作用于根据位流的一个位的至少三个样本之间的表决检测时钟信号和位流之间的偏移，并通过偏移补偿装置调整采样时间以补偿偏移，以及(v)训练装置，其操作用于检测时钟信号和训练位流之间的偏移，所述训练装置进一步操作用于通过偏移补偿装置调整采样时间以补偿偏移，并且其中所述偏移补偿装置操作用于基本实时地调整采样时间以补偿偏移。

[0025] 如本系统所实现的，表决中的样本包括至少一个早期样本、至少一个中间样本和至少一个晚期样本。

[0026] 而且在该系统中，偏移补偿装置包括可数字调整的采样控制装置，其操作用于根据一数字值调整位流的一个位的采样时间，该数字值根据表决确定。

[0027] 而且在该系统中，主机操作用于将该数字值存储在存储器中，并且随后根据该存储器恢复该数字值。

[0028] 而且在该系统中，数字可调的采样控制装置可操作用于根据一数字值调整位流的一个位的采样时间，该数字值可以从至少四个可能的数字值中选择。

[0029] 而且，在该系统中，补偿包括在至少一个早期样本与表决不一致时延迟采样后续位。

[0030] 可替代地，在该系统中，补偿包括在至少一个晚期样本与表决不一致时提前采样后续位。

[0031] 在一个实施例中，补偿包括在至少一个早期样本与表决不一致时延迟采样后续位，并且其中补偿进一步包括在至少一个晚期样本与表决不一致时提前采样后续位。

[0032] 而且在该系统中，位流包括用户数据。

[0033] 而且在该系统中，位流的位速率是时钟速率的两倍。

[0034] 可替代地，在该系统中，位流的位速率是时钟速率的四倍。

[0035] 可替代地，在该系统中，位流的位速率是时钟速率的八倍。

[0036] 在该系统的一个实施例中，位流的位速率是时钟速率的整数倍。

[0037] 又一个实施例是一个用于数字通信系统的系统，其包括一操作用于可拆地连接到主机的设备，该设备缺少时钟，该设备包括：(a)接收器，其操作用于根据采样时间采样位流的多个位，所述采样时间根据主机时钟信号确定；(b)偏移补偿装置，其操作用于调整采样时间；(c)表决装置，其操作用于根据位流的一个位的至少三个样本之间的表决检测时钟信号和位流之间的偏移，并通过偏移补偿装置调整采样时间以补偿偏移，以及(d)训练装置，其操作用于检测时钟信号和训练位流之间的偏移，所述训练装置进一步操作用于通过偏移补偿装置调整采样时间以补偿偏移，并且其中所述偏移补偿装置操作用于基本实时地调整采样时间以补偿偏移。

[0038] 如本系统所实现的，表决中的样本包括至少一个早期样本、至少一个中间样本和至少一个晚期样本。

[0039] 而且在该系统中，偏移补偿装置包括可数字调整的采样控制装置，其操作用于根据一数字值调整位流的一个位的采样时间，该数字值根据表决确定。

[0040] 而且在该系统中，所述设备操作用于将数字值存储在存储器中，并且随后根据该存储器恢复该数字值。

[0041] 而且在该系统中，可数字调整的采样控制装置可操作用于根据一数字值调整位流的一个位的采样时间，该数字值可以从至少四个可能的数字值中选择。

[0042] 而且，在该系统中，补偿包括在至少一个早期样本与表决不一致时延迟采样后续位。

[0043] 可替代地，在该系统中，补偿包括在至少一个晚期样本与表决不一致时提前采样后续位。

[0044] 在该系统的一个实施例中，补偿包括在至少一个早期样本与表决不一致时延迟采样后续位，并且补偿进一步包括在至少一个晚期样本与表决不一致时提前采样后续位。

[0045] 而且在该系统中，位流包括用户数据。

[0046] 而且在该系统中，位流的位速率是时钟速率的整数倍。

[0047] 另一个实施例是用于数字通信的方法，其包括以下步骤：(a)利用一台主机接收从一台设备发射的位流，该位流根据该主机提供的时钟信号被同步，该设备缺少时钟；(b)检测主机时钟信号和位流之间的偏移，以及(c)基本实时地补偿偏移和偏移变化。

[0048] 如该方法中所实现的，补偿依照位流的一个位的至少三个样本间的表决，所述至少三个样本包括至少一个早期样本、至少一个中间样本和至少一个晚期样本。

[0049] 在一个实施例中，该方法还包括以下步骤：(d)提供数字可调的采样控制装置，其操作用于根据数字值调整位流的一个位的采样时间，并且所述补偿包括根据表决调整数字可调的采样控制装置。

[0050] 在一个实施例中，该方法还包括以下步骤：(e)提供数字存储器；(f)将所述数字值存储在存储器中；以及(g)随后根据该存储器恢复该数字值。

[0051] 而且在该方法中，可数字调整的采样控制装置可操作用于根据一数字值调整位流的一个位的采样时间，该数字值可从至少四个可能的数字值中选择。

[0052] 而且在该方法中，补偿包括在至少一个早期样本与表决不一致时延迟采样后续位。

[0053] 可替代地，在该方法中，补偿包括在至少一个晚期样本与表决不一致时提前采样后续位。

[0054] 在该方法的一个实施例中，补偿包括在至少一个早期样本与表决不一致时延迟采样后续位，并且其中补偿进一步包括在至少一个晚期样本与表决不一致时提前采样后续位。

[0055] 而且在该方法中，位流包括用户数据。

[0056] 而且在该方法中，偏移的检测包括使用训练位流。

[0057] 而且在该方法中，位流的位速率是时钟速率的两倍。

[0058] 可替代地，在该方法中，位流的位速率是时钟速率的四倍。

[0059] 可替代地，在该方法中，位流的位速率是时钟速率的八倍。

[0060] 在该方法的一个实施例中，位流的位速率是时钟速率的整数倍。

附图说明

[0061] 所附附图说明各种实施例，其中：图1是数据通信系统的一个实施例的框图；图2是图1中的数据通信系统的更为详细的视图；图3是偏移消除或补偿设备的一个实施例的框图；图4a是说明不需要时间校正的一个位的采样的时间图；图4b是说明一个位的早采样的时间图；图4c是说明一个位的晚采样的时间图；图5是去偏移器的框图；图6是表决器的框图。

具体实施方式

[0062] 在本申请的上下文中，各种术语可以解释如下。

[0063] 除非另外指定，本文使用的术语SDR(单倍数据速率)指的是使用时钟用于正在进行的同步的数据通信系统，其中数据位速率与时钟速率相同。

[0064] 除非另外指定，本文使用的术语MDR(多倍数据速率)指的是使用时钟用于正在进行的同步的数据通信系统，其中数据位速率是多个时钟频率。

[0065] 除非另外指定，本文使用的术语DDR(双倍数据速率)指的是多个为2个的MDR。

[0066] 除非另外指定，本文使用的术语QDR(四倍数据速率或四数据速率)指的是多个为4个的MDR。

[0067] 除非另外指定，本文使用的术语“表决”指的是对时钟信号和位流之间的微小随机同步误差进行校正的过程，其利用数据脉冲的多个样本来感测数据脉冲的前沿和/或后沿。优选地，至少相互对比三个样本。早期样本和彼此匹配的多个后期样本之间的不匹配表示早期样本是在脉冲稳定之前获得的。后期样本和彼此匹配的多个早期样本之间的不匹配表示后期样本是在脉冲后沿获得的。

[0068] 除非另外指定，本文使用的术语“偏置延迟”指的是由电子系统的一般固定属性造成的时钟信号和位流之间的延迟。

[0069] 除非另外指定，本文使用的术语“随机延迟”指的是由电子系统的随机噪声和抖动(不稳定)造成的时钟信号和位流之间的延迟。

[0070] 除非另外指定，本文使用的术语“用户数据”指的是有效载荷数据，与训练序列数据相对。

[0071] 应当注意，术语诸如“延迟”或“偏移”指的是信号间的时间差，能够表示正或负的差。因此，先于第二信号的第一信号可以说相对于第二信号被延迟，该延迟是负的。

[0072] 目前要注意的是各实施例的详细说明，各实施例被实现为使主机能够同步接收来自设备的数据流，而不需要该设备连同该数据流一起发送单独的同步信号。这样实现的实施例使主机能够同步数据流的接收，其中该数据流的位速率是该主机提供的时钟信号的频率的倍数，从而解决与小型化相关的问题。

[0073] 尽管各实施例可以应用于采用多个值中任意一个的数据符号，如在QAM(正交振幅调制)中，但是为了简洁和清楚的目的，以下讨论将专注于二进制信号的特殊情况。

[0074] 以下详细描述的表决装置检测接收的位流和接收的时钟之间的偏移。

[0075] 在一个实施例中，主机使用以上提到的表决装置和以下详细描述的训练装置的组合来相互协作地调整偏置延迟以及由系统的物理配置和系统中的随机噪声造成的随机延迟，下文将详细说明。

[0076] 在表决装置中，一个数据位的至少3个样本被用来确定位流是否具有值“1”或“0”，且还确定后续数据位的采样是否应当在时间上提前或延迟。该系统采用这一表决装置来同步主机时钟和来自无时钟的外部设备的数据。训练装置在系统启动期间提供总时间误差的快速校正，并且该表决装置在发射用户数据时提供小的时间误差的即时校正，一旦已经建立数据链路则不需要包括额外的时间位(或计时位)。

[0077] 如果数据链路携带长的单调数据序列，如一长串0或一长串1，则表决装置将不会在此序列中发现时间误差，因为不存在转换来导致早期样本或晚期样本与多数不一致。这个问题可以通过各种方法解决，例如，通过不产生长的单调数据串的加密方法加密用户数据。可以容忍没有无法校正的时间误差的单调数据串的最大长度与系统的各个组件的稳定性有关。

[0078] 在该系统实施例中的主机包含一个偏移消除电路(或去偏移电路)，其检测输入数据和主机本地的采样信号之间的偏移，所述输入数据由设备以作为主机时钟速率倍数的数据速率发射，所述采样信号的频率是主机时钟频率的整数倍，并且与主机时钟信号同步。偏移消除器(或去偏移器)为CPU(中央处理单元)馈送通过表决校正的数据以及频率等于数据速率且被去偏移到正确相位的采样时钟。

[0079] 在一个实施例中，偏移消除器包括数字延迟线。为了允许对宽范围延迟的精确校正而不引入过多的抖动，数字延迟线优选具有多个分接(tap)，优选为至少四个。

[0080] 该系统采用允许偏置延迟校正的训练序列。该系统还采用表决来校正在系统运行期间随时间变化的延迟。将这两个方法即训练和表决协作地集成到一个系统中首次使得能够使用高速数据与具有很低速率的同步误差的无时钟小型存储设备通信。

[0081] 优选地，偏置延迟保存在数字存储器中，并且当系统重启时偏置延迟随后从该存储器中恢复，由此每当通信重新开始时不需要重复训练序列。

[0082] 随机误差校正和偏置误差校正之间的协作是以下事实的结果，即偏置校正取决于由系统读取的序列的稳定确定。抖动的读取阻止稳定且平稳地追踪校正的偏置延迟。另一方面，校正的偏置延迟支持表决装置的运行，因为它使采样脉冲非常接近于其相对于数据流的正确时间，使表决的装置仅仅作微小的精细调整。这两个延迟补偿装置之间的合作使该实施例能够提供主机和小型存储设备之间的稳定、高速的通信。

[0083] 现在请参看图1。主机20通过一个串行连接连接到设备22，如存储卡。在图1中，数据从主机20的CPU 24流向设备22的CPU 32，经过主机连接器28和设备连接器30，并经过数据调节前端(未显示)，该数据调节前端操作用于管理串行连接协议。

[0084] 虽然目前的讨论集中在从设备22到主机20的数据传输，但是在本文描述的传输用户数据期间的时钟偏移的训练和补偿也可以应用到从主机20到设备22的数据传输中。但是，应该注意，训练偏移补偿对于从设备22到主机20的数据传输是更为重要的，因为主机20从无时钟设备22接收的数据会出现相对时钟28的更多偏移。

[0085] 在主机时钟26中产生的时钟信号和数据一起通过前端和连接器28和30，并为设备22提供用于从主机20接收数据的同步信息。

[0086] 当数据在MDR系统诸如DDR或QDR中传输时，接收设备必须基于主机时钟的脉冲产生多倍率的时钟以及将倍增的时钟与位流同步。

[0087] 该问题的一个解决方案涉及使用上述表决装置。

[0088] 现在请参看图2。当设备22向主机20发送数据时，需要产生频率是主机时钟26的频率的整数倍并与接收的位流同步的采样信号。

[0089] 与图1中的元件相同的元件在图2中未进行注释以避免混乱。

[0090] 主机20中的偏移消除器电路34接收进入的位流和主机20的本地时钟26。偏移消除器34输出两个信号到主机CPU 24：同步、倍增的采样时钟36以及经过表决过程的合成位流38。

[0091] 去除主机时钟26和来自设备22的不具有设备22的时钟参考的数据流之间的偏移关系的困难在于存在于本地时钟26的时钟信号39和位流37之间的未知延迟。该延迟是由电子设备中电路内部延迟以及系统内的物理距离造成的，在本领域目前的技术状况下，该延迟可从单个毫微秒变化到数十毫微秒。

[0092] 这个困难可通过经由训练装置应用训练序列来确定该未知延迟来克服，所述训练序列是设备22发送到主机20的预先定义的数据序列(例如，1-0-0-0)。所述训练装置合并了图1、2和3的多个元件，即操作用于发射训练序列的设备22(图1)，操作用于检测和校正时钟偏移(或时钟脉冲相位差)的偏移消除器34(图2)以及操作用于控制偏移消除器34的主机CPU 24(图1)。偏移消除器34(图2)更为详细地在图3中(在此处用参考数字
40进行标记)示出。图3中的表决器42、时钟乘法器46和去偏移器44是训练装置的所有部件。主机20调整本地时钟26的信号和位流采样信号之间的延迟，直到训练序列被正确接收。之后，偏移消除器34存储该延迟值，并使用该延迟值来延迟时钟信号26，确保位流将在正确的时间被采样。

[0093] 当通信被故意停止时，例如，由于电力节约政策，延迟保持存储在主机20中，并且一旦恢复通信，则可以重新使用该延迟，就不需要每当系统启动时重做训练过程。

[0094] 现在参看图3。偏移消除器40由三个主要组件组成：时钟乘法器46、表决装置即表决器42和去偏移器44。

[0095] 时钟乘法器46接收主机时钟信号52作为输入，并将倍增的时钟54发射到去偏移器44。时钟乘法器46以位流的速率产生时钟信号。

[0096] 数字可调的偏移补偿装置即去偏移器44，接收倍增的时钟54和偏移校正56，并输出去偏移的时钟60，该时钟60与延迟的位流同步。去偏移器44包括一个数字延迟线，该数字延迟线操作用于根据偏移校正56延迟时钟信号以补偿数据流的延迟。由于去偏移器44是数字的，因此一旦时钟不定地中断，去偏移器44就存储延迟，并且一旦系统操作恢复就应用延迟。去偏移器44在下文将作进一步的详细描述。

[0097] 表决器42从设备22和去偏移的时钟60接收原始接收的数据48作为输入，并且将采样时钟58和同步数据50输出到主机CPU 24。表决器42根据至少3个表决脉冲的采样结果确定每个数据位是“0”还是“1”。

[0098] 表决装置，即表决器42，检测接收的位流和接收的时钟之间的偏移，如在图4a-c的时序图中所看到的。

[0099] 在图4a，单个位的示例信号70具有上升间隔72，稳定间隔74和下降间隔76。在表决系统中，信号70的早期样本76a、中间样本78a和后期样本80a被获得。在图4a所图示的情形中，所有三个样本76a、78a和80a一致，位被判定为逻辑“1”，并且没有必要调整后续位的采样时间。

[0100] 在图4b中，信号70的样本76b，78b和80b的获取时间都比图4a中的样本早。在这种情况下，早期样本76b是逻辑“0”，而中间样本78b和后期样本80b都是逻辑“1”。在2对1多数的基础上，位被判定为逻辑“1”。早期样本76b和样本78b及80b之间的不一致表明采样被执行得过早，并且表决装置调整采样时间以延迟后续位的采样，如下文的说明。

[0101] 在图4c，信号70的样本76c、78c和80c的获取时间都比图4a中的样本晚。在这种情况下，早期样本76c和中间样本78c是逻辑“1”，而晚期样本80c是逻辑“0”。在二对一的多数的基础上，位被判定为逻辑“1”。晚期样本80c和样本76c及78c之间的不一致表明采样被执行得过晚，并且表决装置调整采样时间以提前后续位的采样。

[0102] 图5是偏移补偿装置或去偏移器44的示例的框图，所述去偏移器44操作用于为倍增的时钟54去偏移。倍增的时钟54被输入到具有多个分接98的延迟线90，每个分接98具有不同的延迟。多路复用器92操作用于根据由上下计数器96输出的分接选择信号
94来选择多个分接98之一上的被延迟的倍增时钟信号。分接选择信号94反映了上下计数器96的状态。多路复用器92的输出是去偏移的时钟60。

[0103] 上下计数器96可以呈现出多个值或状态中的任一种，数量等于分接98的数目。该数量确定系统可校正时钟偏移的解析度。如果分接选择信号94使用二进制信号实现，则分接选择信号94必须具有多条线路，线路数量至少等于以2为底的分接98的数目的对数。

[0104] 在系统正常运行期间，上下计数器96由偏移校正56控制。偏移校正56在任何时候可以具有三个值中的一个，这些值是“增量”，“减量”和“无改变”。因此，如果偏移校正56利用二进制信号实现，则偏移校正56必须具有至少两条线路。

[0105] 由于倍增的时钟54基本上是周期性的，所以上下计数器96是“环绕”类型时是有利的。因此，如果上下计数器96处于具有最大延迟的分接98被选择的状态时，并且偏移校正56具有的值为“增量”，则上下计数器96将切换到具有最小延迟的分接98被选择的状态。同样，如果上下计数器96处于具有最小延迟的分接98被选择的状态时，并且偏移校正56具有的值为“减量”，则上下计数器96将切换到具有最小延迟的分接98被选择的状态。

[0106] 如果上下计数器96处于具有除了最大延迟以外的延迟的分接98被选择的状态下，并且偏移校正56具有的值为“增量”，则上下计数器96将切换到具有下一个较大延迟的分接98被选择的状态。如果上下计数器96处于具有除了最小延迟以外的延迟的分接98被选择的状态下，并且偏移校正56具有的值为“减量”，则上下计数器96将切换到具有下一个较短延迟的分接98被选择的状态。如果偏移校正56的值为“无改变”，则上下计数器96不改变状态。

[0107] 在一个实施例中，预设输入100将上下计数器96设置为任意值。因此，在训练期间，CPU 24(图1)可以通过预设输入100任意选择各种分接98，直到训练序列被适当接收。预设输入100还根据存储器(未显示)设置上下计数器，所述存储器存储上下计数器96之前使用的值，由于选择了之前使用的值，那么如果时钟偏移没有本质变化，则不需要执行训练。该存储器可以位于主机20(图1)或设备22(图1)中。

[0108] 图6是表决装置或表决器42的示例的框图，该表决器42操作用于根据位的三个样本中的多数表决确定接收数据48的数据位的值并且根据接收数据48的早期样本和晚期样本对多数的关系产生偏移校正56。

[0109] 采样时钟生成器116操作用于为去偏移的时钟60的每个脉冲产生采样时钟58的一列三个时钟。

[0110] 采样时钟58的每个脉冲触发采样装置110来捕获进入数据48的样本122。这些样本122被提供给移位寄存器112，移位寄存器112根据采样时钟58对样本122进行移位。由此，移位寄存器112a为去偏移的时钟60的每个脉冲输出早期样本124、中间样本126和晚期样本128。

[0111] 样本124，126和128被提供给多数电路114，该多数电路114操作用于根据样本124，126和128之间的多数产生二进制输出数据50。更具体地，如果样本124，126和128中只有一个或者没有一个为逻辑“1”，则数据输出50为逻辑“0”。如果样本124，126和128中的两个或三个为逻辑“1”，则数据输出50为逻辑“1”。

[0112] 在此实施例中，增量偏移校正56a和减量偏移校正56b的组合形成偏移校正56(图3)。

[0113] 早期样本124和输出数据60由早比较器118比较以产生增量偏移校正56a。早期样本124和输出数据50之间的差别表明采样发生得太早，所以上下计数器96被增加，发生环绕，从而延迟后续位的采样。

[0114] 晚期样本128和输出数据50由晚比较器120比较以产生较量偏移校正56b。晚期样本128和输出数据50之间的差别表明采样发生得太晚，所以上下计数器96被减少，发生环绕，从而提前后续位的采样。

[0115] 如果早期样本124和晚期样本128都与输出数据50一致，则不必要调整，所以上下计数器96不变。

[0116] 尽管本发明针对有限数量的实施例进行了说明，但是应当理解，可以对本发明作出各种修改、变更和其他应用。