具有移位寄存器和电平移动器的LED串驱动器

摘要

本发明涉及一种用于单独地驱动OLED/LED串的OLED/LED元件的设备，该设备对于该OLED/LED串的每个OLED/LED元件来说都包括模块化单元(12.1-12.n)，每个模块化单元都包括：可控制的分流开关(22，42)，其与对应的OLED/LED元件(14，15)耦合；开关控制器装置(30，44)，其用于控制所述分流开关(22，42)并具有耦合到所述开关(22，42)的控制输出端口、数据输入端口和时钟输入端口；以及电平移动装置(32)，其分配给所述开关控制器装置(30，44)并且适合于在编程模式期间使控制输入数据达到足以被该开关控制器装置(30，44)接受的电平并允许控制所述分流开关(22，42)。其中所述模块化单元(12.1-12.n)的所述开关控制器装置(30，44)串联地耦合从而将该控制输入数据移动到对应随后的模块化单元的开关控制器装置(30，44)并且形成串行-并行转换器装置(31)。

权利要求

1.一种用于单独地驱动OLED/LED串的OLED/LED元件的设备，所述设备对于所述OLED/LED串的每个OLED/LED元件来说都包括模块化单元(12.1-12.n)，每个模块化单元都包括：可控制的分流开关(22，42)，其与对应的OLED/LED元件(14，15)耦合，开关控制器装置(30，44)，其用于控制所述分流开关(22，42)并具有耦合到所述开关(22，42)的控制输出端口、数据输入端口和时钟输入端口，以及电平移动装置(32)，其分配给所述开关控制器装置(30，44)并且适合于在编程模式期间使控制输入数据达到足以被所述开关控制器装置(30，44)接受的电平并允许控制所述分流开关(22，42)，其中所述模块化单元(12.1-12.n)的所述开关控制器装置(30，44)串联地耦合从而将所述控制输入数据移动到对应随后的模块化单元的开关控制器装置(30，44)并且形成串行-并行转换器装置(31)。

2.根据权利要求1所述的设备，其特征在于，当通过串行数据流对所述开关控制器装置(30，44)进行编程时，断开所述分流开关(22，42)。

3.根据权利要求1或2所述的设备，其特征在于，所述分流开关(22，42)是晶体管(42)。

4.根据权利要求1或2所述的设备，其特征在于，所述分流开关(22，42)是场效应晶体管。

5.根据权利要求1或2所述的设备，其特征在于，所述开关控制器装置(30，44)是经由所述时钟输入端口(CLK)而触发的D锁存器装置(44)。

6.根据权利要求5所述的设备，其特征在于，所述电平移动装置(32)包括在所述锁存器装置(44)的电势参考点(28)与其时钟输入端口(CLK)之间提供的并且串联耦合的电容器(C1_x)和第一个二极管(D2_x)，其中在对由所述开关控制器装置形成的所述串行-并行转换器装置(31)进行编程期间，经由第二个二极管(D1_x)向所述时钟输入端口提供时钟和电源信号。

7.根据权利要求5所述的设备，其特征在于，锁存器装置(44)的所述数据输入端口(D)与前一个锁存器的所述输出端口耦合以便形成所述串行-并行转换器(31)。

8.根据权利要求7所述的设备，其特征在于，在所述锁存器装置(44)的数据输入端口(D)和所述前一个锁存器装置的数据输出端口(Q)之间提供限流电阻器(R2_x)。

9.根据权利要求6所述的设备，其特征在于，将反相器装置(A2_x)分配给每个锁存器装置(44)的时钟输入端口(CLK)以便将所述时钟输入信号反相。

10.根据权利要求6所述的设备，其特征在于，所述时钟和电源信号由前一个电平移动装置的第二个二极管(D1_x)提供。

11.根据权利要求6所述的设备，其特征在于，将所述时钟和电源信号提供给每个电平移动装置的第二个二极管(D1_x)，并且给每个OLED/LED元件(14，15)分配电阻器(52)，其在编程期间用作旁路。

说明书

具有移位寄存器和电平移动器的LED串驱动器

技术领域

[0001] 本发明涉及一种用于单独地驱动OLED/LED串的OLED/LED元件的设备。本发明还涉及一种单独地驱动OLED/LED串的OLED/LED元件的方法。

背景技术

[0002] 对于普通照明应用来说，利用LED或OLED(有机发光二极管)的照明设备得到越来越多的关注。利用LED和OLED能够产生大量的光并且具有允许快速切换的好处。一方面，LED和OLED能够用作普通光源，另一方面，其能够用作显示器或设计元件。为了控制照明设备中的LED/OLED，使用所谓的驱动器设备。在本领域中，关于如何设计这样的驱动设备存在几种方案。例如，US 2006/0038803A1或WO2006/107199A2公开了关于如何对串联地耦合以形成LED串的LED进行控制的方法。

[0003] 一般而言，利用扫描矩阵是用于单独地控制多个LED(或OLED)的最显而易见的方式。但是，缺点是各个LED的利用率低。由于多路复用，因此只有时间周期的一小部分用作每个LED的激励时间。这样，LED的光输出将会低于其标称值。而对较大装置中的暗态时间进行补偿是不可能的，因为在大功率LED中，将峰值电流限于某个值。

[0004] 在仅控制一个串(即按一维排列的几个LED，例如排列为一列或一行的几个LED)的情况下，现有技术中提出了两种可能的方案：

[0005] 第一，可以在一个终端处将所有LED连接到公共电势，而切换其另一个终端。在这种情况下，一些限流装置对于每个单独的LED来说是必需的。

[0006] 第二，可以串联地连接这些LED。这里，只需要一个限流块，但是由于各个LED在LED串中的浮动参考电势而使得切换各个LED很复杂。

发明内容

[0007] 相对于第二种可能的方案，本发明的目的是提供一种设备，其克服了上述问题且其简单、节省成本并且是可调整的(scalable)。

[0008] 这一目的和其他目的是通过用于单独地驱动OLED/LED串的OLED/LED元件的设备来实现的，该设备对于该OLED/LED串的每个OLED/LED元件来说都包括模块化单元，每个模块化单元都包括：

[0009] 可控制的分流开关，其与对应的OLED/LED元件耦合，

[0010] 开关控制器装置，其用于控制所述分流开关并具有耦合到所述开关的控制输出、数据输入端口和时钟输入端口，以及

[0011] 电平移动装置，其分配给所述开关控制器装置并且其适合于在编程模式期间使控制输入数据达到足以被该开关控制器接受的电平并允许控制所述分流开关，其中所述OLED/LED元件的所述开关控制器装置串联地耦合从而将该控制输入数据移动到对应随后的模块化单元的开关控制器装置(30，44)并且形成串行-并行转换器装置。

[0012] 换句话说，本发明的设备被模块化地建立，并且给该OLED/LED串的每个OLED/LED元件分配一个模块化单元。每个模块化单元都包括开关控制器装置，如果这些模块化单元适当地彼此串联耦合，那么该开关控制器装置适合于形成串行-并行转换器的一级。这些模块化单元的开关控制器装置存储用于控制各自的分流开关的二进制控制值。每个开关控制器装置通过串行地向该设备的第一模块化单元提供控制值并时钟控制(clocking)经过该串行-并行转换器的各级的串行数据流来接收其控制值。

[0013] 由于该OLED/LED串的各个OLED/LED元件具有浮动参考电势，因此将每个模块化单元设置成使得其包括电平移动装置，其适合于使该开关控制器装置的输出信号的电势与并联耦合到该OLED/LED元件的分流开关的参考点一致(align)。

[0014] 本发明的设备允许独立地控制OLED/LED串的OLED/LED元件，例如接通和断开这些元件。该特征使得能够利用像素化(pixelated)LED灯而不存在效率方面的缺点。如上面所述，本发明的设备包括三个基本特征，即将串与简单串行数据源相连接的串行-并行转换器、需要用来驱动多个OLED/LED的串联的电平移动特征，以及分流开关。

[0015] 在不采用单独地激励OLED/LED元件的情况下，不存在由于控制电子器件所引起的附加损失。总之，本发明的设备的优点在于，当用于不进行单独控制的标准OLED/LED串时可以实现非常好的效率，并且当利用单独寻址的特征时实现了OLED/LED的非常高的利用率。

[0016] 要注意，在本申请中，术语“LED”或“LED元件”一方面表示LED以及OLED元件，另一方面，其不仅表示一个LED或OLED，而且表示两个或多个LED或OLED的串联或并联或串联和并联的混合。此外，“LED”还表示激光二极管或者任何其他相似或相关的发光元件。

[0017] 在优选实施例中，当通过串行数据流对所述开关控制器装置进行编程时，接通所述分流开关。在优选实施例中，在编程模式期间通过将电源电流设置为零或者小的负值来断开这些LED元件，这避免了在控制值移动通过串行-并行转换器的多级时激励这些LED元件。

[0018] 在优选实施例中，所述分流开关是晶体管，优选地是场效应晶体管。更优选的是，所述开关控制器装置是经由所述时钟输入端口而触发的D锁存器电路。进一步优选的是，所述电平移动装置包括在所述锁存器装置的电势参考点与其时钟输入端口之间提供的并且串联耦合的电容器和第一个二极管，在对由所述锁存器装置形成的所述串行-并行转换器装置进行编程的期间，经由第二个二极管向所述时钟输入端口提供Clock and Supply(时钟和电源)信号。进一步优选的是，电阻器耦合在所述锁存器装置的所述时钟输入端口与所述参考点之间。

[0019] 在优选实施例中，锁存器装置的所述数据输入端口与前一个锁存器的所述输出端口耦合以便形成所述串行-并行转换器。

[0020] 在优选实施例中，在所述锁存器装置的数据输入端口和所述前一个锁存器装置的数据输出端口之间提供限流电阻器。

[0021] 已经证实上述特征在实践中是有利的。但是要注意，这是设计本发明的设备的优选方法，但不是唯一的设计。当然，本发明的构思也能够以不同的方式来实现。

[0022] 本发明的目的也通过一种单独地驱动OLED/LED串的OLED/LED元件的方法来解决，该方法包括以下步骤：

[0023] 提供串行-并行转换器，

[0024] 为该OLED/LED串中的每个OLED/LED元件提供分流开关，每个分流开关都分配给所述串行-并行转换器的对应的级，

[0025] 通过提供串行数据流来对所述转换器进行编程，在编程期间接通所述分流开关，以及

[0026] 通过向所述串供电并且由该串行-并行转换器的并行输出信号来控制所述分流开关从而操作所述串。

[0027] 本发明的方法实现了关于本发明的设备所描述的相同的优点，因此其描述参考上面相应的描述。

[0028] 另外的特征和优点能够从下面的描述和所附的附图中获得。

[0029] 要理解，上面提到的和下面尚待解释的特征不仅能够在所指出的各种结合中使用，而且能够在其他结合中或孤立地使用，而不会脱离本发明的范围。

附图说明

[0030] 附图中示出了本发明的各个实施例，在下面参考这些附图的描述中将更详细地说明这些实施例。在附图中：

[0031] 图1示意性地示出了根据优选实施例的用于单独地驱动LED串的LED元件的设备；

[0032] 图2示出了本发明的设备的另一种实现方式；

[0033] 图3是显示出图2的设备的编程序列的信号图；以及

[0034] 图4是本发明的设备的另一种实现方式。

具体实施方式

[0035] 图1中示意性地示出了驱动器设备，该驱动器设备用附图标记10来表示。驱动设备10可用于具有增强的控制可能性的普通照明灯或用于像素化(pixelated)灯，或者用于支持背光和标志应用中的空间变暗或局部加亮。

[0036] 特别地，在所示的实施例中，驱动器设备10用于控制发光元件14，这些发光元件14串联地耦合以形成串16。发光元件14作为发光二极管15或有机发光二极管(OLED)而被提供。此外，应当指出的是，每个发光元件14可以包括以串联、并联或其组合设置的一个或多个LED或OLED。在下面的描述中，表达LED 15一般表示上述种类的发光元件14。

[0037] 电源18给LED串16的LED 15供电，电源18例如是电流源19。该电流源可经由提供给控制输入17的控制信号加以控制。

[0038] 给LED串16中的每个LED 15分配模块化电路12.1-12.n，这些模块化电路用来控制各自的LED 15。所提供的模块化电路12的数量对应于形成该LED串16的发光元件14的数量。

[0039] 由于模块化电路12.1-12.n以类似的方式构成，因此下面的描述仅涉及一个模块化电路，即模块化电路12.2。

[0040] 模块化电路12.2包括与LED 15并联耦合的分流开关22。如果应当断开LED 15，那么分流开关22用来给该LED15设旁路。如果所希望的是该LED发射光，那么打开即断开对应的分流开关22，从而不存在旁路。因此，所提供的功率可以到达LED 15从而产生光辐射。

[0041] 分流开关22受控制单元24的控制，该控制单元将控制信号经由控制信号线26提供给分流开关22。此外，控制单元24与分流开关22的一侧以及与LED 15的阴极侧电耦合从而具有公共的参考电势28。

[0042] 控制单元24包括寄存器30和电平移动元件32，该寄存器用于存储经由该控制信号线而施加于分流开关22的控制值。

[0043] 寄存器30适合于与模块化电路12.1-12.n的其他寄存器30形成串行-并行转换器31的一级。

[0044] 为了实现串行-并行转换器，每个寄存器30都具有Data_in(数据输入)输入和时钟输入，以及作为控制信号线26上的控制信号的data_out(数据输出)输出。如本领域技术人员已知的，提供给串行-并行转换器的串行数据流与每个时钟信号一起逐级地移动。

[0045] 参考图1中所示的实施例，串行数据流被提供给第一模块化电路12.1，然后将该串行数据流传送到后面的模块化电路12.2-12.n。因此，n个数据值的输入使用n个时钟信号。

[0046] 为了使串行数据流从一个模块化电路传递到下一个模块化电路，这些模块化电路具有Data_in端口33和Clock_and_Supply(时钟和电源)端口35。此外，每个模块化电路12都具有Data_out端口43和Clock_and_Supply输出端口45。

[0047] 如从图1中显而易见的，模块化电路的Data_in端口33与前一个模块化电路的Data_out端口43电耦合。此外，Clock_and_Supply输入端口35与前一个模块化电路12的Clock_and_Supply输出端口45电耦合。

[0048] 图1中还示出了模块化电路的各个端口分别经由线34、36、38、40而连接。

[0049] 如前所述，控制单元24包括电平移动元件32，这是必需的，因为参考点28的电势根据LED串16中对应的模块化电路的位置以及LED的状态(接通/断开)而不同。每个模块化电路12的电平移动元件保证分流开关22可以被接通和断开，尽管对应的LED的参考电势是浮动的。电平移动元件32确保参考点28和所述寄存器30的控制输出的电势在正常操作期间(不是在编程模式期间)升高。

[0050] 如从图1中同样显而易见的，每个模块化电路都包括两个LED端口20、21，发光元件14连接在这两个端口之间，并且这两个端口分别与随后的模块化电路以及电源18连接，以便实现用于形成串16的n个发光元件14的图示的串联连接。

[0051] 参考图2，其示出了设备10的优选实施例，并且将在下面详细地加以描述。由于对模块化电路12.1-12.n进行了类似的设计，因此现在将详细地描述模块化电路12.2的结构。

[0052] 分流开关22作为场效应晶体管而被提供，优选地是MOSFET 42，其漏极与LED 15的阳极耦合，其源极与阴极耦合。

[0053] 提供的寄存器30是所谓的D锁存器44的形式，其在本领域中一般是已知的。D锁存器44具有数据输出Q，该数据输出耦合到MOSFET42的栅极。D锁存器44的数据输入端口D与Data_in端口33连接以接收前一个电路(在这里是模块化电路12.1)的数据输出。

[0054] 在模块化电路12.2的Clock_and_Supply端口35和参考点28之间提供串联的两个二极管D1_2、D2_2和电容器C1_2。这两个二极管D1_2和D2_2之间的桥接点连接到反相器A2_2，该反相器A2_2的输出连接到D锁存器44的时钟输入CLK。此外，电阻器R1_2耦合在该桥接点和参考点28之间。最后，D锁存器44的CLR输入也连接到参考点28。

[0055] 作为一种可替换的方案，PRE-Input(PRE输入)或CLR-Input(CLR输入)可以连接到在D1_n和D2_2之间的桥接点处出现正电压时得到脉冲的脉冲形成网络。这将导致自动地闭合或打开该开关，并且因此自动地将这一状态传遍整个串联连接。利用该方案能够具有用于每次数据传输的规定的开始状态和所有电容器C1_n的规定的充电。

[0056] 要施加于Clock_and_Supply输出端口45的信号从二极管D1_2和D2_2之间的桥接点获得。

[0057] 模块化电路12.2的Clock_and_Supply输入端口经由Clock_and_Supply线36与二极管D1_2的阳极耦合。

[0058] 为了建立串行-并行转换器，D锁存器44的输出信号(即Q信号)经由电阻器R2_2而提供给Data_out端口43，该Data_out端口43本身连接到下一个模块化电路12.3的Data_in端口33。最后，在Data_out端口43和参考点28之间提供电容器C2_2。该电容器C2_2用于信号传播中的专用延迟。基于所使用的逻辑设备的速度，可以将其省略。

[0059] 一般而言，D锁存器44的输出驱动MOSFET 42。根据D锁存器44的信号(低或高)，使该MOSFET接通或断开。提供电容器C1_2以使对应的模块化电路12的电源电压稳定。该电源电压用作LED 15的阴极侧(参考点28)的参考电压。利用二极管D1_2和D2_2以及下拉电阻R1_2，由于去耦而得到施加于端口35的Clock_and_Supply信号的时钟信号部分。

[0060] 图2中所示的驱动设备10的操作如下：

[0061] 在用于对对应的D锁存器44进行编程的编程模式期间，迫使负电流I1＜0经过所述电路，其由电流源的控制输入17处的适当控制信号所引起。因此，根据前一个开关的状态，或者MOSFET沿反方向导通，或者模块化电路12的MOSFET 42的体二极管导通。在任一种情况下，都断开所有的LED 15。当利用上述脉冲形成网络来清除锁存器(利用CLR-input)时，能够实现下文中描述的情况。将正电压Vcc施加于第一个模块化电路12.1的Clock_and_Supply端口35。经由二极管D1_1...D2_n，将这些模块的电源电压电容器(C1_n)再充电到

[0062] Vsupply＝Vcc-Vf

[0063] 其中Vf是D2_x所用的二极管类型的正向电压。该电源电压对于每个模块化电路来说几乎是相等的。根据对D1_x所用的二极管类型和负电流I1的适当选择，MOSFET 42的体二极管两端的电压降和二极管D1_x两端的电压降是相同的，因此它们相互抵消。

[0064] 在每个时钟输入CLK(在R1_x两端)，存在高电平。

[0065] 然后，将基准(datum)(控制值)施加于第一个模块化电路12.1的Data_in端口33。紧接着，将Clock_and_Supply信号设置为0V。这样，将每个模块化电路的输入处的数据(Data_in)复制到每个D锁存器44的输出。由于与逻辑(由RC网络R2_x、C2_x所代表或有意形成的)的速度有关的延迟，每个模块化电路都将Clock_and_Supply端口的下降沿处存在的数据复制到其输出Q。

[0066] 当然，在发送和接收移位数据的两个邻近模块化电路之间存在电势差。但是该变化(shift)不能超过一个体二极管的电压降(～0.5V)。从模块化电路12.x输出的高电平会很容易被读作来自块x+1的高电平(例如Vcc＝5V，CMOS_高＝4.95V将对于上部的模块化电路导致5.45V的输入信号)。对于上部的模块化电路来说，低电平(CMOS_低＝0.05V)将是0.45V。通常，所有逻辑设备都具有从信号终端到电源和参考电势的箝位二极管。利用简单限流电阻器(例如图2中所示的R2_x)将允许安全且稳定的操作。

[0067] 然后，将模块化电路12.1的端口35处的Clock_and_Supply信号再次设置为Vcc。将新的基准施加于该模块化电路12.1的Data_in端口33。重复上述循环，并在其他模块化电路12.2-12.n之上使模块化电路12.1的Data_in端口33处的串行数据流并行化。在Clock_and_Supply输入信号的每个下降沿，使该数据上移一个模块化电路，意味着从12.x到12.x+1。

[0068] 当时钟控制(clocked)全部所希望的信息到锁存器44中的时候(通常是在n个时钟周期之后，这时更新了所有锁存器)，Clock_and_Supply输入保持在0V。

[0069] 然后，通过将对应的控制信号施加于电流源18并将该电流源设置成正电流I1＞0来离开编程模式，所述正电流是LED 15的所希望的正向电流。在每个块中，如果在锁存器44中存储的是“0”并且MOSFET 42是打开的，那么电流I1将流过LED 15，或者如果将锁存器44编程为“1”，那么该电流I1将流过MOSFET 42。

[0070] 由于LED 15中或MOSFET 42中的正向电流，在每个模块化电路两端将存在正的电压降。在该操作期间不监控该数据信号并且该数据信号无论如何都在容许的输入电压范围内或者由于上述限流电阻器R2_x而受到保护。所有参考电势28相对于GND来说都是正的，因此对于每个模块化电路来说Clock_and_Supply信号为低(或是负的)。负电压被二极管D1_x阻挡。在所述驱动器设备的时钟输入上不存在转变，并且锁存器44中的锁存信息保持稳定。

[0071] 对于LED的状态的变化，重复如上所述的整个循环，即以负电流的设置开始，后面是时钟控制(clocking)新数据到该结构中。

[0072] 图3示出了上述编程序列，以7个模块化电路12.1-12.7为例。当电流设置成I1＞0时，LED_1...LED_n根据倒置的数据D6...D0而发光。时钟脉冲间隔的长度随LED的数量而进行调整。当同时生成一个Clock_and_Supply信号和几个data_in信号时，数据源能够控制几个LED串16。那样，可以容易地控制显示器发光元件。

[0073] 图4中图解说明了图2所示驱动器设备10的稍微修改的实施例。主要的区别在于，将Clock_and_Supply信号设置为与所有模块化电路12.1-12.n并行。因此，这些模块化电路12不再具有Clock_and_Supply输出端口45。换句话说，Clock_and_Supply信号进入每个模块化电路但是在D1_X之后不会离开(leave)每个模块化电路。这导致在编程模式期间略微不同的电势分布。在这种情况下，在编程期间需要在LED15两端放置旁路电阻器52并将电流源设置为0(并且不设置为负电流)。

[0074] 如已经提及的，本发明的驱动器设备作为增强的控制可能性而可适用于产生照明灯，或者作为核心功能而可适用于像素化灯，或者可适用于支持背光和标志应用中的空间变暗或局部加亮。