半导体测试探针卡空间变换器的制造方法

摘要

本发明揭示一种半导体测试探针卡空间变换器及其制造方法，可包含：沉积作为一接地面的一第一金属于一空间转换器基底上，上述空间转换器基底具有多个第一接触测试垫而定义有一第一节距分布；沉积一第一介电层于上述接地面上；形成多个第二接触测试垫，其定义有异于上述第一节距分布的一第二节距分布；以及形成多个重布引脚于上述第一介电层上，以将上述第一接触测试垫电性连接至上述第二接触测试垫。在某些实施例中，上述可以直接建构于上述空间转换器基底上。上述方法可用于重制一现存的空间转换器以制造节距分布小于原始的测试垫的细间距的测试垫。在某些实施例中，上述测试垫可以是C4测试垫。本发明缩小了接触测试垫的节距分布。

权利要求

1.一种半导体测试探针卡空间变换器的制造方法，以缩小一接触测试垫的节距分布，包含：提供一空间变换器，其底部是一基底、其上部具有多个第一接触测试垫于一侧以执行受测装置的电性测试，在所述多个第一接触测试垫之间定义有一第一节距分布；

沉积作为一接地平面的一第一金属层于该基底上；

沉积一第一介电层于该接地平面上；

形成多个重布引脚及多个接点于该第一介电层上，其中所述多个重布引脚的一端点分别电性连接至多个第一接触测试垫而另一端点则分别电性连接至所述多个接点；以及镀金属于所述多个接点从而形成顶端接触表面，并由该顶端接触表面定义出多个第二接触测试垫，所述多个第二接触测试垫之间定义有小于该第一节距分布的一第二节距分布。

2.如权利要求1所述的半导体测试探针卡空间变换器的制造方法，其中该第一金属层具有多个金属平面，所述多个金属平面分别环绕每个所述多个第一接触测试垫、并与每个所述多个第一接触测试垫电性隔离。

3.如权利要求1所述的半导体测试探针卡空间变换器的制造方法，还包含图形化该第一介电层的一步骤，以形成多个凹部用于后续形成所述多个重布引脚与所述多个第二接触测试垫。

4.如权利要求3所述的半导体测试探针卡空间变换器的制造方法，其中所述多个重布引脚与所述多个第二接触测试垫的形成，是通过沉积一导体金属于所述多个凹部中。

5.如权利要求1所述的半导体测试探针卡空间变换器的制造方法，其中所述多个第二接触测试垫包含至少一输入/输出C4接点，该输入/输出C4接点是隔离于该接地平面与电性连接于该接地平面的至少一接地接点。

6.一种半导体测试探针卡空间变换器的制造方法，以缩小一C4接触测试垫的节距分布，包含：提供一空间变换器，其具有一基底与多个第一测试接点于该基地的一第一侧以执行受测装置的电性测试，在所述多个第一测试接点之间定义有一第一节距分布，所述多个第一测试接点具有多个第一输入/输出垫与多个第一接地垫；

沉积作为一金属接地平面层于该基底的该第一侧上；

沉积一第一介电层于该金属接地平面层上；

图形化该第一介电层以形成多个凹部于其中；

以一导体金属填入所述多个凹部的至少一部分，以形成多个重布引脚；以及形成多个第二测试接点，所述多个第二测试接点之间定义有小于该第一节距分布的一第二节距分布，所述多个第二测试接点的至少一部分是经由所述多个重布引脚电性连接至所述多个第一测试接点的至少一部分。

7.如权利要求6所述的半导体测试探针卡空间变换器的制造方法，其中该第一输入/输出垫是与该金属接地平面层电性隔离。

8.如权利要求6所述的半导体测试探针卡空间变换器的制造方法，还包含沉积一保护层于所述多个第一测试接点与所述多个重布引脚的步骤。

9.如权利要求8所述的半导体测试探针卡空间变换器的制造方法，还包含形成多个凹部于该保护层中、并沉积一导体金属于所述多个保护层凹部中，用以形成所述多个第二测试接点。

10.一种半导体测试探针卡空间变换器的制造方法，以缩小一接触测试垫的节距分布，包含：提供一空间变换器，其具有一基底与多个第一接触测试垫于一侧以执行受测装置的电性测试，在所述多个第一接触测试垫之间定义有一第一节距分布；

沉积一第一介电层于该基底的上表面上，并暴露出所述多个第一测试垫；

形成多个重布引脚及多个接点于该第一介电层上，其中所述多个重布引脚的一端点分别电性连接至多个第一接触测试垫而另一端点则分别电性连接至所述多个接点；

镀金属于所述多个接点从而形成顶端接触表面，并由该顶端接触表面定义出多个第二接触测试垫，所述多个第二接触测试垫之间定义有小于该第一节距分布的一第二节距分布。

11.如权利要求10所述的半导体测试探针卡空间变换器的制造方法，还包含以一保护层将所述多个第一接触测试垫与所述多个第二接触测试垫封入其中。

12.如权利要求11所述的半导体测试探针卡空间变换器的制造方法，还包含形成贯穿该保护层的多个导体井状通道，以将所述多个第二接触测试垫延伸至该保护层的一暴露表面，以与多个测试卡探针形成电性接触，用以进行集成电路芯片的晶片级测试。

13.一种半导体测试探针卡空间变换器的制造方法，以缩小一接触测试垫的节距分布，包含：提供一基底，在该基底的上表面具有多个第一接触测试垫以执行受测装置的电性测试、与多个金属平面，在所述多个第一接触测试垫之间定义有一第一节距分布，所述多个金属平面分别环绕每个所述多个第一接触测试垫、并与每个所述多个第一接触测试垫电性隔离，所述多个金属平面是接地而作为接地平面；

沉积一第一介电层于该基底的上表面上，并暴露出所述多个第一测试垫；

形成多个重布引脚于该第一介电层上并分别电性连接所述多个第一接触测试垫，所述多个重布引脚具有的位于该第一介电层上的多个端点的每相邻两个之间，定义有小于该第一节距分布的一第二节距分布；

形成一第二介电层而将所述多个重布引脚封入其中，但是暴露出所述多个重布引脚的所述多个端点；

沉积一第二导体金属于曝露于该第二介电层中的所述多个端点上，而使该第二导体金属分别成为多个第二接触测试垫，所述多个第二接触测试垫之间的节距分布与该第二节距分布相同。

说明书

半导体测试探针卡空间变换器的制造方法

技术领域

[0001] 本发明涉及半导体，特别涉及用于对形成于一半导体晶片上的集成电路进行测试的探针卡。

背景技术

[0002] 现代半导体的制造包含了多个步骤，其具有光刻、物质沉积与蚀刻，以在一片单独的半导体硅晶片上形成多个单独的半导体装置或集成电路芯片。目前所制造常用的半导体晶片的直径可以是六英寸或六英寸以上，其中直径十二英寸的晶片为一种常见的尺寸。然而，形成于上述晶片上的某些单独的芯片，可能因为在复杂的半导体制造的工艺中可能出现的变异或问题而具有一些缺陷。在晶片切割而将上述集成电路芯片自上述半导体晶片分离之前，会对多个芯片进行电性表现与可靠度的测试并同时在一既定期间对其进行激发(例如晶片级烧入测试)。这些测试通常可能包含布局与线路图对比(layout versus schematic；LVS)的确认、静态电流测试(IDDq testing)等等。从每个芯片或受测装置(device under test；DUT)所产生的结果电性信号则被具有测试电路系统的自动测试设备(automatic test equipment；ATE)所捕捉与分析，以判定一芯片是否具有缺陷。

[0003] 为了帮助晶片级烧入测试(burn-in testing)与同时捕捉来自晶片上的多个芯片的电性信号，是使用公知的DUT板或探针卡。探针卡在本质上为印刷电路板(printed circuit board；PCB)，其包含多个金属电性探针，用以与形成于上述晶片上的上述半导体芯片的多个对应的电性接点(contact)或接头(terminal)。每一个芯片具有多个接点或接头，每一个接点或接头必须进行用于测试的存取。因此，一般的晶片级测试需要进行远超过1000个芯片接点或接头与ATE测试电路系统之间的电性连接。因此，为了实施精确的晶片级测试，精确地将大量的探针卡接点与上述晶片上的芯片接点对准、以及形成确实的电性连接是很重要的。探针卡通常是安装于上述自动测试设备中，并作为上述芯片或受测装置与上述自动测试设备的碰触之间的界面。

[0004] 随着半导体工艺技术持续进行发展，半导体晶片上的芯片的电性测试接触垫之间的间隔或间距也持续缩减。如图1所示，其是例示性地示出一晶片上可见的次世代的半导体芯片或受测装置，测试垫间距令人满意地缩减至50微米或更小。上述受测装置测试垫110的间距可大于与其经由连接线130而连接的上述受测装置上的硅贯穿(through silicon via；TSV)接触垫120之间的间距，而某些实例中可为17微米。然而，现存的测试探针卡设计所发生的技术瓶颈是其无法支持如此小的测试垫间距。

[0005] 已知的探针卡具有一多层内连线基底或空间变换器(space transformer)，其是置于结合于受测装置上的测试垫的测试印刷电路板与探针(例如指状探针(fingers)、针状探针(needles)等等)之间。上述空间变换器是在上述印刷电路板与探针之间传递电性测试信号与电源信号。上述空间变换器在其一侧通常具有一球栅阵列(ball grid array；BGA)内连线系统，其是与上述测试印刷电路板与一C4(controlled collapse chip connection)内连线系统上的接点媒合，而上述接点则是与上述测试探针的上半部媒合。然而，这些已知的空间变换器的最小的C4接触垫间距通常为约150微米，而无法符合支持微细探针间距所需求的50微米或更小的C4接触垫节距分布(pitch spacing)[0006] 因此，业界需要改良的测试探针卡空间变换器，其具有较微细的C4接触垫间距。

发明内容

[0007] 本发明是提供一种半导体测试探针卡空间变换器的制造方法，以缩小一接触测试垫的节距分布。在一实施例中，上述方法包含：提供一空间变换器，其具有一基底与多个第一接触测试垫于一侧以执行受测装置的电性测试，在上述第一接触测试垫之间定义有一第一节距分布；沉积作为一接地平面的一第一金属层于上述基底上；沉积一第一介电层于上述接地平面上；形成多个第二接触测试垫，上述第二接触测试垫之间定义有异于上述第一节距分布的一第二节距分布；以及形成多个重布引脚于上述第一介电层上，以将上述第一接触测试垫电性连接至上述第二接触测试垫。在一实施例中，上述第一接触测试垫是嵌于或封于一第二保护层中。

[0008] 在另一实施例中，一种半导体测试探针卡空间变换器的制造方法包含：提供一空间变换器，其具有一基底与多个第一测试接点于上述基地的一第一侧以执行受测装置的电性测试，在上述第一测试接点之间定义有一第一节距分布，上述第一测试接点具有多个第一输入/输出垫与多个第一接地垫；沉积作为一金属接地平面层于上述基底的上述第一侧上；沉积一第一介电层于上述金属接地平面层上；图形化上述第一介电层以形成多个凹部于其中；以一导体金属填入上述凹部的至少一部分，以形成多个重布引脚；以及形成多个第二测试接点，上述第二测试接点之间定义有小于上述第一节距分布的一第二节距分布，上述第二测试接点的至少一部分是经由上述重布引脚电性连接至上述第一测试接点的至少一部分。在一实施例中，上述方法还包含以一保护层将上述第一接触测试垫封入其中的一步骤。

[0009] 在另一实施例中，一种半导体测试探针卡空间变换器的制造方法包含：提供一空间变换器，其具有一基底与多个第一接触测试垫于一侧以执行受测装置的电性测试，在上述第一接触测试垫之间定义有一第一节距分布；形成多个第二接触测试垫于上述基底上，上述第二接触测试垫之间定义有异于上述第一节距分布的一第二节距分布；以及形成多个重布引脚，以将上述第一接触测试垫电性连接至上述第二接触测试垫。在一实施例中，上述方法还包含以一保护层将上述第一接触测试垫与上述第二接触测试垫封入其中。上述方法较好为包含形成贯穿上述保护层的多个导体井状通道，以将上述第二接触测试垫延伸至上述保护层的一暴露表面，以与多个测试卡探针形成电性接触，用以进行集成电路芯片的晶片级测试。

[0010] 根据本发明的另一观点，具有微细接触测试垫节距分布的一完成制造的半导体测试探针卡空间变换器包含：一基底，其具有一第一边与一第二边；多个第一接触测试垫嵌于上述第一边与上述第二边的上述基底中；以及多个第二接触测试垫于上述第一边上。在一优选实施例中，上述第二接触测试垫的节距分布小于上述第一接触测试垫的节距分布。在另一实施例中，上述空间变换器具有多个重布引脚，其电性连接至少一些上述第二接触测试垫与上述嵌入的第一接触测试垫。在又另一实施例中，上述基底具有覆盖上述第一接触测试垫的一保护层。

[0011] 在另一实施例中，一种半导体测试探针卡空间变换器的制造方法，以缩小一接触测试垫的节距分布，包含：提供一基底，在上述基底的上表面具有多个第一接触测试垫以执行受测装置的电性测试，在上述第一接触测试垫之间定义有一第一节距分布；在上述基底的上表面，多个金属平面分别环绕每个上述第一接触测试垫、并与每个上述第一接触测试垫电性隔离，上述金属平面是接地而作为接地平面；沉积一第一介电层于上述基底的上表面上，并暴露出上述第一测试垫；形成多个重布引脚于上述第一介电层上并分别电性连接上述第一接触测试垫，每个上述重布引脚的位于上述第一介电层上的一端点之间，定义有异于上述第一节距分布的一第二节距分布。

[0012] 本发明提供的一种半导体测试探针卡空间变换器的制造方法，缩小了接触测试垫的节距分布，具有较微细的C4接触垫间距。

附图说明

[0013] 图1为一例示的半导体受测装置的俯视布局图，显示次世代的电性测试垫的架构与间距。

[0014] 图2为本发明一实施例的具有一空间转换器的测试探针卡的剖面侧视图。

[0015] 图3～图14为一系列的部分剖面侧视图，用以显示图2所示的测试探针卡的空间转换器的制造流程。

[0016] 图15为图2的空间转换器的详细的部分剖面侧视图。

[0017] 图16为图15的空间转换器的上平面视图，在图中将顶端的一第二保护层拿掉以显示其下的电性接点。

[0018] 图17～图23为一系列的部分剖面侧视图，用以显示另一实施例的测试探针卡的空间转换器的制造流程，所制造的空间转换器可取代图2所示的测试探针卡的空间转换器。

[0019] 上述附图中的附图标记说明如下：

[0020] 110～测试垫 110 120～硅贯穿接触垫

[0021] 130～连接线 200～测试探针卡

[0022] 210～测试印刷电路板 211～接触垫

[0023] 212～上表面 214～下表面

[0024] 220～安装环 222～上基板

[0025] 224～间隔物 226～下基板

[0026] 230～测试探针 232～穿透式的中间探针支撑器

[0027] 234～上半部 236～放大的接触端

[0028] 240～空间变换器 241～下表面

[0029] 242～接触测试垫阵列 243～上表面

[0030] 244～球栅阵列 245～内连线基底

[0031] 250～受测装置

[0032] 252～测试垫 260～测试探针头

[0033] 300～金属导体 301～导体通道

[0034] 302～接地面 303～C4接地测试垫

[0035] 304～输入/输出测试垫 305～间隙

[0036] 310～第一介电层 311～开口

[0037] 320～第二导体金属层 330～光致抗蚀剂

[0038] 332～凹部 334～导体重布引脚

[0039] 335～新的凹部 340～保护层

[0040] 342～凹部开口 350～新的C4接地接点

[0041] 351～井状通道 352～新的输入/输出接点

[0042] 353～顶端接触表面 360～单一迹线

[0043] 400～C4侧 402～相反面的球栅阵列侧

[0044] 410～C4接触垫阵列 541～上表面

[0045] 542～C4接触测试垫阵列 543～下表面

[0046] 545～内连线基底 600～金属导体

[0047] 601～接触垫 603～接触测试垫

[0048] 604～金属平面 610～第一介电层

[0049] 620晶种层 630～光致抗蚀剂

[0050] 632～凹部 634～导体重布引脚

[0051] 635～端点 640～第二介电层

[0052] 642～凹部开口 650～新的C4接地接点

[0053] 660～导体通路 710～C4接触垫阵列

[0054] PB～间距

[0055] PBGA～间距 PC4～间距

[0056] PN～间距 PO～间距

[0057] PT～间距

具体实施方式

[0058] 为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下：

[0059] 图2所显示的一例示的实施例是已通过本发明提出的方法来修改的一可从市面上取得的测试探针卡200，其具有空间变换器240，空间变换器240具有微细间距的C4接触垫阵列。测试探针卡200可以是任何适当的可从市面上取得的测试探针卡，例如但不限于来自Wentworth Laboratories，Inc.ofBrookfield，CT的具有针状探针的 卡、或是可从 ofLivermore，CA取得的具有 针状探针的探针卡。上述探针卡较好为选择测试针状探针的间隔或间距可达50微米或更小者，以与受测装置上的具有相同间隔或间距的测试垫110(请参考图1)媒合。

[0060] 请参考图2，测试探针卡200具有一测试印刷电路板210，其具有一上表面212与一下表面214、黏着于其上的一安装环(mounting ring)220、受到安装环220支撑的一测试探针头260、与一空间变换器240。在一实施例中，测试探针头260具有多个可从市面上取得的测试探针230，测试探针230可以是任何适当的型号或架构例如针状或销状，上述型号或架构在一实施例中可提供一适当的节距分布，以支持50微米或更小的测试垫间距。每个测试探针230各具有一下端点，上述下端点的架构或排列是用以与将要进行测试的一受测装置250上的一对应的测试垫252媒合。测试探针230较好为具有一间距PN，间距PN是与受测装置250上的测试垫252的间距PT媒合。在一例示的实施例中，间距PT与PN的值可以是约50微米。

[0061] 请继续参考图2，在一可能的实施例中，每个测试探针230可各具有一上半部234，其是由测试探针头260内的一穿透式的中间探针支撑器232所支撑。穿透式的中间探针支撑器232的材料较好为非导体材料，例如为聚酰胺迈勒胶片(polyamide mylar)。每个测试探针230的上半部234可延伸至最上端部分的一放大的接触端236为止，以与空间变换器240上的对应的接点媒合。在某些实施例中，测试探针头260可还包含一下基板226、一上基板222、与一间隔物224，如图2所示，测试探针230的延伸是受到下基板226的引导并穿过下基板226，上基板222的架构是用以收纳探针的上半部234与放大的接触端236，间隔物224是介于下基板226与上基板222之间。放大的接触端236的延伸较好为穿透上基板
222，以与空间变换器240上的接触垫连接。本发明的适用并不限于此处所叙述的测试探针头260的架构或特征，也可以提供、使用其他任何架构的测试探针230的支撑结构。

[0062] 在某些实施例中，空间变换器240的底部可以是一多层有机(multi-layered organic；MLO)或多层陶瓷(multi-layered ceramic)内连线基底245。空间变换器240具有一C4侧400与一相反面的球栅阵列侧402，C4侧400具有一下表面241，下表面241具有一微细间距的接触测试垫阵列242，用以与测试探针头260上的放大的接触端236咬合与媒合；相反面的球栅阵列侧402具有一上表面243，上表面243具有一球栅阵列，用以与测试印刷电路板210上的对应的接触垫211媒合。上述球栅阵列可具有一间距PB，其定义为球状体之间的间距，上述球状体的材料可以是软焊料或其他适当的材料。

[0063] 接下来请参考图3～图14，依序叙述本发明所提出的修改一现有可从市面上取得的测试探针卡200的方法的制造流程的第一实施例，以制造具有微细间距的C4接触垫阵列的一空间变换器240。与图2与图15所示的将空间变换器240安装于一测试机台时的正常操作位置相比，图3～图14所示的空间变换器240的位置是与其相反的反向位置。除非另有提示，以下所叙述的各种光刻、物质沉积、与物质移除的工艺均可参考惯用于微机电或半导体制造的已知工艺。

[0064] 请参考图3，提供一空间变换器240，其具有形成于一内连线基底245上的一原始的现存C4接触垫阵列410。在某些实施例中，内连线基底245可以是一多层有机或多层陶瓷基底。在一实施例中，现存C4接触垫阵列410在接触垫之间具有约150微米的一原始节距分布PO。首先，以超音波清洁下表面241与上表面243，以使上述表面处于可接纳导体材料的状态。

[0065] 在图4所示的下个步骤中，通过溅镀法将一金属导体300-例如在一实施例中为铜-沉积在相反面的球栅阵列侧402上与空间变换器240的上表面243上，以使每个导体通道301相互电性连接或短路。在某些实施例中，后续可通过传统的手法对金属导体300进行蚀刻，以制造具有所需图形的导体路径。此外如图所示，通过镀膜法将一金属导体-例如在一实施例中为铜-沉积在C4侧400上、并覆盖原始的C4接触垫阵列410，以使C4接触垫符合下表面241上的空间变换器240的内连线基底245的高度。如图4所示，此步骤建构了原始的多个C4接地(grounding；GND)测试垫303与多个C4输入/输出(input/output；I/O)测试垫304。

[0066] 请参考图5，在某些实施例中，将金属例如铜沉积于下表面241上下表面241以形成一接地面302，用以进行阻抗的控制，以用于高频的50欧姆测试的需求，例如公知的已知良品芯片(known good die；KGD)测试。在图6中，对接地面302施以一传统的光刻与蚀刻的步骤，以如图所示通过在输入/输出测试垫304的周围建立间隙305，而将输入/输出测试垫304孤立。可通过任何用于微机电或半导体的制造的传统工艺例如以湿蚀刻为例，来进行上述蚀刻步骤。

[0067] 请参考图7，通过任何用于微机电或半导体的制造的适当传统工艺，将一第一介电层310涂覆或沉积于C4或下表面241上，并覆盖接地面302。第一介电层310较好为一电性绝缘材料，以隔离形成于内连线基底245中的有源元件与引脚。在优选的实施例中，第一介电层310可以是聚酰胺光致抗蚀剂或一以环氧树脂为基材的光致抗蚀剂，例如为可从MicroChemCorporation of Newton，MA取得的SU-8光致抗蚀剂，然而也可使用其他适当的光致抗蚀剂。

[0068] 请参考图8，接下来通过传统的光刻与相关的光致抗蚀剂材料移除工艺例如灰化(ashing)，将第一介电层310位于C4接地测试垫303与C4输入/输出测试垫304上方的部分移除，将C4接地测试垫303与C4输入/输出测试垫304开口而使其暴露出来。此外，将多个开口311形成于第一介电层310中，以暴露接地面302的一部分，以供后续形成多个新的C4接地接点350(请参考例如图14)。

[0069] 请参考图9，接下来通过溅镀或其他适当的方法，将一第二导体金属层320-例如较好为铜-沉积于包括接地面302的C4侧400上。第二导体金属层320是在后续用于后文对图11所叙述的导体金属沉积步骤。

[0070] 在图10中，通过传统的微机电或半导体技术，将一光致抗蚀剂330涂布于C4侧400上并加以图形化。图形化的光致抗蚀剂330产生了一系列的凹部332，以供后续形成具有导体重布引脚334(请参考图12)的一重布层(redistribution layer；RDL)，以改变来自即将形成的新的、具有较细微的间距的接触测试垫阵列242与具有较大的现存间距的原始、现存的接触测试垫阵列的电性信号的路径。上述光致抗蚀剂的图形化也在其内保留多个开口给输入/输出测试垫304、C4接地测试垫303、与新的C4接地接点350(请参考例如图14)。此外，形成穿透光致抗蚀剂330的新的凹部335，以暴露第二导体金属层320，以供后续形成新的输入/输出接点352(请参考例如图14)。

[0071] 现在请参考图11，通过镀膜法(plating)将导体金属-例如在一实施例中为铜-沉积于内连线基底245的C4侧400上，而填入打开了的凹部332而形成具有多个导体导体重布引脚334的一重布层。在一实施例中，导体重布引脚334较好为在第一介电层310上进行绕线以将新的接触测试垫阵列242连接至原始的C4接触垫阵列410，此情况最好参考图16所示的俯视图(实际上的重布层是连接至并连接于例如输入/输出测试垫304与C4接地测试垫303之间、与对应的新的C4接地接点350与新的输入/输出接点352之间，为了简洁并未将上述情况示出于剖面图中)。图11所示的金属沉积工艺也填入光致抗蚀剂330中相关于输入/输出测试垫304和C4接地测试垫303、新的C4接地接点350和新的输入/输出接点352的凹部。输入/输出测试垫304与C4接地测试垫303是在这个步骤中完成。然而这个步骤只是建立铜基材给新的C4接地接点350与新的输入/输出接点352，其将会在后续的步骤中完成。

[0072] 请参考图12，接下来如图所示，将光致抗蚀剂330移除而留下输入/输出测试垫304、C4接地测试垫303、新的C4接地接点350、新的输入/输出接点352、与导体重布引脚
334。可使用任何传统的光致抗蚀剂材料移除工艺，例如使用干式等离子体气体灰化/蚀刻、或一液态溶剂(例如丙酮)。除了将光致抗蚀剂330移除之外，较好为在完成光致抗蚀剂330的移除之后，继续进行蚀刻，以回蚀并移除光致抗蚀剂330下方的第二导体金属层
320的部分。如此，是将导体重布引脚334之间、以及输入/输出测试垫304与C4接地测试垫303之间的第一介电层310暴露出来。第一介电层310较好为选择具有电绝缘体性质的材料，以如图所示，将导体重布引脚334及新的输入/输出接点352电性隔离于接地面302。
在上述回蚀步骤之后，仅有部分的第二导体金属层320留下，其封于导体接地面302与图11所示步骤中沉积的金属层之间，以形成新的导体重布引脚334。

[0073] 请参考图13，如图所示将一保护层340沉积或涂布于内连线基底245的C4侧400上。而在某些实施例中，可较好为以一介电材料来形成保护层340。保护层340较好为一电性绝缘材料，以隔离形成于内连线基底245中的有源元件与引脚。在一实施例中，保护层340的材料较好为一光致抗蚀剂材料，更好为一以环氧树脂为基材的光致抗蚀剂，例如为可从MicroChemCorporation ofNewton，MA取得的SU-8光致抗蚀剂。然而，也可以使用其他适当的保护层材料与介电质。然后较好为进行光刻工艺，而将保护层340图形化，并形成暴露新的C4接地接点350与新的输入/输出接点352的多个凹部开口342。

[0074] 请参考图14，将一导体金属镀上并填入凹部开口342中以形成多个井状通道351，其将新的C4接地接点350与新的输入/输出接点352建立至至少保护层340的一第二表面，而在某些实施例中较好为稍高于上述表面。在一例示的实施例中，用于井状通道351的导体材料可以是NiCo(镍钴)，其性质为具有良好的硬度。镍钴井状通道351镀于先前建立的铜基材上，请参考前文对图11所作的叙述。在一优选的实施例中，将金镀于井状通道351的顶端部分，而形成新的C4接地接点350与新的输入/输出接点352的顶端接触表面
353，以提供良好的传导性与抗蚀性。顶端接触表面353定义了一微细间距的C4接触测试垫阵列242，以与测试探针头260的放大的接触端236咬合及媒合。而也可使用其他适当的导体金属与合金来形成井状通道351与顶端接触表面353。此外，也可使用其他适当的导体金属与合金来取代前述任何工艺步骤中所举出的例示材料。

[0075] 经重制与修改后的空间变换器240是示于图15中。新的C4接地接点350与新的输入/输出接点352的间距是定义了一新的微细间距的C4接触测试垫阵列242，以与测试探针头260的放大的接触端236咬合及媒合。与具有原始的间距PO的原始的C4输入/输出测试垫304与原始的C4接地测试垫303所定义的原始的C4垫相比，新的C4接触测试垫阵列242较好为具有小于间距PO的间距PC4。在某些实施例中，间距PC4较好为50微米或更小。球栅阵列244的原始间距PB可保留于C4接触测试垫阵列242的相反侧，也就是相反面的球栅阵列侧402。此外，此处所叙述的例示方法仍保留内连线基底245中的所有内部线路或其他的导体路径迹线，例如是为了清楚显示而示出于图15的代表性的一单一迹线360，因此仍使球栅阵列244的间距PB仍与测试印刷电路板210(示出于图2)上的接触垫211的间距PBGA相容。请注意C4输入/输出测试垫304与C4接地测试垫303是通过图15中所示的第二保护层340嵌于或封于内连线基底245中，并可通过单一迹线360电性连通至相反面的球栅阵列侧402、通过导体重布引脚334并经由新的接触测试垫阵列242电性连通至C4侧400。

[0076] 图16是显示示出于图15的已修改的空间变换器240的C4侧400的俯视图。第二保护层340是从图16中移除，以方便显示先前存在的原始的C4接触垫阵列410的接点。如图所示，在一优选实施例中的新的C4接触测试垫阵列242的间距PC4可小于原始的C4接触测试垫阵列242的间距PO。如图所示，新的接触测试垫阵列242是通过具有导体重布引脚334的新的重布层，电性连接至具有C4输入/输出测试垫304与C4接地测试垫303的原始的C4接触垫阵列410。

[0077] 在一替换的方法与一已修改的空间转换器的实施例中，可不需使用图5中所示的一接地面302或图7所示的第一介电层311，而将上述具有导体重布引脚334的新的重布层直接建立于空间变换器的内连线基底245上。此方法也可消除对图6所示的将C4输入/输出测试垫304隔离于接地面302的步骤的需求。在此替换的实施例中，在本说明书其他地方所叙述的示于图4的步骤之后，接着完成示于图10的涂布光致抗蚀剂层330于C4侧400上并将其图形化的步骤，以形成多个凹部332，用以形成具有多个导体重布引脚334的新的重布层，上述新的重布层是将原始的C4接触垫阵列410电性连接至图15与图16所示的新的微细间距的接触测试垫阵列242。然后，完成在本说明书其他地方所叙述的图11～图14所示的步骤。借此，形成导体重布引脚334，其通过新的输入/输出接点352电性连接原始的C4输入/输出测试垫304、并通过新的C4接地接点350电性连接原始的C4接地测试垫303。通过此替换的方法所形成的已修改或已重制的空间变换器的外观，会实质上如同图15与图16所示，但是没有接地面320与第一介电层310。

[0078] 接下来请参考图17～图23，依序叙述本发明所提出的修改一现有可从市面上取得的测试探针卡200的方法的制造流程的第二实施例，以制造具有微细间距的C4接触垫阵列的一空间变换器540(示出于图23)，以取代图2、图15所示的空间变换器240。与图2与图15所示的将空间变换器240安装于一测试机台时的正常操作位置相比，图17～图23所示的空间变换器540的位置是与其相反的反向位置。除非另有提示，以下所叙述的各种光刻、物质沉积、与物质移除的工艺均可参考惯用于微机电或半导体制造的已知工艺。

[0079] 请参考图17，提供一内连线基底545，在其上表面541上具有一原始的现存C4接触垫阵列710，在其下表面543上具有多个接触垫601。C4接触垫阵列710的多个接触测试垫603与接触垫601之间，分别通过多个导体通路660而电性连接。在本实施例中，导体通路660是由下表面543与上表面541之间的多层电路层与电性连接于各层电路之间的连通导体所构成；在另一实施例中，内连线基底545仅具有分别位于下表面543与上表面541的二个导电层，而导体通路660则直接贯穿于下表面543与上表面541之间。另外，在内连线基底545的上表面541，还具有多个金属平面604分别环绕每个接触测试垫603、并与每个接触测试垫603电性隔离，金属平面604是接地而作为接地平面。在某些实施例中，内连线基底545可以是一多层有机或多层陶瓷基底。在一实施例中，现存C4接触垫阵列710在其接触垫604之间具有约150微米的一原始节距分布PO。首先，以超音波清洁上表面541与下表面543，以使上述表面处于可接纳其他层积于上的各层材料的状态。

[0080] 请参考图18，在下一个步骤中，通过任何用于微机电或半导体的制造的适当传统工艺，将一第一介电层610涂覆、黏贴或沉积于上表面541上，并覆盖金属平面604。第一介电层610较好为一电性绝缘材料，以隔离形成于内连线基底545中的有源元件与引脚。在优选的实施例中，第一介电层610可以是具有光敏性质的聚酰胺层、聚酰亚胺层或一以环氧树脂为基材的层，例如为可从MicroChem Corporation of Newton，MA取得的SU-8具光敏性质的薄膜，然而也可使用其他适当的具有光敏性质的薄膜、或是不具有光敏性质的介电质薄膜。

[0081] 然后，将第一介电层610图形化，暴露出接触测试垫603。若是第一介电层610本身具有光敏性质，则可直接使用对应的光掩模进行曝光、显影而完成图形化；若是第一介电层610本身不具有光敏性质，则可在其上形成一光致抗蚀剂层，通过传统的光刻、蚀刻等步骤而完成图形化。

[0082] 在图19所示的下个步骤中，通过溅镀法将一金属导体600与一晶种层620-例如在一实施例中为铜-分别沉积在内连线基底545的下表面543上、以及上表面541的第一介电层610与曝露的接触测试垫603上，以使每个接触垫601相互电性连接或短路、每个接触测试垫603相互电性连接或短路，以利后续的金属沉积工艺。

[0083] 接下来仍参考图19，通过传统的微机电或半导体技术，将一光致抗蚀剂630涂布于晶种层620上并加以图形化。图形化的光致抗蚀剂330产生了一系列的凹部632，以供后续形成具有导体重布引脚634(请参考图20)的一重布层(redistribution layer；RDL)，以改变来自即将形成的新的、具有较细微的间距的接触测试垫阵列542(请参考图23)与具有较大的现存间距的原始、现存的接触测试垫阵列的电性信号的路径。其中，沉积于接触测试垫603正上方的晶种层620，较好为至少或部分位于凹部632的范围内。

[0084] 现在请参考图20，通过镀膜法(plating)例如电镀法，将导体金属-例如在一实施例中为铜-沉积于暴露在凹部632而形成具有多个导体导体重布引脚634的一重布层。在一实施例中，每一个导体重布引脚634较好为在第一介电层610上进行绕线，而使其一端点经由晶种层620而电性连接于对应的接触测试垫603、另一端点635延伸至第一介电层
610上。此时每个端点635的节距分布为具有异于间距PO的间距PC4。而在本实施例中，间距PC4是小于间距PO。

[0085] 接下来请参考图21图，将光致抗蚀剂630移除而留下导体重布引脚634及其端点635于第一介电层610上。可使用任何传统的光致抗蚀剂材料移除工艺，例如使用干式等离子体气体灰化/蚀刻、或一液态溶剂(例如丙酮)。除了将光致抗蚀剂630移除之外，较好为在完成光致抗蚀剂630的移除之后，继续进行蚀刻，以回蚀并移除光致抗蚀剂630下方的导体重布引脚634以外的晶种层620。如此，是将导体重布引脚634以外的第一介电层610暴露出来。以如图所示，位于导体重布引脚634下方的晶种层620则视为导体重布引脚634的一部分而不再显示。

[0086] 请参考图22，如图所示将一第二介电层640沉积或涂布于第一介电层610及导体重布引脚634上。而在某些实施例中，第二介电层640可作为一保护层或封装层，以保护内连线基底545内部的元件和/或电路层不受外界污染和/或腐蚀、破坏性因子的侵袭。第二介电层640较好为一电性绝缘材料，以隔离形成于内连线基底545中的有源元件与引脚。在一实施例中，第二介电层640的材料较好为具有光敏性质的聚酰胺层、聚酰亚胺层或一以环氧树脂为基材的层，更好为一以环氧树脂为基材的光致抗蚀剂，例如为可从MicroChem Corporation of Newton，MA取得的SU-8光致抗蚀剂。然而，也可以使用其他适当的保护层材料与介电质。然后较好为进行光刻工艺，而将第二介电层640图形化，并形成暴露端点
635的多个凹部开口642。

[0087] 请参考图23，将一导体金属填入凹部开口642中而分别电性连接于导体重布引脚634的端点635，形成新的C4接地接点650，而在某些实施例中新的C4接地接点650较好为稍高于上述表面。在一例示的实施例中，用于新的C4接地接点650的导体材料可以是NiCo(镍钴)，其性质为具有良好的硬度。而在形成新的C4接地接点650之前，较好为先在曝露于凹部632的端点635上镀上一金层，此金层可作为防止端点635受到腐蚀的保护层和/或作为端点635与新的C4接地接点650之间的黏着层，以提供良好的传导性与抗蚀性。
上述金层及新的C4接地接点650的形成可分别使用电镀法，将端点635那一侧浸入一电镀液(未示出)中，从位于内连线基底545的下表面543的金属导体600连接一电源(未示出)，此时端点635也经由导体重布引脚634、接触测试垫603、导体通路660、接触垫601至金属导体600的电性连接，而也连接上述电源而成为阴极，而可在端点635镀上前述的金属材料。此外，也可使用其他适当的导体金属与合金来取代前述任何工艺步骤中所举出的例示材料。在后续步骤中，可视需求移除金属导体600。在一实施例中，新的C4接地接点650为输入/输出C4接点。

[0088] 已完成的每个新的C4接地接点650的节距分布同为具有异于间距PO的间距PC4。而在本实施例中，间距PC4是小于间距PO。也就是，新的C4接地接点650是定义了一新的微细间距的C4接触测试垫阵列542，以取代图2所示的C4接触测试垫阵列242而与测试探针头260的放大的接触端236咬合及媒合。与具有原始的间距PO的原始的C4接触测试垫
603的原始的现存C4接触垫阵列710相比，新的C4接触测试垫阵列242较好为具有小于间距PO的间距PC4。在某些实施例中，间距PC4较好为50微米或更小。一球栅阵列(未示出)可与位于内连线基底545的下表面543的接触垫601接合，上述球栅阵列与接触垫601的原始间距PB可保留于C4接触测试垫阵列542的相反侧。此外，此处所叙述的例示方法仍保留内连线基底545中的所有内部线路或其他的导体路径迹线，因此仍使上述球栅阵列的间距PB仍与测试印刷电路板210(示出于图2)上的接触垫211的间距PBGA相容。虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。