本发明所揭示的实施例是一种设备，其包含具有信号与电力输入端口以耦合到在电源电压电平下提供信号与电力两者的电传送的单线接口的处理电路。还提供一种在第一源极/漏极端子处耦合到所述单线接口的充电晶体管。另外还提供一种在连接点处耦合到所述晶体管的第二源极/漏极端子且在所述连接点处耦合到所述处理电路的所述电力输入端口的电荷存储装置。本发明还提出一种控制装置，其具有耦合到所述单线接口的输入、耦合到所述晶体管的栅极的控制输出，且由所述连接点处的所述电荷存储装置供电，使得所述晶体管在所述单线接口的电压处于电源电压电平时给所述存储装置充电。
处理电路，其具有单个输入端口以耦合到在电源电压电平下提供信号及电力两者的电传送的单线接口，所述处理电路还具有电力输入端口；
充电晶体管，其在第一源极/漏极端子处耦合到所述单线接口，所述充电晶体管还具有第二源极/漏极端子及栅极；
电荷存储装置，其在连接点处耦合到所述充电晶体管的所述第二源极/漏极端子且在所述连接点处耦合到所述处理电路的所述电力输入端口；及控制装置，其具有耦合到所述单线接口的输入、耦合到所述充电晶体管的所述栅极的控制输出，且由所述连接点处的所述电荷存储装置供电，使得所述充电晶体管在所述单线接口的电压处于电源电压电平时给所述电荷存储装置充电。
2.根据权利要求1所述的设备，其中电源电压电平在所述单线接口上的信号传送间隔完成之后经由所述单线接口提供。
3.根据权利要求1所述的设备，其中所述控制装置是反相器，其包含串联耦合的与所述充电晶体管相同类型的另一晶体管及第二类型的晶体管，其中栅极共同形成所述控制装置的所述输入，所述另一晶体管的源极/漏极端子及所述第二类型的所述晶体管的源极漏极端子形成所述控制装置的所述控制输出，且所述充电晶体管的第二源极/漏极端子在所述连接点处耦合到所述电荷存储装置。
4.根据权利要求1所述的设备，其中所述电荷存储装置是电容器。
单线接口，其提供耦合到所述单线接口的多个元件之间的信号及电力的电传送；
主装置，其耦合到所述单线接口，所述主装置适于在其上传送信号且还在所述单线接口的非传送时间周期期间在所述单线接口上提供电源电压电平；及至少一个目标装置，其耦合到所述单线接口，每一目标装置进一步包含：
处理电路，其具有单个输入端口以耦合到在电源电压电平下提供信号及电力两者的电传送的所述单线接口，所述处理电路还具有电力输入端口；
充电晶体管，其在第一源极/漏极端子处耦合到所述单线接口，所述充电晶体管还具有第二源极/漏极端子及栅极；
电荷存储装置，其在连接点处耦合到所述充电晶体管的所述第二源极/漏极端子且在所述连接点处耦合到所述处理电路的所述电力输入端口；及控制装置，其具有耦合到所述单线接口的输入、耦合到所述充电晶体管的所述栅极的控制输出，且由所述连接点处的所述电荷存储装置供电，使得所述充电晶体管在所述单线接口的电压处于电源电压电平时给所述电荷存储装置充电。
6.根据权利要求5所述的系统，其中所述主装置及所述目标装置经配置以使所述单线接口上的信号传送在所述电荷存储装置的充电周期期间暂停，所述充电周期足以允许所述充电晶体管向所述电荷存储装置提供电源电压电平。
7.根据权利要求5或6所述的系统，其中所述电荷存储装置是电容器。
8.根据权利要求5或6所述的系统，其中所述控制装置是反相器，其包含串联耦合的第二PMOS晶体管及NMOS晶体管，其中栅极共同形成所述控制装置的所述输入，所述第二PMOS晶体管的漏极形成所述控制装置的所述控制输出，且所述PMOS晶体管的源极在所述连接点处耦合到所述电荷存储装置。
信号线，其能够被耦合到单线接口，所述单线接口能够提供耦合到所述单线接口的多个装置之间的信号及电力两者的电传送；
装置功能件，其具有耦合到所述信号线的信号端口且具有电力输入端口；
PMOS晶体管，其在源极处耦合到所述信号线，所述PMOS晶体管还具有漏极及控制栅极；
电荷存储装置，其在连接点处耦合到所述PMOS晶体管的所述漏极且在所述连接点处耦合到所述装置功能件的所述电力输入端口；及控制装置，其具有耦合到所述信号线的输入、耦合到所述PMOS晶体管的所述栅极的控制输出，且由所述连接点处的所述电荷存储装置供电，使得所述PMOS晶体管每当所述单线接口处于电源电压电平时活动以给所述存储装置充电。
10.根据权利要求9所述的单线接口接收器装置，其中电源电压电平在所述单线接口上的所有传送暂停之后经由所述单线接口提供。
11.根据权利要求9所述的单线接口接收器装置，其中所述控制装置是反相器，其包含串联耦合的第二PMOS晶体管及NMOS晶体管，其中栅极共同形成所述控制装置的所述输入，所述第二PMOS晶体管的漏极形成所述控制装置的所述控制输出，且所述PMOS晶体管的源极在所述连接点处耦合到所述电荷存储装置。
12.根据权利要求9所述的单线接口接收器装置，其中所述电荷存储装置是电容器。
单线接口，其能够提供耦合到所述单线接口的多个元件之间的信号及电力的电传送；
主装置，其耦合到电源端子且耦合到所述单线接口，所述主装置适于驱动所述单线接口以在其上传送信号且在所述单线接口的非传送时间周期期间维持所述单线接口上的电源电压电平；及至少一个目标装置，其经由信号线耦合到所述单线接口，每一目标装置进一步包含：(1)装置功能件，其具有耦合到所述信号线的信号端口及电力输入端口；(2)PMOS晶体管，其在源极处耦合到所述信号线且具有漏极及控制栅极；(3)电荷存储装置，其在连接点处耦合到所述PMOS晶体管的所述漏极且在所述连接点处耦合到所述电力输入端口；及(4)控制装置，其具有耦合到所述信号线的输入、耦合到所述PMOS晶体管的所述栅极的控制栅极，且由所述连接点处的所述电荷存储装置供电，使得所述PMOS晶体管每当所述单线接口处于电源电压电平时活动以给所述存储装置充电。
14.根据权利要求13所述的单线接口系统，其中所述主装置及所述目标装置经配置以使所述单线接口上的传送在所述电荷存储装置的充电周期期间暂停，所述充电周期足以允许开关向所述电荷存储装置提供电源电压电平。
15.根据权利要求13或14所述的单线接口系统，其中所述电荷存储装置是电容器。
16.根据权利要求13或14所述的单线接口系统，其中所述控制装置是反相器，其包含串联耦合的第二PMOS晶体管及NMOS晶体管，其中栅极共同形成所述控制装置的所述输入，所述第二PMOS晶体管的漏极形成所述控制装置的所述控制输出，且所述PMOS晶体管的源极在所述连接点处耦合到所述电荷存储装置。
从单线接口给目标装置供电
[0001] 相关申请案交叉参考
[0002] 本发明请求对2007年5月29日提出申请且标题为“在单线接口上给目标供电的装置及方法(DEVICE AND METHOD OF SUPPLYING POWER TO TARGETS ONSINGLE-WIRE INTERFACE)”的第11/754,879号美国专利申请案的优先权权益，其全部内容以引用方式并入本文中。
技术领域
[0003] 本发明涉及单线接口。
背景技术
[0004] 当复杂总线结构无效时，单线接口可在装置之间进行通信。复杂总线有效性的缺乏可由于成本或系统限制，例如用于铺设总线的可用区域，就像车辆中的情形。
发明内容
[0005] 根据一个方面，一种设备包含：
[0006] 处理电路，其具有单个输入端口以耦合到在电源电压电平下提供信号及电力两者的电传送的单线接口。所述电路还具有电力输入端口；
[0007] 充电晶体管，其在第一源极/漏极端子处耦合到所述单线接口，所述晶体管还具有第二源极/漏极端子及栅极；
[0008] 电荷存储装置，其在连接点处耦合到所述晶体管的所述第二源极/漏极端子且在所述连接点处耦合到所述处理电路的所述电力输入端口；及
[0009] 控制装置，其具有耦合到所述单线接口的输入、耦合到所述晶体管的所述栅极的控制输出，且由所述连接点处的所述电荷存储装置供电，使得所述晶体管在所述单线接口的电压处于电源电压电平时给所述存储装置充电。
[0010] 根据另一方面，一种系统包含：
[0011] 单线接口总线，其提供耦合到所述单线接口总线的多个元件之间的信号及电力的电传送；
[0012] 主装置，其耦合到所述单线接口总线，所述主装置适于在其上传送信号且还在所述单线接口的非传送时间周期期间在所述单线接口上提供电源电压电平；及[0013] 至少一个目标装置，其耦合到所述单线接口，每一目标装置进一步包含：
[0014] 处理电路，其具有单个输入端口以耦合到在电源电压电平下提供信号及电力两者的电传送的单线接口，所述电路还具有电力输入端口；
[0015] 充电晶体管，其在第一源极/漏极端子处耦合到所述单线接口，所述晶体管还具有第二源极/漏极端子及栅极；
[0016] 电荷存储装置，其在连接点处耦合到所述晶体管的所述第二源极/漏极端子且在所述连接点处耦合到所述处理电路的所述电力输入端口；及
[0017] 控制装置，其具有耦合到所述单线接口的输入、耦合到所述晶体管的所述栅极的控制输出，且由所述连接点处的所述电荷存储装置供电，使得所述晶体管在所述单线接口的电压处于电源电压电平时给所述存储装置充电。
[0018] 根据第三方面，一种单线接口接收器装置包含：
[0019] 信号线，其能够被耦合到单线接口，所述单线接口能够提供耦合到所述单线接口的多个装置之间的信号及电力两者的电传送；
[0020] 装置功能件，其具有耦合到所述信号线的信号端口且具有电力输入端口；
[0021] PMOS晶体管，其在源极处耦合到所述信号线，所述PMOS晶体管还具有漏极及控制栅极；
[0022] 电荷存储装置，其在连接点处耦合到所述PMOS晶体管的所述漏极且在所述连接点处耦合到所述装置功能件的所述电力输入端口；及
[0023] 控制装置，其具有耦合到所述信号线的输入、耦合到所述PMOS晶体管的所述栅极的控制输出，且由所述连接点处的所述电荷存储装置供电，使得所述PMOS晶体管每当所述单线接口处于电源电压电平时活动以给所述存储装置充电。
[0024] 根据第四方面，一种单线接口系统包含：
[0025] 单线接口，其能够提供耦合到所述单线接口的多个元件之间的信号及电力的电传送；
[0026] 主装置，其耦合到电源端子且耦合到所述单线接口，所述主装置适于驱动所述单线接口以在其上传送信号且在所述单线接口的非传送时间周期期间维持所述单线接口上的电源电压电平；及
[0027] 至少一个目标装置，其经由信号线耦合到所述单线接口，每一目标装置进一步包含：(1)装置功能件，其具有耦合到所述信号线的信号端口及电力输入端口；(2)PMOS晶体管，其在源极处耦合到所述信号线且具有漏极及控制栅极；(3)电荷存储装置，其在连接点处耦合到所述PMOS晶体管的所述漏极且在所述连接点处耦合到所述电力输入端口；及(4)控制装置，其具有耦合到所述信号线的输入、耦合到所述PMOS晶体管的所述栅极的控制栅极，且由所述连接点处的所述电荷存储装置供电，使得所述PMOS晶体管每当所述单线接口处于电源电压电平时活动以给所述存储装置充电。
附图说明
[0028] 图1A是现有技术单线接口系统的逻辑图。
[0029] 图1B是对应于图1A的波形图。
[0030] 图2A是实例性单线接口系统的逻辑图。
[0031] 图2B是对应于图2A的波形图。
具体实施方式
[0032] 单条线总线能够提供信令以在总线元件之间实施双向协议且给目标装置供电。
[0033] 参照图1A，在现有技术单线接口系统100中，单线接口105将主装置110耦合到目标装置115。主装置110耦合到外部电源VDD 120及接地，且经由线125耦合到单线接口105。主装置110可通过驱动线125将信号(例如，数据)传输到单线接口105上。
[0034] 目标装置115耦合到接地且经由线130从单线接口105接收其电力与信号两者。在目标装置115内，二极管135在线130与接地之间与电容器140串联耦合。二极管135与电容器140之间的电压Vcap下的串联连接点150耦合到目标装置功能件145的电力输入。
通常，装置功能件是打算作为耦合到单线接口105的目标控制的任何类型的装置。目标装置功能件145可通过使用存储在电容器140中的电力驱动线130经由单线接口105来将信号(例如，数据)发送回主装置110。
[0035] 参照图1B，在单线协议的非传送周期期间，单线接口信号VBUS维持在所规定的逻辑电平。举例来说，主装置110可从外部电源120向单线接口105提供全电压电平。此允许耦合到单线接口105的目标装置115的电容器140存储电荷以给目标装置115供电。
[0036] 在单线协议的传送序列期间，第一目标事务170a以第一目标事务开始时间165开始。第一电容器放电周期175a以第一目标事务开始时间165开始且在经过目标115完成关于所述目标事务的逻辑处理操作所必需的时间量的第一目标事务170a之后结束。因此，第一电容器放电周期175a在长度上等于或大于第一目标事务170a。
[0037] 在第一电容器放电周期175a之后，第一电容器再充电周期195a在第一总线释放时间180a开始。第一总线释放时间180a由主装置110确定且在第一目标事务170a的结束之后的足够长的时间之后执行，使得与单线接口105上的事务相关的所有处理由目标装置115结束。在第一电容器放电周期175a的结束之后等待第一总线释放时间180a的时间周期的充足性由所属领域的技术人员在单线协议的促进期间考虑目标115及主装置110的书面实施方案而确定。举例来说，在实施这些总线元件时的逻辑设计期间或之后执行计时分析。
[0038] 充电周期的充足性一般来说由恢复电容器140上已在最长的电容器放电周期中耗尽的所有电荷所需要的最长时间周期确定。举例来说，传送序列中的第二目标事务170b类似于上述第一目标事务170a。然而，第二目标事务170b的持续时间可不同于第一目标事务170a的持续时间。第二电容器放电周期175b的持续时间同样将根据第二目标事务170b的持续时间变化。因此，可需要不同于第一电容器再充电周期195a的第二电容器再充电周期195b来完全补充电容器140上的电荷。
[0039] 即使在需要最长的时间周期对电容器140进行再充电的情况下，仍存在显著缺点，在于所实现的再充电电压电平处于低于在单线接口105上所提供的电源电压190的一个二极管正向偏压电压降185。在低电压系统中，此电压降185的量可意味着剩余用来给目标装置功能件供电的可用电压电平对于这些功能的恰当操作或对于必需的持续时间可不充足。
[0040] 在非传送周期期间选择性地从单线接口105向电容器140提供全电源电压电平190的方式提供于本发明的一些实施例中。参照图2A，在单线接口系统200的一些实施例中，单线接口205将主装置210(例如，微控制器)耦合到目标装置215。单线接口205或称作单线数据总线(single-wire data bus)、单线数据总线(one-wire data bus)、统一总线或单线接口。单条线由附接到单线接口205的装置共同共享。单线接口205实施单线协议，跨越一条线的总线级事务通过所述单线协议传送控制目标装置215中的目标装置功能电路245并给其供电两者所需的信令。
[0041] 在一些实施例中，单线接口205将系统的主装置及目标装置连接在一起以执行所需的功能。在一般系统上下文中，主装置210(例如，微控制器)或可称作传输器或起始器控制器，而目标装置215或可称作接收器、从装置或目标控制器。
[0042] 主装置210耦合到外部电源VDD 220及接地，且还经由线225耦合以驱动单线接口205。主装置210可通过驱动线225将信号(例如，数据)传输到单线接口205上。目标装置215耦合到接地且经由线230从单线接口205接收其电力与信号两者。在目标装置215内，第一类型的晶体管235(在一些实施例中为PMOS晶体管)在线230与接地之间与电容器240串联耦合。晶体管235与电容器240之间的电压VCAP下的串联连接点250耦合到目标装置功能或处理电路245的电力输入。
[0043] 包含反相器的控制装置由第一类型的另一晶体管262(在一些实施例中为PMOS晶体管)及第二类型的晶体管266(在一些实施例中为NMOS晶体管)组成，其中栅极共同作为反相器输入260耦合到线230。晶体管262的源极/漏极264可由在连接点250处供应的电压VCAP供电。反相器的控制输入信号270耦合到晶体管235的栅极。
[0044] 在一些实施例中，晶体管235实施(举例来说)为p型金属氧化物半导体场效晶体管(PMOSFET)。或者，在一些实施例中，晶体管235可实施为PMOS耗尽型场效晶体管，其中互补控制信号如本实例性实施例中所描述，或实施为任何一般双极或场效晶体管，其能够被供以能够偏置装置以提供全电源电压电平的电压。
[0045] 参照图2B，主装置210及目标装置215通过单线接口205上的信令在单线协议中从事双向传送。传送分别由主装置210及至少一个目标装置215起始及响应。
[0046] 在根据单线协议的非传送周期期间，单线接口信号VBUS处于电源电压电平290，耦合到外部电源220的主装置210可向单线接口205提供电源电压电平VDD。主装置210可在内部维持计时及顺序逻辑状态信息(未显示)，以便可确定维持电源电压电平290的非传送周期。
[0047] 在单线协议传送序列期间，第一目标事务间隔270a以第一目标事务开始时间265a开始。处理电路或目标装置功能电路245对其经由线230从单线接口205接收的数据信号进行处理，当其操作时消耗来自电荷存储装置240的电力。第一电容器放电周期275a在第一目标事务在间隔270a期间的执行之后结束。在第一电容器放电周期间隔275a期间的第一目标事务间隔270a之后的时间量是在目标装置215中完成逻辑处理操作所必需的时间量。因此，第一电容器放电周期275a在长度上等于或大于第一目标事务间隔270a。
[0048] 在第一电容器放电周期275a之后，第一电容器再充电周期295a在第一总线释放时间280a开始。第一总线释放时间280a由主装置210确定且在第一目标事务逻辑处理间隔270a的结束之后的充足长的时间之后执行，使得与单线接口205上的事务相关的所有处理由目标装置215结束。在第一电容器放电周期275a的结束之后等待第一总线释放时间280a的时间周期的充足性由所属领域的技术人员在单线协议的促进期间考虑目标装置215及主装置210的书面实施方案而确定。举例来说，在实施这些总线元件时的逻辑设计期间或之后执行计时分析。
[0049] 电源电压电平290作为单线接口电压VBUS通过单线接口205提供到目标装置215且提供到PMOS晶体管235的源极/漏极端子。电容器电压VCAP提供到目标装置215内的目标装置功能电路245，且也提供到PMOS晶体管262的源极/漏极。
[0050] 第一电容器再充电周期295a足够长以允许电容器电压VCAP获得等于电源电压电平290的最大电平285。第一电容器再充电周期295a由在其控制输出270上提供被施加到PMOS晶体管235的栅极的低逻辑电平VCNTL(参见图2B中的300a处)的反相器(晶体管262及264)促进。此允许单线接口205上的电源电压VDD经由目标装置215的线230给电容器240充电。只要单线接口信号VBUS为高便提供PMOS控制信号VCNTL上的低逻辑电平300a，其应至少持续足够长的时间周期以向电容器240提供电荷用于第一电容器再充电周期295a的全持续时间。
[0051] PMOS晶体管235具有跨导特性，使得PMOS控制信号VCNTL上的低电平逻辑信号允许将电容器240充电到电源电压电平290。由于主装置210能够向单线接口205供应外部电源电压VDD 220，因此电容器240完全充电到电源电压电平(参见图2B中的285处)，而不会因PMOS晶体管235产生实质装置电压降。
[0052] 只要单线接口205维持在电源电压电平，那么在第一充电周期295a期间PMOS控制信号VCNTL由控制装置保持为低逻辑电平300a，所述控制装置由晶体管262及266的反相器组成。VCNTL保持为低逻辑电平300a建立充电周期，在此充电周期期间PMOS晶体管235接通，从而允许给电容器240充电。充电周期持续时间的充足性由满足电荷存储装置(举例来说，电容器240)的完全充电需要所必需的时间长度确定，使得电容器电压VCAP获得全电源电压电平290(如在285处所见)。主装置210可在必需的充电周期295a流逝之前避免在单线接口205上放置事务。充电周期的充足性一般来说由之前电容器放电周期275a的长度确定。
[0053] 传送序列中的第二目标事务270b(在第一电容器再充电周期295a的结束之后的任何时间)类似于上述第一目标事务270a。然而，第二目标事务270b的持续时间可不同于(例如，长于)第一目标事务270a的持续时间。第二电容器放电周期275b的持续时间将根据第二目标事务270b的持续时间变化。需要第二电容器再充电周期295b来在电容器240上提供全电源电压电平285。第二电容器再充电周期295b在持续时间上可长于第一电容器再充电周期295a以便在电容器240上提供全电源电压电平285。此外，电容器240的此再充电由PMOS控制信号VCNTL上的低逻辑电平300b促进，从而允许PMOS晶体管235只要单线接口信号VBUS是逻辑高信号便接通。
[0054] 结论
[0055] 单线接口系统的实例性实施例包含一种系统，所述系统包含：单线接口总线，其提供耦合到所述单线接口总线的多个元件之间的信号及电力的电传送；主装置，其耦合到所述单线接口总线，所述主装置适于在其上传送信号且还在所述单线接口的非传送时间周期期间在所述单线接口上提供电源电压电平；及至少一个目标装置，其耦合到所述单线接口，每一目标装置进一步包含：处理电路，其具有单个输入端口以耦合到在电源电压电平下提供信号及电力两者的电传送的单线接口，所述电路还具有电力输入端口；充电晶体管，其在第一源极/漏极端子处耦合到所述单线接口，所述晶体管还具有第二源极/漏极端子及栅极；电荷存储装置，其在连接点处耦合到所述晶体管的第二源极/漏极端子且在所述连接点处耦合到所述处理电路的所述电力输入端口；及控制装置，其具有耦合到所述单线接口的输入、耦合到所述晶体管的栅极的控制输出，且由所述连接点处的所述电荷存储装置供电，使得所述晶体管在所述单线接口的电压处于电源电压电平时给所述存储装置充电。
[0056] 或者，所属领域的技术人员可设计实例性单线接口系统200，其中所有电容器再充电周期295a、295b等在持续时间上相等，只要持续时间足够长以适应在所述接口系统中所预期的任何电容器放电周期。通过根据上述内容的以上实践，所属领域的技术人员可计及最大目标事务持续时间及对应的电容器放电周期且可配置将针对目标装置215提供的等于或长于所述最大目标事务持续时间的充电周期。
