一种具有P型浮空层的载流子存储槽栅IGBT转让专利
申请号 : CN200910167911.2
文献号 : CN101694850B
文献日 : 2011-09-14
发明人 : 李泽宏 , 马荣耀 , 张波 , 王蓉
申请人 : 电子科技大学
摘要 :
一种具有P型浮空层的载流子存储槽栅IGBT，属于半导体功率器件技术领域。本发明在现有载流子存储槽栅双极型晶体管基础上引入了P型浮空层(13)，使得载流子存储层几乎无需承受耐压，降低了正向导通压降；P型浮空层还改善了槽栅底部的电场集中效应，使得最大峰值电场得到有效减小，防止了槽栅底部和高浓度载流子存储层附近因电场过高而发生的击穿，大大提高了器件的击穿电压；P型浮空层的存在引入了一个JFET区，器件正向导通时，随着集电极电压的不断增大，JFET区电阻不断增大，使得器件的饱和电流降低，从而在获得更低的导通压降的同时，仍然维持较大的短路安全工作区(SCSOA)。
权利要求 :
+
1.一种具有P型浮空层的载流子存储槽栅IGBT，每个元胞包括集电极(1)，P 集电区-(2)，P型集电区(11)，N型缓冲层(3)，N 基区(4)，P型浮空层(13)，栅氧化层(5)，多晶硅+ +栅(6)，发射极(7)，N 源区(9)，P 体区(8)，N型载流子存储层(12)；其特征在于，所述栅-氧化层(5)和多晶硅栅(6)构成沟槽栅结构，所述沟槽栅结构位于N 基区(4)上方的两侧；
+ -
所述N型载流子存储层(12)被沟槽栅结构所包围，并位于所述P 体区(8)与所述N 基区-(4)之间；所述P型浮空层(13)位于所述N 基区(4)的上方两侧，并分别与沟槽栅结构下-表面的栅氧化层和N 基区(4)相连。
说明书 :
一种具有P型浮空层的载流子存储槽栅IGBT
技术领域
[0001] 一种具有P型浮空层的载流子存储槽栅IGBT结构，属于半导体功率器件技术领域。
背景技术
[0002] 绝缘栅双极型晶体管，是一种发展迅速、应用广泛的电力电子器件。它是利用MOSFET的输入阻抗高、驱动电路简单和双极型晶体管电流密度大、饱和压降低的优点组合成的新器件。现广泛应用于电磁炉、UPS不间断电源、汽车电子点火器、变频器、马达传动系统及其它能量转换装置。
[0003] IGBT最初于1982年提出，为穿通型结构，如图1所示，它是在高浓度的P+衬底2-上依次外延生长N型缓冲层3、N 基区层4后制造成的绝缘栅双极型晶体管结构。由于存在N型缓冲层3，电场在N型缓冲层3中将得到终止，从而形成一个梯形的电场分布，如图-
1所示，故利用较薄的N 基区即可得到较高的击穿电压，有利于降低导通电阻，从而降低+
静态功耗，但是由于P 衬底相对较厚，浓度很高，使得背发射结的注入效率很高，关断时电子基本不能从背发射区流出，只靠在基区的复合消失，从而其关断时间很长，增大了开关损耗，在制造时往往需要增加寿命控制。同时，在制造大于600V的高压穿通型IGBT时，所需外延层厚度的增加，使得制造成本大大增加。其后，发展了非穿通型绝缘栅双极型晶体管，-
其结构如图2所示，它是在单晶N 衬底上制造的，在表面结构完成以后通过离子注入形成+
薄且较轻掺杂的背P 区22(通常称为透明集电极)，降低了背发射区注入效率，明显改善了关态延迟，并且导通压降呈正温度系数，功耗和电流拖尾随温度的变化小，因不用外延片和不用寿命控制技术而成本较低。但是，非穿通型绝缘栅双极型晶体管在采用透明集电区-
技术提高开关速度的同时，由于没有了N型缓冲层，电场将终止于N 基区，从而形成一个三-
角形的电场分布，如图2所示，故为了保证耐压必须采用相对较宽的N 基区，导致导通电阻的增大，也就增加了静态损耗。特别是在承受高电压时，导通损耗增加将更为显著。所以，只通过降低背发射区注入效率来优化正向导通压降和关断损耗的矛盾关系，其作用是很有限的，文献K.Sheng，F.Udrea，G.A.J.Amaratunga，“Optimum carrier distribution of the IGBT”(绝缘栅双极型晶体管载流子浓度分布的优化)，Solid-State Electronics
44，1573-1583，2000指出，要实现正向导通压降和关断损耗之间较好的优化，这和载流子在-
N 基区的分布密切相关，增大发射极一侧载流子的浓度，降低集电极一侧载流子的浓度有利于实现它们之间更好的优化。
1所示，故利用较薄的N 基区即可得到较高的击穿电压，有利于降低导通电阻，从而降低+
静态功耗，但是由于P 衬底相对较厚，浓度很高，使得背发射结的注入效率很高，关断时电子基本不能从背发射区流出，只靠在基区的复合消失，从而其关断时间很长，增大了开关损耗，在制造时往往需要增加寿命控制。同时，在制造大于600V的高压穿通型IGBT时，所需外延层厚度的增加，使得制造成本大大增加。其后，发展了非穿通型绝缘栅双极型晶体管，-
其结构如图2所示，它是在单晶N 衬底上制造的，在表面结构完成以后通过离子注入形成+
薄且较轻掺杂的背P 区22(通常称为透明集电极)，降低了背发射区注入效率，明显改善了关态延迟，并且导通压降呈正温度系数，功耗和电流拖尾随温度的变化小，因不用外延片和不用寿命控制技术而成本较低。但是，非穿通型绝缘栅双极型晶体管在采用透明集电区-
技术提高开关速度的同时，由于没有了N型缓冲层，电场将终止于N 基区，从而形成一个三-
角形的电场分布，如图2所示，故为了保证耐压必须采用相对较宽的N 基区，导致导通电阻的增大，也就增加了静态损耗。特别是在承受高电压时，导通损耗增加将更为显著。所以，只通过降低背发射区注入效率来优化正向导通压降和关断损耗的矛盾关系，其作用是很有限的，文献K.Sheng，F.Udrea，G.A.J.Amaratunga，“Optimum carrier distribution of the IGBT”(绝缘栅双极型晶体管载流子浓度分布的优化)，Solid-State Electronics
44，1573-1583，2000指出，要实现正向导通压降和关断损耗之间较好的优化，这和载流子在-
N 基区的分布密切相关，增大发射极一侧载流子的浓度，降低集电极一侧载流子的浓度有利于实现它们之间更好的优化。
[0004] 沟槽栅型绝缘栅双极型晶体管，如图3所示，是绝缘栅双极型晶体管的另一个发展方向，它采用沟槽栅结构代替平面栅，改善了器件的导通特性，降低了导通电阻。在沟槽栅结构中，平面栅结构中的JFET被干法刻蚀的工艺很好地挖去了，连同包围这个区域、延+伸到原来栅极下形成沟道的部分P型基区也都挖掉。于是N 源区9和留下的P型基区8就暴露在该沟槽的侧壁，通过侧壁氧化等一系列特殊加工，侧壁氧化层外侧的P型基区8内形- +
成了垂直于硅片表面的沟道。工作时电流从N 基区4直接流进垂直沟道而进入N 源区9，使得元胞密度增加，电流密度增加，闩锁效应减小。但是沟槽栅型绝缘栅双极型晶体管在高温工作时，一方面由于温度升高，载流子寿命增加，PNP晶体管放大系数变大，导致流过P型基区8的空穴电流变大；另一方面，温度升高使得空穴的迁移率大大降低，P型基区8的电阻增加；这两方面原因都会导致传统沟槽绝缘栅双极型晶体管由于温度的升高，抗闩锁能力大幅度降低，安全工作区也随之减小，可靠性降低，如何寻求具有更好的高温抗闩锁能力是迫切需要解决的问题。另外，沟槽栅型绝缘栅双极型晶体管的饱和电流密度增加，也使得短路安全工作区(SCSOA)减小。
成了垂直于硅片表面的沟道。工作时电流从N 基区4直接流进垂直沟道而进入N 源区9，使得元胞密度增加，电流密度增加，闩锁效应减小。但是沟槽栅型绝缘栅双极型晶体管在高温工作时，一方面由于温度升高，载流子寿命增加，PNP晶体管放大系数变大，导致流过P型基区8的空穴电流变大；另一方面，温度升高使得空穴的迁移率大大降低，P型基区8的电阻增加；这两方面原因都会导致传统沟槽绝缘栅双极型晶体管由于温度的升高，抗闩锁能力大幅度降低，安全工作区也随之减小，可靠性降低，如何寻求具有更好的高温抗闩锁能力是迫切需要解决的问题。另外，沟槽栅型绝缘栅双极型晶体管的饱和电流密度增加，也使得短路安全工作区(SCSOA)减小。
[0005] 为了实现更好的导通压降和关断损耗之间的折衷，文献H.Takahashi，H.Haruguchi，H.Hagino and T.Yamada，“Carriier Stored Trench-Gate Bipolar Transistor(CSTBT)-A NovelPower Device for High Voltage Application”，(载流子存储槽栅双极型晶体管-一种新型高压功率器件)，ISPSD’1996，May 20-23，Mitsubishi，提出了一种载流子存储槽栅双极型晶体管，其结构如图4所示，相比于沟槽栅型绝缘栅双极-型晶体管，它在P型基区8和N 基区4之间注入了一个n型载流子存储层12(CS-layer)。
- -
n型载流子存储层12和N 基区4形成了一个NN 的空穴势垒，在正向导通时，电导调制作- -
用使得N 基区4中存在大量空穴，NN 空穴势垒阻止空穴流向P型基区8，大量空穴聚集在- - -
NN 结处，使得N 基区4中靠近发射极一侧空穴浓度很高，进一步优化了载流子在N 基区4中的分布，大大降低了器件的正向压降。但是，器件的饱和电流也同时大大增加，短路安全工作区(SCSOA)减小，为了改善这一现象，通常载流子存储槽栅双极型晶体管的元胞比沟槽栅型绝缘栅双极型晶体管的元胞小，n型载流子存储层12的浓度和厚度也会受到限制，从而限制正向压降的降低。另外，槽栅尖角处的电场集中，使得器件的击穿电压降低。
- -
n型载流子存储层12和N 基区4形成了一个NN 的空穴势垒，在正向导通时，电导调制作- -
用使得N 基区4中存在大量空穴，NN 空穴势垒阻止空穴流向P型基区8，大量空穴聚集在- - -
NN 结处，使得N 基区4中靠近发射极一侧空穴浓度很高，进一步优化了载流子在N 基区4中的分布，大大降低了器件的正向压降。但是，器件的饱和电流也同时大大增加，短路安全工作区(SCSOA)减小，为了改善这一现象，通常载流子存储槽栅双极型晶体管的元胞比沟槽栅型绝缘栅双极型晶体管的元胞小，n型载流子存储层12的浓度和厚度也会受到限制，从而限制正向压降的降低。另外，槽栅尖角处的电场集中，使得器件的击穿电压降低。
[0006] 为了提高沟槽栅型绝缘栅双极型晶体管的击穿电压，Jong-Seok Lee，Ho-Hyun Shin，Han-Sin Lee，Ey-Goo Kang，Man young Sung，“An Improvement of the Breakdown VoltageCharacteristics of Trench Gate IGBTs by using a Shielding Layer”，(通过使用浮空层提高槽栅IGBT的击穿特性)，IWPSD’2007，Dec 16-20，提出了一种P型浮空层的槽栅IGBT结构，其结构如图5所示，通过P型浮空层13的引入，改善了槽栅底部的电场集中效应，使得器件的击穿电压得到提高。但是，由于P型浮空层的引入带来了两个JFET区“A”和“B”，如图5所示，大大提高了器件的导通电阻，使器件的正向导通特性变得很差，正向压降大大增加。
发明内容
[0007] 本发明的目的在于提供一种具有P型浮空层的载流子存储槽栅IGBT，它通过载流- -子存储层形成的NN 空穴势垒来优化正向导通时载流子在N 基区的浓度分布，改善器件的正向导通特性。P型浮空层的引入改善了槽栅底部的电场集中效应，从而使得击穿电压大大增加。另一方面，P型浮空层的存在引入了一个JFET区，使得饱和电流密度大为降低，器件的短路安全工作区(SCSOA)大幅增加。同时，P型浮空层的存在有效保证了载流子存储层的作用，使得载流子存储层的浓度和厚度可以进一步增大，正向压降进一步减小，从而使得器件的设计裕度增大，更利于实际的生产制造。且制造工艺和沟槽栅型绝缘栅双极型晶体管基本相同。
[0008] 本发明技术方案如下：
[0009] 一种具有P型浮空层的载流子存储槽栅IGBT，如图6所示，每个元胞包括集电极+ -1，P 集电区2，P型集电区11，N型缓冲层3，N 基区4，P型浮空层13，栅氧化层5，多晶硅+ +
栅6，发射极7，N 源区9，P 体区8，N型载流子存储层12。所述栅氧化层5和多晶硅栅6-
构成沟槽栅结构，所述沟槽栅结构位于N 基区4上方的两侧；所述N型载流子存储层12被+ -
沟槽栅结构所包围，并位于所述P 体区8与所述N 基区4之间；所述P型浮空层13位于所- -
述N 基区4的上方两侧，并分别与沟槽栅结构下表面的栅氧化层和N 基区4相连。
栅6，发射极7，N 源区9，P 体区8，N型载流子存储层12。所述栅氧化层5和多晶硅栅6-
构成沟槽栅结构，所述沟槽栅结构位于N 基区4上方的两侧；所述N型载流子存储层12被+ -
沟槽栅结构所包围，并位于所述P 体区8与所述N 基区4之间；所述P型浮空层13位于所- -
述N 基区4的上方两侧，并分别与沟槽栅结构下表面的栅氧化层和N 基区4相连。
[0010] 需要说明的是：
[0011] (1)所述一种具有P型浮空层的载流子存储槽栅IGBT，在正向阻断状态下，P型浮- -空层和N 基区形成的PN结反向偏置，通过耗尽层向N 基区的扩展使器件承受高的耐压。
[0012] (2)所述一种具有P型浮空层的载流子存储槽栅IGBT，在导通状态下，在N型载流- - -子存储层和N 基区之间形成一个空穴势垒，N 基区中大量空穴在NN 结附近积累，从而加强-
电导调制作用，优化载流子在N 基区的浓度分布优化，以获得更低的正向压降。
电导调制作用，优化载流子在N 基区的浓度分布优化，以获得更低的正向压降。
[0013] (3)所述一种具有P型浮空层的载流子存储槽栅IGBT，由于P型浮空层的存在，改善了槽栅底部的电场集中效应，使得最大峰值电场得到有效减小并由槽栅底部拐角转移到浮空P型区，大大提高了器件的击穿电压。
[0014] (4)所述一种具有P型浮空层的载流子存储槽栅IGBT，P型浮空层的存在引入了一个JFET区，如图6中“A”所示，随着集电极电压的不断增大，JFET区电阻不断增大，从而使得器件的饱和电流密度大为降低，短路安全工作区(SCSOA)大幅提高。
[0015] (5)所述一种具有P型浮空层的载流子存储槽栅IGBT，采用了第二代低穿通结构(LPT(II))，如图7所示，相比于第一代低穿通结构(LPT)，如图8所示，器件的N型缓冲层厚度增加了约20％，电场在N型缓冲层内未到达缓冲层边界的时候就已经终止，从而由三角形的电场分布变成梯形的电场分布，器件的N-基区厚度更小，总功耗降低。
[0016] 本发明的工作原理：
[0017] 本发明提供的一种具有P型浮空层的载流子存储槽栅IGBT，相比于传统的载流子存储槽栅IGBT结构而言，由于P型浮空层的保护，载流子存储层几乎不需要承受耐压，因此具有更高浓度和更大厚度的n型载流子存贮层，使得本发明具有更低的正向导通压降，同时，器件具有更高的击穿电压，短路安全工作区也大大提高，且制造简单，设计裕度增大。图6是一种具有P型浮空层的新型载流子存储槽栅IGBT结构图，这里以图6为例说明本发明的工作原理。
[0018] 当多晶硅栅6不加电压时，靠近槽栅处的P型基区8中未形成电子反型沟道，故当集电极1相对于发射极7为高电位时，随着集电极1电压的不断升高，由于P型浮空层13的存在，载流子存储层几乎不需要承受耐压，耗尽区将在低掺杂的N-基区4不断扩展，P型浮空层13改善了槽栅底部的电场集中效应，使得最大峰值电场得到有效减小并由槽栅底部拐角转移到浮空P型区，防止槽栅底部和高浓度载流子存储层附近电场过高而击穿，大大提高了击穿电压，从而使所述的一种具有P型浮空层的新型载流子存储槽栅IGBT结构可以承受很高的耐压；当多晶硅栅6加正电压时，在靠近槽栅处的P型基区8表面形成电子反-型沟道，电子可通过N+源区9经反型层到达载流子存储层12，并最终到达N 基区4，为宽-
基区PNP晶体管(由P型集电区11，N型缓冲层3，N 基区4，载流子存储层12和P型基区-
8组成)提供了基极电流，空穴由P型集电区11注入到N 基区4，对其进行电导调制。高-
浓度的厚载流子存储层的存在，形成了更加有效的空穴势垒，阻止了进入到N 基区4的空- -
穴流入P型基区8，使得大量空穴累积在N 基区4中靠近NN 空穴势垒附近，从而可实现提-
高发射极一侧载流子浓度的作用，增强了靠近发射极的N 基区4的电导调制作用，实现了发射极一侧载流子浓度大于集电极一侧的载流子浓度分布，这种载流子分布相对于传统的集电极一侧载流子浓度大于发射极的分布可以实现更好的导通压降和关断损耗之间的折衷，而且通过调整背发射极的注入效率，可对N-基区4中载流子的分布进行进一步的优化设计。同时，更高浓度的厚载流子存储层增强了电子的横向扩散，使得积累层电阻减小，更多电子进入P型浮空层13，同空穴复合，进一步扩大电流扩散区域，使得p型浮空层13和p型基区8之间的JEFT效应可以忽略；当正向导通集电极1电压较低时，更高浓度的厚载流子存储层使得图6中“A”区域到发射极的压降减小，从而大大减弱了p型浮空层13之间的JFET区“A”的JFET效应。随着集电极1电压的升高，JFET区“A”的JFET电阻不断增大，器件的正向饱和电流降低，短路安全工作区(SCSOA)增加。器件关断时，栅压反偏后空穴沟道形成，更深的P型浮空层使得空穴的抽取更快，关断特性也会得到改善。
基区PNP晶体管(由P型集电区11，N型缓冲层3，N 基区4，载流子存储层12和P型基区-
8组成)提供了基极电流，空穴由P型集电区11注入到N 基区4，对其进行电导调制。高-
浓度的厚载流子存储层的存在，形成了更加有效的空穴势垒，阻止了进入到N 基区4的空- -
穴流入P型基区8，使得大量空穴累积在N 基区4中靠近NN 空穴势垒附近，从而可实现提-
高发射极一侧载流子浓度的作用，增强了靠近发射极的N 基区4的电导调制作用，实现了发射极一侧载流子浓度大于集电极一侧的载流子浓度分布，这种载流子分布相对于传统的集电极一侧载流子浓度大于发射极的分布可以实现更好的导通压降和关断损耗之间的折衷，而且通过调整背发射极的注入效率，可对N-基区4中载流子的分布进行进一步的优化设计。同时，更高浓度的厚载流子存储层增强了电子的横向扩散，使得积累层电阻减小，更多电子进入P型浮空层13，同空穴复合，进一步扩大电流扩散区域，使得p型浮空层13和p型基区8之间的JEFT效应可以忽略；当正向导通集电极1电压较低时，更高浓度的厚载流子存储层使得图6中“A”区域到发射极的压降减小，从而大大减弱了p型浮空层13之间的JFET区“A”的JFET效应。随着集电极1电压的升高，JFET区“A”的JFET电阻不断增大，器件的正向饱和电流降低，短路安全工作区(SCSOA)增加。器件关断时，栅压反偏后空穴沟道形成，更深的P型浮空层使得空穴的抽取更快，关断特性也会得到改善。
[0019] 综上所述，本发明提供的一种具有P型浮空层的新型载流子存储槽栅IGBT结构，在载流子存储槽栅IGBT结构的基础上，通过P型浮空层的引入，改善了槽栅底部的电场集中效应，使得器件的击穿电压得到提高；另一方面，由于P型浮空层的引入所带来的JFET区，使得器件的饱和电流密度有所降低，器件在维持较小正向压降的同时，短路安全工作区(SCSOA)得到有效的提高；器件安全工作区的提高有效保证了载流子存储层的作用，使得载流子存储层的浓度和厚度可以进一步增加，更好的改善了正向导通特性，进一步降低了器件的正向压降。并且本发明的工艺制造流程和沟槽栅型绝缘栅双极型晶体管基本相同，只在P型基区注入前，加入n型载流子存储层的注入，在槽栅刻蚀后，加入硼离子注入过程，制造简单，不增加任何版次。
附图说明
[0020] 图1是传统的穿通型绝缘栅双极型晶体管结构示意图。
[0021] 其中，1是器件的集电极，2是P+衬底，3是N型缓冲层，4是N-基区，5是栅氧化层，+ +6是多晶硅栅，7是器件的发射极，8是P型基区，9是N 源区，10是P 体区。
[0022] 图2是传统的非穿通型绝缘栅双极型晶体管结构示意图。
[0023] 图3是传统沟槽栅型绝缘栅双极型晶体管结构示意图。
[0024] 其中，11是P型集电区。
[0025] 图4是传统载流子存储槽栅双极型晶体管结构示意图。
[0026] 其中，12是N型载流子存储层。
[0027] 图5是具有P型浮空层的槽栅双极型晶体管结构示意图。
[0028] 其中，13是P型浮空层。
[0029] 图6是本发明提供的一种具有P型浮空层的载流子存储槽栅IGBT结构示意图。
[0030] 图7是第二代轻穿通集电极结构的沟槽栅绝缘栅双极型晶体管结构示意图。
[0031] 图8是第一代轻穿通集电极结构的沟槽栅绝缘栅双极型晶体管结构示意图。
[0032] 图9是本发明提供的一种具有P型浮空层的载流子存储槽栅IGBT与传统沟槽栅型绝缘栅双极型晶体管以及传统载流子存储槽栅双极型晶体管的击穿电压示意图。
[0033] 图10是本发明提供的一种具有P型浮空层的载流子存储槽栅IGBT(不同的P型浮空层结深)与传统沟槽栅型绝缘栅双极型晶体管的二维电势分布曲线比较图。
[0034] 图11是本发明提供的一种具有P型浮空层的载流子存储槽栅IGBT和传统沟槽栅型绝缘栅双极型晶体管以及具有P型浮空层的槽栅双极型晶体管在正向导通时的二维电流分布曲线比较图。
[0035] 图12是本发明提供的一种具有P型浮空层的载流子存储槽栅IGBT(不同的P型浮空层结深)、传统沟槽栅型绝缘栅双极型晶体管、传统载流子存储槽栅双极型晶体管以及具有P型浮空层的槽栅双极型晶体管在不同电流密度条件下的正向导通压降示意图。
[0036] 图13是本发明提供的一种具有P型浮空层的载流子存储槽栅IGBT和传统沟槽栅型绝缘栅双极型晶体管的饱和电流曲线比较图。
具体实施方式
[0037] 采用本发明的具有P型浮空层的新型载流子存储槽栅IGBT结构，可以得到更低导通压降，大正向偏置安全工作区(FBSOA)和短路安全工作区(SCSOA)，且能进一步提高击穿电压，制造简单，设计裕度大。随着半导体技术的发展，采用本发明还可以制作更多的低压降，高可靠性的功率器件。
[0038] 一种具有P型浮空层的载流子存储槽栅IGBT，如图6所示，每个元胞包括集电极+ -1，P 集电区2，P型集电区11，N型缓冲层3，N 基区4，P型浮空层13，栅氧化层5，多晶硅+ +
栅6，发射极7，N 源区9，P 体区8，N型载流子存储层12。所述栅氧化层5和多晶硅栅6-
构成沟槽栅结构，所述沟槽栅结构位于N 基区4上方的两侧；所述N型载流子存储层12被+ -
沟槽栅结构所包围，并位于所述P 体区8与所述N 基区4之间；所述P型浮空层13位于所- -
述N 基区4的上方两侧，并分别与沟槽栅结构下表面的栅氧化层和N 基区4相连。
栅6，发射极7，N 源区9，P 体区8，N型载流子存储层12。所述栅氧化层5和多晶硅栅6-
构成沟槽栅结构，所述沟槽栅结构位于N 基区4上方的两侧；所述N型载流子存储层12被+ -
沟槽栅结构所包围，并位于所述P 体区8与所述N 基区4之间；所述P型浮空层13位于所- -
述N 基区4的上方两侧，并分别与沟槽栅结构下表面的栅氧化层和N 基区4相连。
[0039] 具体实施时，采用薄片工艺，主要制造步骤为：区熔N-单晶衬垫的制备，N型载流子存储层注入及推阱，P型基区注入及推阱，氧化并光刻栅Trench窗口，刻蚀栅Trench，零角度注入P型浮空层及推阱，栅氧化并淀积多晶硅，以氧化层为硬掩模反刻多晶硅，去除覆+ + + +盖在源上的氧化层，P 源光刻及P 源区注入，N 源光刻及N 源区注入，BPSG淀积，接触孔光刻，金属淀积，完成栅源的金属化，背面N型缓冲层注入，背面P型集电区注入，背面金属化，钝化等。
[0040] 在实施过程中，可以根据具体情况，在基本结构不变的情况下，进行一定的变通设计，例如可将P型基区的注入及推阱放在刻蚀栅Trench之后和P型浮空层一起制造等。制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。
[0041] 借助二维仿真软件MEDICI仿真工具，对所提供的一种具有P型浮空层的载流子存储槽栅IGBT(如图6所示)和传统沟槽栅型绝缘栅双极型晶体管(如图3所示)、传统载流子存储槽栅双极型晶体管(如图4所示)以及具有P型浮空层的槽栅双极型晶体管(如图5所示)进行了仿真比较。仿真模拟1200V沟槽栅型绝缘栅双极型晶体管，仿真中所有IGBT集电极采用三菱公司提出的第二代轻穿通集电极结构LPT-II(如图7所示)且仿真参数为+ 19 3 17 3
P 集电区剂量1×10 cm-，厚度为2μm；P型集电区剂量1×10 cm-，厚度为8μm；N型缓冲
16 3 -
层剂量1×10 cm-，厚度为20μm；N 基区电阻率86.5Ω·cm，厚度为100μm；P型基区剂量
17 3 + 20 3 + 19 3
1×10 cm-，结深4μm；N 发射区剂量1×10 cm-，结深1.2μm；P 发射区剂量5×10 cm-，结深1.3μm；栅氧化层厚度为60nm。具有P型浮空层的载流子存储槽栅IGBT的槽栅宽度
15 16 3
0.5μm，槽栅深度10μm，载流子存储层剂量5×10 ～8×10 cm-，厚度为5μm，P型浮空层
17 3
剂量5×10 cm-，结深0.6～3μm。传统沟槽栅型绝缘栅双极型晶体管的槽栅宽度0.5μm，槽栅深度5μm。传统载流子存储槽栅双极型晶体管的槽栅宽度0.5μm，槽栅深度5μm，载
15 3
流子存储层剂量1×10 cm-，厚度为1μm。具有P型浮空层的槽栅双极型晶体管的槽栅宽
17 3
度0.5μm，槽栅深度8μm，P型浮空层剂量5×10 cm-，结深1.8μm。图9是所提供的一种具有P型浮空层的载流子存储槽栅IGBT与传统沟槽栅型绝缘栅双极型晶体管以及传统载流子存储槽栅双极型晶体管击穿电压的仿真比较结果，由图可知，传统载流子存储槽栅双极型晶体管比传统沟槽栅型绝缘栅双极型晶体管的击穿电压略有降低；而具有P型浮空层的载流子存储槽栅IGBT由于浮空P型层的引入而获得更高的击穿电压。当P型浮空层结深为1.8μm时，相比于传统载流子存储槽栅双极型晶体管，具有P型浮空层的新型载流子存储槽栅IGBT结构的击穿电压提高了近100V，并且随着P型浮空层结深的增加，击穿电压继续增大。所提供的一种具有P型浮空层的载流子存储槽栅IGBT(不同的P型浮空层结深)与传统沟槽栅型绝缘栅双极型晶体管的二维电势分布曲线如图10(a)所示，由图可知，传统沟槽栅型绝缘栅双极型晶体管从P型基区结深处开始承受耐压，而具有P型浮空层的载流子存储槽栅IGBT耐压主要从P型浮空层开始。图10中，(b)、(c)、(d)的P型浮空层结深分别为0.6μm、1.8μm和3μm，随着p型浮空层的增大，p型基区结深处承受耐压降低，尽管引入了较高浓度的厚N型载流子存储层，但有了p型浮空层的保护，存储层几乎不承受耐压，不会耗尽，因此不会出现过高的电场峰值而影响击穿电压。P型浮空层的存在还改善了槽栅底部的电场集中效应，使得最大峰值电场得到有效减小并由槽栅底部拐角转移到浮空P型区，从而使得器件击穿电压大大增加。所提供的一种具有P型浮空层的新型载流子存储槽栅IGBT结构和传统沟槽栅型绝缘栅双极型晶体管以及具有P型浮空层的槽栅双极型晶体管在正向导通时的二维电流分布曲线如图11所示，由图可知，传统沟槽栅型绝缘栅双极型晶体管(图11(a))正向导通时在p型基区下方(A处)出现较大耗尽区，限制了电流扩散面积和扩散角度，具有P型浮空层的槽栅双极型晶体管(图11(b))的电流扩散角度小于45度，而具有P型浮空层的载流子存储槽栅IGBT(图11(c))的电流扩散角则超过45度，并且在p型基区下的电流扩散面积也显著大于另外两类结构。另外，具有P型浮空层的槽栅双极型晶体管在B、C位置引入了两个JEFT区，造成电流集中，压降增大，而具有P型浮空层的载流子存储槽栅IGBT没有明显JFET效应，电流扩散面积更大、更均匀。所提供的一种具有P型浮空层的载流子存储槽栅IGBT(不同的P型浮空层结深)、传统沟槽栅型绝缘栅双极型晶体管、传统载流子存储槽栅双极型晶体管以及具有P型浮空层的槽栅双极型晶体管在不同电流密度条件下的正向导通压降如图12所示，可以看到，具有P型浮空层的槽栅双极型晶体管由于JFET效应影响使得正向导通特性最差，相比于传统沟槽栅型绝缘栅双极型晶体管和传统载流子存储槽栅双极型晶体管，具有P型浮空层的载流子存储槽栅IGBT正向压降明显降低，随着P型浮空层的增大，JFET效应增强，造成压降有所增加，但是当结深为3μm时正向压降较传统沟槽栅型绝缘栅双极型晶体管仍有近16％的减小。图13是所提供的具有P型浮空层的新型载流子存储槽栅IGBT结构和传统沟槽栅型绝缘栅双极型晶体管的饱和电流曲线图，从图中可以看出，随着集电极电压的增大，具有P型浮空层的载流子存储槽栅IGBT和传统沟槽栅型绝缘栅双极型晶体管的饱和电流大小基本相同，具有P型浮空层的新型载流子存储槽栅IGBT结构在减小正向压降的同时没有减小短路安全工作区(SCSOA)。
P 集电区剂量1×10 cm-，厚度为2μm；P型集电区剂量1×10 cm-，厚度为8μm；N型缓冲
16 3 -
层剂量1×10 cm-，厚度为20μm；N 基区电阻率86.5Ω·cm，厚度为100μm；P型基区剂量
17 3 + 20 3 + 19 3
1×10 cm-，结深4μm；N 发射区剂量1×10 cm-，结深1.2μm；P 发射区剂量5×10 cm-，结深1.3μm；栅氧化层厚度为60nm。具有P型浮空层的载流子存储槽栅IGBT的槽栅宽度
15 16 3
0.5μm，槽栅深度10μm，载流子存储层剂量5×10 ～8×10 cm-，厚度为5μm，P型浮空层
17 3
剂量5×10 cm-，结深0.6～3μm。传统沟槽栅型绝缘栅双极型晶体管的槽栅宽度0.5μm，槽栅深度5μm。传统载流子存储槽栅双极型晶体管的槽栅宽度0.5μm，槽栅深度5μm，载
15 3
流子存储层剂量1×10 cm-，厚度为1μm。具有P型浮空层的槽栅双极型晶体管的槽栅宽
17 3
度0.5μm，槽栅深度8μm，P型浮空层剂量5×10 cm-，结深1.8μm。图9是所提供的一种具有P型浮空层的载流子存储槽栅IGBT与传统沟槽栅型绝缘栅双极型晶体管以及传统载流子存储槽栅双极型晶体管击穿电压的仿真比较结果，由图可知，传统载流子存储槽栅双极型晶体管比传统沟槽栅型绝缘栅双极型晶体管的击穿电压略有降低；而具有P型浮空层的载流子存储槽栅IGBT由于浮空P型层的引入而获得更高的击穿电压。当P型浮空层结深为1.8μm时，相比于传统载流子存储槽栅双极型晶体管，具有P型浮空层的新型载流子存储槽栅IGBT结构的击穿电压提高了近100V，并且随着P型浮空层结深的增加，击穿电压继续增大。所提供的一种具有P型浮空层的载流子存储槽栅IGBT(不同的P型浮空层结深)与传统沟槽栅型绝缘栅双极型晶体管的二维电势分布曲线如图10(a)所示，由图可知，传统沟槽栅型绝缘栅双极型晶体管从P型基区结深处开始承受耐压，而具有P型浮空层的载流子存储槽栅IGBT耐压主要从P型浮空层开始。图10中，(b)、(c)、(d)的P型浮空层结深分别为0.6μm、1.8μm和3μm，随着p型浮空层的增大，p型基区结深处承受耐压降低，尽管引入了较高浓度的厚N型载流子存储层，但有了p型浮空层的保护，存储层几乎不承受耐压，不会耗尽，因此不会出现过高的电场峰值而影响击穿电压。P型浮空层的存在还改善了槽栅底部的电场集中效应，使得最大峰值电场得到有效减小并由槽栅底部拐角转移到浮空P型区，从而使得器件击穿电压大大增加。所提供的一种具有P型浮空层的新型载流子存储槽栅IGBT结构和传统沟槽栅型绝缘栅双极型晶体管以及具有P型浮空层的槽栅双极型晶体管在正向导通时的二维电流分布曲线如图11所示，由图可知，传统沟槽栅型绝缘栅双极型晶体管(图11(a))正向导通时在p型基区下方(A处)出现较大耗尽区，限制了电流扩散面积和扩散角度，具有P型浮空层的槽栅双极型晶体管(图11(b))的电流扩散角度小于45度，而具有P型浮空层的载流子存储槽栅IGBT(图11(c))的电流扩散角则超过45度，并且在p型基区下的电流扩散面积也显著大于另外两类结构。另外，具有P型浮空层的槽栅双极型晶体管在B、C位置引入了两个JEFT区，造成电流集中，压降增大，而具有P型浮空层的载流子存储槽栅IGBT没有明显JFET效应，电流扩散面积更大、更均匀。所提供的一种具有P型浮空层的载流子存储槽栅IGBT(不同的P型浮空层结深)、传统沟槽栅型绝缘栅双极型晶体管、传统载流子存储槽栅双极型晶体管以及具有P型浮空层的槽栅双极型晶体管在不同电流密度条件下的正向导通压降如图12所示，可以看到，具有P型浮空层的槽栅双极型晶体管由于JFET效应影响使得正向导通特性最差，相比于传统沟槽栅型绝缘栅双极型晶体管和传统载流子存储槽栅双极型晶体管，具有P型浮空层的载流子存储槽栅IGBT正向压降明显降低，随着P型浮空层的增大，JFET效应增强，造成压降有所增加，但是当结深为3μm时正向压降较传统沟槽栅型绝缘栅双极型晶体管仍有近16％的减小。图13是所提供的具有P型浮空层的新型载流子存储槽栅IGBT结构和传统沟槽栅型绝缘栅双极型晶体管的饱和电流曲线图，从图中可以看出，随着集电极电压的增大，具有P型浮空层的载流子存储槽栅IGBT和传统沟槽栅型绝缘栅双极型晶体管的饱和电流大小基本相同，具有P型浮空层的新型载流子存储槽栅IGBT结构在减小正向压降的同时没有减小短路安全工作区(SCSOA)。